显示面板及其制造方法和显示装置与流程

1.本发明一般涉及显示技术领域，具体涉及一种显示面板及其制造方法和显示装置。


背景技术：

2.随着显示技术向低功耗方向发展，出现了ltpo(low-temperaturepolycrystalline oxide；低温多晶氧化物)显示面板技术，其是将ltps (low temperature poly-silicon；低温多晶硅)显示面板技术和oxide 显示面板技术相结合，即具有ltps显示面板技术的高迁移率和oxide 显示面板技术的低漏电流特性，实现了高动态刷新率，且降低显示功耗的目的。
3.但是，由于ltpo是结合了ltps显示面板技术和oxide显示面板技术，则其像素电路中具有ltps-tft(thin film transistor；薄膜晶体管)和氧化物tft两种不同类型的tft，就需要两套驱动电路来驱动不同类型的tft，目前该两套驱动电路并排设置在显示面板的边缘，占用了较大的空间，不利于实现窄边框。


技术实现要素：

4.本技术期望提供一种显示面板及其制造方法和显示装置，降低驱动电路的空间占用量，以利于实现窄边框。
5.第一方面，本发明提供一种显示面板，包括：
6.像素电路叠层区域以及位于所述像素电路叠层区域至少一侧的驱动电路叠层区域；
7.所述像素电路叠层区域被构造为像素电路，包括第一类型tft和第二类型tft；
8.所述驱动电路叠层区域被构造为层叠设置的第一驱动电路和第二驱动电路；所述第一驱动电路至少用于控制所述第一类型tft的通断，所述第二驱动电路至少用于控制所述第二类型tft的通断。
9.作为可实现方式，所述驱动电路叠层区域包括第二缓冲层，所述第二缓冲层上形成有第一有源层，所述第一有源层上形成有第一栅绝缘层，所述第一栅绝缘层上形成有第一栅极层，所述第一栅极层上形成有第一层间绝缘层，所述第一层间绝缘层上形成有第二栅极层，所述第二栅极层上形成有第二层间绝缘层，所述第二层间绝缘层上形成有第三缓冲层，所述第三缓冲层上形成有第二有源层，所述第二有源层上形成有第二栅绝缘层，所述第二栅绝缘层上形成有第三栅极层，所述第三栅极层上形成有第三层间绝缘层，所述第三层间绝缘层上形成有数据线层；
10.所述第一有源层具有第一有源图案，所述第一有源图案包括第一半导体化区域以及位于所述第一半导体化区域两侧的第一导体化区域，各所述第一导体化区域形成有贯通于所述第一层间绝缘层的第一过孔，所述第一过孔内形成有第一电连接件，所述第一电连接件分别与所述第二栅极层及所述第一导体化区域电连接；
11.所述第二栅极层上形成有贯通于第三层间绝缘层的第二过孔，所述第二过孔内形成有第二电连接件，所述第二电连接件分别与所述第二栅极层及所述数据线层电连接，所述第一电连接件与所述第二电连接件错位设置；
12.所述第二有源层具有第二有源图案，所述第二有源图案包括第二半导体化区域以及位于所述第二半导体化区域两侧的第二导体化区域，各所述第二导体化区域形成有贯通于所述第三层间绝缘层的第三过孔，所述第三过孔内形成有第三电连接件，所述第三电连接件分别与所述数据线层及所述第二导体化区域电连接。
13.作为可实现方式，所述第一栅极层具有第一栅极图案，所述第二栅极层具有屏蔽所述第一栅极图案的第二栅极图案。
14.作为可实现方式，所述驱动电路叠层区域包括第二缓冲层，所述第二缓冲层上形成有第一有源层，所述第一有源层上形成有第一栅绝缘层，所述第一栅绝缘层上形成有第一栅极层，所述第一栅极层上形成有第一层间绝缘层，所述第一层间绝缘层上形成有第二栅极层，所述第二栅极层上形成有第二层间绝缘层，所述第二层间绝缘层上形成有第三缓冲层，所述第三缓冲层上形成有第二有源层，所述第二有源层上形成有第二栅绝缘层，所述第二栅绝缘层上形成有第三栅极层，所述第三栅极层上形成有第三层间绝缘层，所述第三层间绝缘层上形成有数据线层；
15.所述第一有源层具有第一有源图案，所述第一有源图案包括第一半导体化区域以及位于所述第一半导体化区域两侧的第一导体化区域，靠近所述像素电路叠层区域的所述第一导体化区域，形成有贯通于所述第三层间绝缘层的第四过孔，所述第四过孔内形成有第四电连接件，所述第四电连接件分别与所述数据线层及所述第一导体化区域电连接；远离所述像素电路叠层区域的所述第一导体化区域，形成有贯通于所述第一层间绝缘层的第一过孔，所述第一过孔内形成有第一电连接件，所述第一电连接件分别与所述第二栅极层及所述第一导体化区域电连接；
16.所述第二有源层具有第二有源图案，所述第二有源图案包括第二半导体化区域以及位于所述第二半导体化区域两侧的第二导体化区域，各所述第二导体化区域形成有贯通于所述第三层间绝缘层的第三过孔，所述第三过孔内形成有第三电连接件，所述第三电连接件分别与所述数据线层及所述第二导体化区域电连接。
17.作为可实现方式，所述第一类型tft为氧化物tft，所述第二类型tft为低温多晶硅tft，所述第一有源层为低温多晶硅有源层，第二有源层为氧化物有源层。
18.作为可实现方式，所述第二层间绝缘层与所述第三缓冲层的总厚度在1μm-10μm。
19.第二方面，本发明提供一种显示装置，包括上述的显示面板。
20.第三方面，本发明提供一种上述显示面板的制造方法，包括以下步骤：
21.形成第二缓冲层；
22.在所述第二缓冲层上形成形成第一有源层，所述第一有源层具有第一有源图案，所述第一有源图案包括第一半导体化区域以及位于所述第一半导体化区域两侧的第一导体化区域；
23.在所述第一有源层上形成第一栅绝缘层；
24.在所述第一栅绝缘层上形成第一栅极层；
25.在所述第一栅极层上形成第一层间绝缘层；
26.自所述第一层间绝缘层形成延伸至各所述第一导体化区域的第一过孔，在所述第一过孔中沉积第一电连接件，所述第一电连接件的一端与所述第一导体化区域电连接；
27.在所述第一层间绝缘层上形成第二栅极层，所述第一电连接件的另一端与所述第二栅极层电连接；
28.在所述第二栅极层上形成第二层间绝缘层；
29.在所述第二层间绝缘层上形成第三缓冲层；
30.在所述第三缓冲层上形成第二有源层，所述第二有源层具有第二有源图案，所述第二有源图案包括第二半导体化区域以及位于所述第二半导体化区域两侧的第二导体化区域；
31.在所述第二有源层上形成第二栅绝缘层；
32.在所述第二栅绝缘层上形成第三栅极层；
33.在所述第三栅极层上形成第三层间绝缘层，
34.自所述第一层间绝缘层分别形成延伸至所述第二栅极层的第二过孔，以及各所述第二导体化区域的第三过孔，在所述第二过孔中沉积第二电连接件，在所述第三过孔中沉积第三电连接件，第二电连接件的一端与所述第二栅极层电连接，所述第三电连接件的一端与所述第二导体化区域电连接；
35.在所述第三层间绝缘层上形成数据线层，所述第二电连接件及所述第三电连接件的另一端均与所述数据线层电连接。
36.作为可实现方式，所述第一栅极层具有第一栅极图案，所述第二栅极层具有屏蔽所述第一栅极图案的第二栅极图案。
37.第四方面，本发明提供一种上述显示面板的制造方法，包括以下步骤：
38.形成第二缓冲层；
39.在所述第二缓冲层上形成形成第一有源层，所述第一有源层具有第一有源图案，所述第一有源图案包括第一半导体化区域以及位于所述第一半导体化区域两侧的第一导体化区域；
40.在所述第一有源层上形成第一栅绝缘层；
41.在所述第一栅绝缘层上形成第一栅极层；
42.在所述第一栅极层上形成第一层间绝缘层；
43.自所述第一层间绝缘层形成延伸至，远离所述像素电路叠层区域的所述第一导体化区域的第一过孔，在所述第一过孔中沉积第一电连接件，所述第一电连接件的一端与所述第一导体化区域电连接；
44.在所述第一层间绝缘层上形成第二栅极层，所述第一电连接件的另一端与所述第二栅极层电连接；
45.在所述第二栅极层上形成第二层间绝缘层；
46.在所述第二层间绝缘层上形成第三缓冲层；
47.在所述第三缓冲层上形成第二有源层，所述第二有源层具有第二有源图案，所述第二有源图案包括第二半导体化区域以及位于所述第二半导体化区域两侧的第二导体化区域；
48.在所述第二有源层上形成第二栅绝缘层；
49.在所述第二栅绝缘层上形成第三栅极层；
50.在所述第三栅极层上形成第三层间绝缘层，
51.自所述第一层间绝缘层分别形成延伸至各所述第二导体化区域的第三过孔，以及靠近所述像素电路叠层区域的所述第一导体化区域的第四过孔，在所述第三过孔中沉积第三电连接件，在所述第四过孔中沉积第四电连接件，第四电连接件的一端与所述第一导体化区域电连接，所述第三电连接件的一端与所述第二导体化区域电连接；
52.在所述第三层间绝缘层上形成数据线层，所述第三电连接件及所述第四电连接件的另一端均与所述数据线层电连接。
53.上述方案，由于在驱动电路叠层区域被构造为层叠设置的第一驱动电路和第二驱动电路，也即其中一个驱动电路设置在另一驱动电路之上，通过上下设置可以降低两套驱动电路在显示面板边缘所占用的宽度，因此有利于实现窄边框。
附图说明
54.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
55.图1为本发明实施例提供的显示面板的俯视图；
56.图2-10为本发明实施例提供显示面板制作过程c-c的剖面图；
57.图11为本发明另一实施例提供显示面板c-c的剖面图；
58.图12为本发明再一实施例提供的显示面板c-c的剖面图；
59.图13-17为本发明又一实施例提供显示面板制作过程c-c的剖面图。
具体实施方式
60.下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
61.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
62.如图1-图10所示，本发明实施例示出的一种显示面板，包括：
63.像素电路叠层区域aa以及位于所述像素电路叠层区域aa至少一侧的驱动电路叠层区域bb；其中，像素电路叠层区域aa作为显示面板的显示区域，驱动电路叠层区域bb为显示面板的边缘区域，随着驱动电路叠层区域bb宽度(附图中左右的方向)的降低，利于显示面板实现窄边框。
64.所述像素电路叠层区域aa被构造为像素电路，包括第一类型tft 和第二类型tft；像素电路例如但不限于可以采用现有任一像素电路，如4t1c、7t1c、7t2c、8t2c等电路结构的像素电路。第一类型tft 和第二类型tft中，其一类型为低温多晶硅tft，另一类型为氧化物 tft。
65.所述驱动电路叠层区域bb被构造为层叠设置的第一驱动电路和第二驱动电路，也即其中一个驱动电路设置在另一驱动电路之上；所述第一驱动电路至少用于控制所述第一类型tft的通断，所述第二驱动电路至少用于控制所述第二类型tft的通断。第一驱动电路
和第二驱动电路例如但不限于均可以为goa(gate driver on array，阵列基板行驱动技术)电路，如8t1c电路结构的goa电路等。
66.上述方案，由于在驱动电路叠层区域bb被构造为层叠设置的第一驱动电路和第二驱动电路，也即其中一个驱动电路设置在另一驱动电路之上，通过上下设置可以降低两套驱动电路在显示面板边缘所占用的宽度，因此有利于实现窄边框。
67.作为可实现方式，所述驱动电路叠层区域bb包括第二缓冲层3，所述第二缓冲层3上形成有第一有源层4，所述第一有源层4上形成有第一栅绝缘层5，所述第一栅绝缘层5上形成有第一栅极层8，所述第一栅极层8上形成有第一层间绝缘层6，所述第一层间绝缘层6上形成有第二栅极层9，所述第二栅极层9上形成有第二层间绝缘层22，其中，第一有源层4、第一栅极层8用于构造第一驱动电路；所述第二层间绝缘层22上形成有第三缓冲层10，所述第三缓冲层10上形成有第二有源层12，所述第二有源层12上形成有第二栅绝缘层11，所述第二栅绝缘层11上形成有第三栅极层14，所述第三栅极层14上形成有第三层间绝缘层16，所述第三层间绝缘层16上形成有数据线层 18，其中，第二有源层12、第三栅极层14用于构造第二驱动电路；
68.所述第一有源层4具有第一有源图案，所述第一有源图案包括第一半导体化区域42以及位于所述第一半导体化区域42两侧的第一导体化区域43，各所述第一导体化区域43形成有贯通于所述第一层间绝缘层6的第一过孔，所述第一过孔内形成有第一电连接件7，所述第一电连接件7分别与所述第二栅极层9及所述第一导体化区域43 电连接；
69.所述第二栅极层9上形成有贯通于第三层间绝缘层16的第二过孔，所述第二过孔内形成有第二电连接件21，所述第二电连接件21 分别与所述第二栅极层9及所述数据线层18电连接，所述第一电连接件7与所述第二电连接件21错位设置；
70.所述第二有源层12具有第二有源图案，所述第二有源图案包括第二半导体化区域122以及位于所述第二半导体化区域122两侧的第二导体化区域123，各所述第二导体化区域123形成有贯通于所述第三层间绝缘层16的第三过孔，所述第三过孔内形成有第三电连接件17，所述第三电连接件17分别与所述数据线层18及所述第二导体化区域 123电连接。
71.作为可实现方式，所述第一栅极层8具有第一栅极图案，所述第二栅极层9具有屏蔽所述第一栅极图案的第二栅极图案91。通过设置第二栅极图案91来屏蔽第一栅极图案，也即在第一栅极图案正上方设置第二栅极图案91，在第一栅极图案通电时(也即第一栅极图案对应的tft通电时)，由于第二栅极图案91的存在，可以达到对第一栅极图案进行电磁屏蔽的目的，阻隔在第一栅极图案对第三栅极图案的影响(也即阻隔第一栅极图案对应的tft对第三栅极图案对应的tft 的影响)。
72.作为可实现方式，另参见图17所示，所述驱动电路叠层区域bb 包括第二缓冲层3，所述第二缓冲层3上形成有第一有源层4，所述第一有源层4上形成有第一栅绝缘层5，所述第一栅绝缘层5上形成有第一栅极层8，所述第一栅极层8上形成有第一层间绝缘层6，所述第一层间绝缘层6上形成有第二栅极层9，所述第二栅极层9上形成有第二层间绝缘层22，所述第二层间绝缘层22上形成有第三缓冲层10，所述第三缓冲层10上形成有第二有源层12，所述第二有源层12上形成有第二栅绝缘层11，所述第二栅绝缘层11上形成有第三栅极层14，所述第三栅极层14上形成有第三层间绝缘层16，所述第三层间绝缘层16上形成有数据线层18；
73.所述第一有源层4具有第一有源图案，所述第一有源图案包括第一半导体化区域42以及位于所述第一半导体化区域42两侧的第一导体化区域43，靠近所述像素电路叠层区域aa的所述第一导体化区域 43，形成有贯通于所述第三层间绝缘层16的第四过孔，所述第四过孔内形成有第四电连接件20，所述第四电连接件20分别与所述数据线层18及所述第一导体化区域43电连接；远离所述像素电路叠层区域 aa的所述第一导体化区域43，形成有贯通于所述第一层间绝缘层6 的第一过孔，所述第一过孔内形成有第一电连接件7，所述第一电连接件7分别与所述第二栅极层9及所述第一导体化区域43电连接；在靠近所述像素电路叠层区域aa的一侧，通过直接在第三层间绝缘层16上设置延伸至的第一导体化区域43的第四过孔，相较于上述示例，可以减少靠近所述像素电路叠层区域aa一侧的过孔数量，降低工艺不良风险，提高产品成品率。采用此结构是，第一驱动电路与第二驱动电路中的tft可以有少许的错位。
74.所述第二有源层12具有第二有源图案，所述第二有源图案包括第二半导体化区域122以及位于所述第二半导体化区域122两侧的第二导体化区域123，各所述第二导体化区域123形成有贯通于所述第三层间绝缘层16的第三过孔，所述第三过孔内形成有第三电连接件17，所述第三电连接件17分别与所述数据线层18及所述第二导体化区域 123电连接。
75.作为可实现方式，所述第一类型tft为氧化物tft，所述第二类型tft为低温多晶硅tft，所述第一有源层4为低温多晶硅有源层，第二有源层12为氧化物有源层。
76.作为可实现方式，所述第二层间绝缘层22与所述第三缓冲层10 的总厚度在1μm-10μm，也即第二层间绝缘层22与第三缓冲层10 的总厚度采用较大的厚度，可以进一步降低在第一栅极图案通电时其对第三栅极图案的影响。
77.第二方面，本发明提供一种显示装置，包括上述的显示面板。该显示装置例如但不限于为手机、平板电脑、笔记本电脑或显示器等具有显示功能的产品或部件。
78.下面以方法示例，来对上述显示面板的制造方法及其结构进行说明。本发明实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。本实施例中所说的“光刻工艺”包括涂覆膜层、掩模曝光和显影，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底1上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。
79.如图2-图10所示，本发明提供一种上述显示面板的制造方法，包括以下步骤：
80.s101：提供基底1；
81.该基底1可以是柔性基底，如聚对苯二甲酸乙二醇酯(polyethyleneterephthalate；pet)薄膜、pi(polyimide；聚酰亚胺)薄膜等；也可以是刚性基底，如玻璃基底等。
82.s102：在基底1上形成第一缓冲层2；
83.在基底1上通过pecvd(plasma enhanced chemical vapordeposition；化学气相
沉积)沉积一层第一缓冲层2(buffer)，第一缓冲层2的材料可以是氧化硅(siox)的单层膜、或者是氮化硅(sinx)、氧化硅(siox)的复合层。例如但不限于，第一缓冲层2为sinx/siox 的复合膜。
84.s103：在第一缓冲层2上形成第一阻挡层19；
85.在第一缓冲层2上通过pecvd沉积氧化硅(siox)的单层膜，并进行图案化形成第一阻挡层19。
86.s104：在第一阻挡层19上形成第二缓冲层3；
87.在第一阻挡层19上通过pecvd沉积一层第二缓冲层3，第二缓冲层3的材料可以是氧化硅(siox)的单层膜、或者是氮化硅(sinx)、氧化硅(siox)的复合层。例如但不限于，第二缓冲层3为sinx/siox 的复合膜。
88.s105：在第二缓冲层3上形成第一有源层4；
89.形成第一有源层4包括在第二缓冲层3上依次沉积遮挡薄膜和有源薄膜，通过构图工艺对遮挡薄膜及有源薄膜进行构图，以形成遮挡层41和有源层图案，且，在像素电路叠层区域aa以及驱动电路叠层区域bb均具有上述有源层图案。其中，遮挡层41可以采用氮化硅 sinx或氧化硅siox，需要指出的是第二缓冲层3和遮挡层41的材料不同，即第二缓冲层3采用氮化硅sinx时，遮挡层采用氧化硅siox，反之亦然。有源薄膜采用非晶硅薄膜，并采用激光镭射的方法对非晶硅薄膜进行处理，使非晶硅薄膜结晶成多晶硅薄膜，以形成低温多晶硅(low temperature poly-silicon，ltps)薄膜晶体管。
90.通过热处理的方式，使第二缓冲层3中未被遮挡层41阻挡的氢进入到有源层，使得未被遮挡的有源层导体化，使得有源层被分隔为第一半导体化区域42及其两侧的第一导体化区域43。
91.s106：在第一有源层4上形成第一栅绝缘层5；
92.在第一有源层4上，沉积第一栅绝缘薄膜作为第一栅绝缘层5。
93.s107：在第一栅绝缘层5上形成第一栅极层8；
94.在第一栅绝缘层5上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成设置在第一栅绝缘层5上的第一栅极层8；
95.其中，第一栅绝缘薄膜可以采用硅氧化物siox、硅氮化物sinx、氮氧化硅sion等，可以为单层、双层或者多层结构。第一金属薄膜可以采用金属材料，如银、铜、铝、钼等金属中的一种及其合金。
96.s108：在第一栅极层8上沉积第一层间绝缘薄膜，该第一层间绝缘薄膜作为第一层间绝缘层6；
97.第一层间绝缘薄膜可以采用硅氧化物siox、硅氮化物sinx、氮氧化硅sion等，可以为单层、双层或者多层结构。
98.s109：在驱动电路叠层区域bb，自所述第一层间绝缘层6形成延伸至各所述第一导体化区域43的第一过孔，在所述第一过孔中沉积第一电连接件7，第一电连接件7所用的金属材料可以与形成第一栅极层8采用的金属材料相同，所述第一电连接件7的一端，也即下端，与所述第一导体化区域43电连接；
99.s110：在第一层间绝缘层6上沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成设置在第一层间绝缘层6上的第二栅极层9。在驱动电路叠层区域bb，第二栅极
层9与第一电连接件7的上端电连接。第二金属薄膜可以采用金属材料，如银、铜、铝、钼等金属中的一种及其合金。该示例中，第二金属薄膜的材料与第一金属薄膜的材料相同。
100.在该示例中，在驱动电路叠层区域bb内第一栅极图案上不设置第二栅极图案，当然，在其他示例中，如图11所示，所述第一栅极层 8具有第一栅极图案，所述第二栅极层9具有屏蔽所述第一栅极图案的第二栅极图案91。通过设置第二栅极图案91来屏蔽第一栅极图案，也即在第一栅极图案正上方设置第二栅极图案，在第一栅极图案通电时(也即第一栅极图案对应的tft通电时)，由于第二栅极图案91 的存在，可以达到对第一栅极图案进行电磁屏蔽的目的，阻隔在第一栅极图案对第三栅极图案的影响(也即阻隔第一栅极图案对应的tft 对第三栅极图案对应的tft的影响)。当然在另外的示例中，如图12 所示，其与图11所示示例的不同在于，图12的示例中所述第二层间绝缘层22与所述第三缓冲层10的总厚度d大于图11所示的示例，图12示例中，所述第二层间绝缘层22与所述第三缓冲层10的总厚度 d在1μm-10μm。
101.s111：在第二栅极层9上沉积第二层间绝缘薄膜，该第二层间绝缘薄膜作为第二层间绝缘层22。
102.第二层间绝缘薄膜可以采用硅氧化物siox、硅氮化物sinx、氮氧化硅sion等，可以为单层、双层或者多层结构。
103.s112：在第二层间绝缘层22上形成第三缓冲层10；
104.例如但不限于，第三缓冲层10为sinx/siox的复合膜。
105.s113：在所述第三缓冲层10上形成第二有源层12；
106.形成第二有源层12包括在第三缓冲层10上依次沉积遮挡薄膜和有源薄膜，通过构图工艺对遮挡薄膜及有源薄膜进行构图，以形成遮挡层和有源层图案，且，在像素电路叠层区域aa以及驱动电路叠层区域bb均具有该有源层图案。其中，遮挡层可以采用氮化硅sinx或氧化硅siox，需要指出的是第二缓冲层3和遮挡层121的材料不同，即第二缓冲层3采用氮化硅sinx时，遮挡层121采用氧化硅siox，反之亦然。有源薄膜采用氧化物薄膜，材料如igzo(indium galliumzinc oxide；铟镓锌氧化物)，以形成氧化物薄膜晶体管。
107.通过热处理的方式，使第三缓冲层10中未被遮挡层121阻挡的氢进入到有源层，使得未被遮挡的氧化物的有源层导体化，使得有源层被分隔为第二半导体化区域122及其两侧的第二导体化区域123的第二有源图案。
108.s114：在第二有源层12上沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，形成设置在第二有源层12上的第三栅极层14。第三金属薄膜可以采用金属材料，如银、铜、铝、钼等金属中的一种及其合金。
109.s115：在第三栅极层14上沉积第三层间绝缘薄膜，该第三层间绝缘薄膜作为第三层间绝缘层16。
110.第三层间绝缘薄膜可以采用硅氧化物siox、硅氮化物sinx、氮氧化硅sion等，可以为单层、双层或者多层结构。
111.s116：在驱动电路叠层区域bb，分别自所述第一层间绝缘层6 分别形成延伸至所述第二栅极层9的第二过孔，以及各所述第二导体化区域123的第三过孔，在所述第二过孔中沉积第二电连接件21，在所述第三过孔中沉积第三电连接件17，第二电连接件21的一端与所述第二栅极层9电连接，所述第三电连接件17的一端与所述第二导体化区域123电连
接；
112.第二电连接件21、第三电连接件17所用的金属材料可以与形成第二栅极层9采用的金属材料相同。
113.s117：在所述第三层间绝缘层16上沉积数据线薄膜，对该金属线薄膜进行图案化形成数据线层18，所述第二电连接件21及所述第三电连接件17的另一端，也即上端，均与所述数据线层18电连接。数据线层18上还可以设置平坦化层15。
114.如图13-17所示，本发明提供另一种显示面板的制造方法，包括以下步骤：
115.需要说明的是下述形成第一层间绝缘层6之前的工艺与上述示例相同，因此形成第一层间绝缘层6之前的工艺可以参见图2-图4。
116.s201：提供基底1；
117.该基底1可以是柔性基底，如聚对苯二甲酸乙二醇酯(polyethyleneterephthalate；pet)薄膜、pi(polyimide；聚酰亚胺)薄膜等；也可以是刚性基底，如玻璃基底等。
118.s202：在基底1上形成第一缓冲层2；
119.在基底1上通过pecvd(plasma enhanced chemical vapordeposition；化学气相沉积)沉积一层第一缓冲层2(buffer)，第一缓冲层2的材料可以是氧化硅(siox)的单层膜、或者是氮化硅(sinx)、氧化硅(siox)的复合层。例如但不限于，第一缓冲层2为sinx/siox 的复合膜。
120.s203：在第一缓冲层2上形成第一阻挡层19；
121.在第一缓冲层2上通过pecvd沉积氧化硅(siox)的单层膜，并进行图案化形成第一阻挡层19。
122.s204：在第一阻挡层19上形成第二缓冲层3；
123.在第一阻挡层19上通过pecvd沉积一层第二缓冲层3，第二缓冲层3的材料可以是氧化硅(siox)的单层膜、或者是氮化硅(sinx)、氧化硅(siox)的复合层。例如但不限于，第二缓冲层3为sinx/siox 的复合膜。
124.s205：在第二缓冲层3上形成第一有源层4；
125.形成第一有源层4包括在第二缓冲层3上依次沉积遮挡薄膜和有源薄膜，通过构图工艺对遮挡薄膜及有源薄膜进行构图，以形成遮挡层和有源层图案，且，在像素电路叠层区域aa以及驱动电路叠层区域bb均具有上述有源层图案。其中，遮挡层可以采用氮化硅sinx或氧化硅siox，需要指出的是第二缓冲层3和遮挡层的材料不同，即第二缓冲层3采用氮化硅sinx时，遮挡层采用氧化硅siox，反之亦然。有源薄膜采用非晶硅薄膜，并采用激光镭射的方法对非晶硅薄膜进行处理，使非晶硅薄膜结晶成多晶硅薄膜，以形成低温多晶硅(lowtemperature poly-silicon，ltps)薄膜晶体管。
126.通过热处理的方式，使第二缓冲层3中未被遮挡层阻挡的氢进入到有源层，使得未被遮挡的有源层导体化，使得有源层被分隔为第一半导体化区域42及其两侧的第二导体化区域123的第一有源层4图案。
127.s206：在第一有源层4上形成第一栅绝缘层5；
128.在第一有源层4上，沉积第一栅绝缘薄膜作为第一栅绝缘层5。
129.s207：在第一栅绝缘层5上形成第一栅极层8；
130.在第一栅绝缘层5上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成设置在第一栅绝缘层5上的第一栅极层8；
131.其中，第一栅绝缘薄膜可以采用硅氧化物siox、硅氮化物sinx、氮氧化硅sion等，可以为单层、双层或者多层结构。第一金属薄膜可以采用金属材料，如银、铜、铝、钼等金属中的一种及其合金。
132.s208：在第一栅极层8上沉积第一层间绝缘薄膜，该第一层间绝缘薄膜作为第一层间绝缘层6；
133.第一层间绝缘薄膜可以采用硅氧化物siox、硅氮化物sinx、氮氧化硅sion等，可以为单层、双层或者多层结构。
134.s209：在驱动电路叠层区域bb，自所述第一层间绝缘层6形成延伸至，远离所述像素电路叠层区域aa的所述第一导体化区域43的第一过孔，在所述第一过孔中沉积第一电连接件7，第一电连接件7 所用的金属材料可以与形成第一栅极层8采用的金属材料相同，所述第一电连接件7的一端，也即下端，与所述第一导体化区域43电连接；
135.s210：在第一层间绝缘层6上沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成设置在第一层间绝缘层6上的第二栅极层9。在驱动电路叠层区域bb，第二栅极层9与第一电连接件7的上端电连接。第二金属薄膜可以采用金属材料，如银、铜、铝、钼等金属中的一种及其合金。该示例中，第二金属薄膜的材料与第一金属薄膜的材料相同。
136.s211：在第二栅极层9上沉积第二层间绝缘薄膜，该第二层间绝缘薄膜作为第二层间绝缘层22。
137.第二层间绝缘薄膜可以采用硅氧化物siox、硅氮化物sinx、氮氧化硅sion等，可以为单层、双层或者多层结构。
138.s212：在第二层间绝缘层22上形成第三缓冲层10；
139.例如但不限于，第三缓冲层10为sinx/siox的复合膜。
140.s213：在所述第三缓冲层10上形成第二有源层12；
141.形成第二有源层12包括在第三缓冲层10上依次沉积遮挡薄膜和有源薄膜，通过构图工艺对遮挡薄膜及有源薄膜进行构图，以形成遮挡层和有源层图案，且，在像素电路叠层区域aa以及驱动电路叠层区域bb均具有该有源层图案。其中，遮挡层可以采用氮化硅sinx或氧化硅siox，需要指出的是第二缓冲层3和遮挡层的材料不同，即第二缓冲层3采用氮化硅sinx时，遮挡层采用氧化硅siox，反之亦然。有源薄膜采用氧化物薄膜，材料如igzo(indium gallium zinc oxide；铟镓锌氧化物)，以形成氧化物薄膜晶体管。
142.通过热处理的方式，使第三缓冲层10中未被遮挡层阻挡的氢进入到有源层，使得未被遮挡的氧化物的有源层导体化，使得有源层被分隔为第二半导体化区域122及其两侧的第二导体化区域123的第二有源图案。
143.s214：在第二有源层12上沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，形成设置在第二有源层12上的第三栅极层14。第三金属薄膜可以采用金属材料，如银、铜、铝、钼等金属中的一种及其合金。
144.s215：在第三栅极层14上沉积第三层间绝缘薄膜，该第三层间绝缘薄膜作为第三层间绝缘层16。
145.第三层间绝缘薄膜可以采用硅氧化物siox、硅氮化物sinx、氮氧化硅sion等，可以
为单层、双层或者多层结构。
146.s216：在驱动电路叠层区域bb，自所述第一层间绝缘层6分别形成延伸至各所述第二导体化区域123的第三过孔，以及靠近所述像素电路叠层区域aa的所述第一导体化区域43的第四过孔，在所述第三过孔中沉积第三电连接件17，在所述第四过孔中沉积第四电连接件 20，第四电连接件20的一端，也即下端，与所述第一导体化区域43 电连接，所述第三电连接件17的一端，也即下端，与所述第二导体化区域123电连接；
147.第三电连接件17、第四电连接件20所用的金属材料可以与形成第二栅极层9采用的金属材料相同。
148.s217：在所述第三层间绝缘层16上沉积数据线薄膜，对该金属线薄膜进行图案化形成数据线层18，所述第三电连接件17及所述第四电连接件20的另一端，也即上端，均与所述数据线层18电连接。数据线层18上还可以设置平坦化层15。
149.需要理解的是，上文如有涉及术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
150.以上描述仅为本技术的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。