一种支持去隔行处理的编码器的制作方法

1.本实用新型涉及视频影像处理的技术领域，尤其涉及一种支持去隔行处理的编码器。


背景技术：

2.近年来，随着计算机科学技术的迅猛发展，人们对图像实时性处理的要求也越来越高，对图像的分辨率的要求也逐渐增高，1080p的视频已经基本普及，4k/8k技术成为视频影像行业的下一风口。无论是广播电视台、电信运营商、新媒体运营商及任何有使用视听影音系统的服务型企业等，都势必会迎合当前的发展趋势，更新目前的音视频传输系统，目前终端用户在4k的设备升级上走的相当快，但是在整个产业前端，从内容制作，传输，处理均存在巨大挑战。
3.当前，在选用mipi协议的hevc 4k编码器中，通常采用接口芯片输出mipi信号，编码芯片收到mipi信号进行编码，编码后的数据给到fpga再转成ip流传送给用户的方式进行。但目前mipi接口芯片、mipi编码芯片大都不支持去隔行处理，即使支持去隔行的芯片很多也受去隔行后的视频输出格式、芯片成本昂贵等原因制约。


技术实现要素：

4.本实用新型解决当前4k编码器成本高、局限性大的技术问题，提供一种支持去隔行处理的编码器。
5.为解决上述技术问题，本实用新型的技术方案如下：
6.一种支持去隔行处理的编码器，包括接口芯片、编码芯片和fpga；所述fpga与所述编码芯片信号连接，所述fpga通过该信号连接接收编码后的数据并进行转化输出；所述fpga包括有去隔行模块和信号模拟模块，所述fpga的输入端与所述接口芯片的输出端连接，并通过去隔行模块对接口芯片的输入信号进行去隔行操作；所述信号模拟模块的输入端与所述去隔行模块连接，输出端与所述编码芯片信号输入端连接，所述信号模拟模块用于将去隔行后数据模拟成编码芯片所需的接收信号。
7.进一步的，所述信号模拟模块转化后的信号为mipi信号。
8.进一步的，所述接口芯片向fpga输出bt1120格式的视频信号数据。
9.进一步的，所述fpga与所述编码芯片之间通过mac to mac方式信号连接。
10.进一步的，所述fpga接收编码芯片编码后的数据并合成ip流输出。
11.进一步的，还包括主板交换芯片，所述主板交换芯片用于与所述fpga输出端连接，接收fpga的数据并传输至外部网络。
12.进一步的，所述fpga采用xc7z035-3ffg676e芯片。
13.进一步的，所述接口芯片采用it6801fn芯片。
14.进一步的，还包括hdmi接口，所述接口芯片的输入端与hdmi接口连接，接收hdmi接口输入的视频流信号。
15.进一步的，所述编码器为选用mipi协议的hevc 4k编码器。
16.本实用新型通过fpga来进行去隔行处理，只需采用普通的接口芯片、编码芯片，能够极大的解决当前4k编码器成本高的问题，且该编码器结构操作简单、可靠性高，应用广泛，能够有效满足当前4k视频编码的需求。
附图说明
17.图1为本实用新型中支持去隔行处理的编码器的结构框图。
18.图2为本实用新型中支持去隔行处理的编码器的电路图。
19.其中：
20.接口芯片为10，编码芯片为20，fpga为30。
具体实施方式
21.为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
22.本技术实施例的附图中相同或相似的标号对应相同或相似的部件；在本技术的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制。
23.此外，若有“第一”、“第二”等术语仅用于描述目的，主要是用于区分不同的装置、元件或组成部分(具体的种类和构造可能相同也可能不同)，并非用于表明或暗示所指示装置、元件或组成部分的相对重要性和数量，而不能理解为指示或者暗示相对重要性。
24.图1示出了本实用新型中支持去隔行处理的编码器的结构框图。
25.如图1所示，本实施例提供一种支持去隔行处理的编码器，该编码器包括接口芯片10、编码芯片20、fpga30(field programmable gate array，现场可编程逻辑门阵列)和hdmi(high definition multimedia interface，高清多媒体接口)接口，其中，请参阅图1-2，hdmi接口用于接收外部的视频流数据，接口芯片10用于根据预定的接口协议对接入的视频流数据转化为对应的输入信号，并输出至fpga30中，编码芯片20则用于对输入信号进行编码操作。主要的，fpga30用于接收接口芯片10的输入信号，对该输出信号进行去隔行处理后，模拟输出至编码芯片20进行编码，后续在通过与编码芯片20的信号连接，接收编码后的视频数据并进行封装、合成为ip流，并发送至下一节点。其中，本实施例的编码器为选用mipi协议的hevc(high efficiency video coding，高效率视频编码)4k编码器，在具体的编译流程中，本实施例通过fpga30来进行去隔行处理，使视频编码过程中，不需在接口芯片10、编码芯片20中增加去隔行功能，进而能够有效的减低编码器的成本。
26.在具体连接方面，fpga30与编码芯片20信号连接，fpga30通过该信号连接接收编码后的数据并进行转化输出，优选的，fpga30与编码芯片20之间通过mac to mac(一种信号连接方式)方式信号连接，fpga30接收编码芯片20编码后的数据，并合成ip流后输出。
27.在编码芯片20进行编码前，接口芯片10的输入信号先通过fpga30进行去隔行处
理，具体的，fpga30内包括有去隔行模块和信号模拟模块，fpga30的输入端与接口芯片10的输出端连接，并通过去隔行模块对接口芯片10的输入信号进行去隔行操作；信号模拟模块的输入端与去隔行模块连接，输出端与编码芯片20信号输入端连接，信号模拟模块用于将去隔行后数据模拟成编码芯片20所需的接收信号，优选的，信号模拟模块转化后的信号为mipi信号。在此步骤中，fpga30内部将接口芯片10送过来的数据变成axi4-stream(一种总线协议)的形式，送入video process subsystem(视频处理子系统)模块进行去隔行操作，video process subsystem模块处理完之后就会进入mipi tx(mobile industry processor interface，移动行业处理器接口)模块变成mipi数据送出去。
28.请一并参阅图1-2，以下提供本实施例中的一些具体实施方式。
29.具体的，在一些实施例中，接口芯片10向fpga30输出bt1120格式的视频信号数据。本实施例的编码器还包括主板交换芯片，主板交换芯片即是网口phy芯片，该芯片主要用于将fpga30的数据封装好通过网线将数据传输到外部网络。
30.在硬件的选择上，fpga30采用xc7z035-3ffg676e芯片。接口芯片10采用it6801fn芯片。
31.为了更好的操作体验，提供本实施例中编码器内部信号传输步骤，具体的，接口芯片10接收hdmi信号，对信号进行处理后输出bt1120数据至fpga30，fpga30对数据进行去隔行处理后将数据模拟成mipi信号并将数据送给编码芯片20，编码芯片20将数据进行编码后发回给fpga30；fpga30接收到编码后的数据后，将编码芯片20发回的数据合成为ip流，并通过主板交换芯片或者直接经rj45芯片输出上传到网络中。
32.本实施例的好处在于，本实施例中的编码器利用fpga30来接收接口芯片10的输入信号，对该信号进行去隔行处理后，再模拟成mipi信号发送至编码芯片20进行编码，该编码器通过fpga30来进行去隔行处理，只需采用普通的接口芯片10、编码芯片20，能够极大的解决当前4k编码器成本高的问题，且该编码器结构操作简单、可靠性高，应用广泛，能够有效满足当前4k视频编码的需求。
33.显然，本实用新型的上述实施例仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。