一种CMOS图像传感器的制备方法与流程

一种cmos图像传感器的制备方法
技术领域
1.本发明涉及半导体制造技术领域，尤其涉及一种cmos图像传感器的制备方法。


背景技术：

2.图像传感器被广泛的应用于移动设备、医疗、汽车、安防等领域作为图像采集设备的主要部件。现有的图像传感器已由过去的ccd(charge coupled device电荷耦合器件)阵列逐步为基于cmos工艺的cis(cmos image sensor互补金属氧化物半导体图像传感器)器件阵列所取代。
3.白点，是指cis器件阵列采集的图像中永远为白色的像素点，其对应cis器件阵列中失效的器件，当cis器件阵列中出现失效的器件，则在cis器件阵列采集的图像中对应的位置会出现白点。
4.现有的cis器件阵列中，单个cis器件通常由1p4t组成，即由一个光电二极管(p)和四个用于传输或复位的nmos(4t)组成。在四个nmos结构稳定的情况下，对单个cis器件起决定作用的是光电二极管的性能。当单个cis器件的光电二极管区域产生漏电流导致光电二极管产生预期之外的电压变化，再经由四个nmos结构输出成为异常值，则该单个cis器件即成为cis阵列中失效的器件，其于cis阵列采集的图像中对应的像素将变成白点。如图2所示单个cis器件中的光电二极管通常由n型注入区和将其包裹的p型注入隔离组成，随着关键尺寸的缩小，单个cis器件的尺寸不断缩小，在相同工艺下，在cis器件阵列中相邻的cis器件的光电二极管的p型注入隔离距离不断降低，电子有更高的概率在相邻的cis器件之间隧穿，从而使整个cis器件阵列出现白点的机会增加。


技术实现要素：

5.针对现有技术中存在的上述问题，现提供一种旨在降低cis器件中因相邻的cis器件的p型注入隔离失效导致白点增加的cmos图像传感器的制备方法。
6.具体技术方案如下：
7.一种cmos图像传感器的制备方法，其中，包括以下步骤：
8.步骤s1，提供一p型单晶硅的衬底；
9.步骤s2，提供一掩膜覆盖所述衬底上表面；
10.步骤s3，于所述掩膜上打开暴露感光二极管区域的窗口；
11.步骤s4，利用所述掩膜对所述感光二极管区域进行n型砷离子注入；
12.步骤s5，去除所述掩膜；
13.步骤s6，对所述衬底进行热处理；
14.步骤s7，进行相应的mos管制备工艺及引线工艺。
15.优选的，所述掩膜为光刻胶层。
16.优选的，所述步骤s3中通过光刻工艺及酸洗工艺于所述光刻胶层上打开暴露所述感光二极管区域的窗口。
17.优选的，于所述步骤s2包括以下步骤：
18.步骤s21，提供一介质层覆盖所述衬底上表面；
19.步骤s22，提供一粘附层覆盖所述介质层上表面；
20.步骤s23，使所述光刻胶层覆盖所述粘附层上表面。
21.优选的，所述介质层为氮化硅层，厚度为900埃。
22.优选的，所述粘附层为介质抗反射层，厚度为300埃。
23.优选的，重复所述步骤s4执行6-12次。
24.优选的，每次n型砷离子的注入能量在2900kev-350kev的范围内逐次递减。
25.优选的，每次注入剂量为4x10
11
/cm2–
2x10
12
/cm2，注入转角为0度。
26.优选的，所述热处理的温度为850摄氏度
–
1050摄氏度，热处理时间为20秒-30分钟。
27.本发明的技术方案有益效果在于，利用砷在单晶硅中的扩散系数远小于磷这一特性，降低cis器件阵列中单个cis器件的n型注入区和p型隔离区的耗尽区宽度，从而降低势垒俩侧电子的势垒隧穿概率，进而减少小尺寸cis器件阵列中出现白点的比率。
附图说明
28.参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
29.图1-3为现有技术中，cis器件光电二极管离子注入的步骤状态图；
30.图4-6为本发明的cmos图像传感器的制备方法的实施例的cis器件光电二极管离子注入的步骤状态图；
31.图7为本发明的cmos图像传感器的制备方法的实施例的步骤流程图；
32.图8为本发明的cmos图像传感器的制备方法的实施例中步骤s2的步骤流程图；
33.图9为本发明的cmos图像传感器的制备方法的不同实施例与现有技术的效果对比图。
具体实施方式
34.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
36.下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
37.如图7所示，本发明的技术方案中包括一种cmos图像传感器的制备方法，其中，包括以下步骤：
38.步骤s1，提供一p型单晶硅的衬底；
39.步骤s2，提供一掩膜覆盖衬底上表面；
40.步骤s3，于掩膜上打开暴露感光二极管区域的窗口；
41.步骤s4，利用掩膜对感光二极管区域进行n型砷离子注入；
42.步骤s5，去除掩膜；
43.步骤s6，对衬底进行热处理；
44.步骤s7，进行相应的mos管制备工艺及引线工艺。
45.如图1所示，现有技术中cis器件感光二极管区域102采用n型磷离子注入，如图2所示磷离子经过热处理后，于p型单晶硅的衬底101中扩散形成cis器件感光二极管区域102两侧的耗尽层103，图3所示为现有的采用n型磷离子注入工艺的cis器件完成后续mos工艺及引线工艺时的状态，由于设备小型化的需求，cis器件阵列的关键尺寸逐步缩小，使得cis器件阵列中相邻cis器件之间的间隔缩小，从而使得相邻cis器件的耗尽层103更为贴近，使电子隧穿几率增加，进而增加器件失效出现白点的可能。
46.如图4所示，本技术的实施例中，以n型砷离子代替n型磷离子注入感光二极管区域202，如图5所示由于砷离子经过热处理后在衬底201中扩散要显著的小于磷离子，因此可减小感光二极管区域202两侧的耗尽层203的宽度，使cis器件阵列中相邻cis器件之间耗尽层203之间的距离显著增加，可克服因cis器件阵列关键尺寸缩小导致相邻cis器件耗尽层203贴近引起电子隧穿造成的cis器件失效产生白点的问题，图6所示为本技术实施例中的采用n型砷离子注入工艺的cis器件完成后续mos工艺及引线工艺时的状态。
47.于本发明优选的实施方式中，掩膜可以采用光刻胶层204，光刻胶层204可通过旋涂的方式覆盖于衬底201的上表面。
48.于进一步优选的实施方式中，步骤s3中可通过光刻工艺及酸洗工艺于光刻胶层204上打开暴露感光二极管区域202的窗口。
49.于本发明优选的实施方式中，如图8所示，步骤s2还可以包括以下步骤：
50.步骤s21，提供一介质层覆盖衬底201上表面，通过该介质层可降低砷离子注入对硅衬底表面的损伤，并且可防止砷离子的拖尾效应；
51.步骤s22，提供一粘附层覆盖介质层上表面，通过该粘附层可提高光刻胶层204与介质层之间的附着力，防止光刻胶层204出现翘曲和/或倒塌；
52.步骤s23，使光刻胶层204覆盖粘附层上表面。
53.于本发明优选的实施方式中，介质层可采用氮化硅层205，厚度为900埃，该氮化硅层205可通过炉管生长的方式形成。
54.于本发明优选的实施方式中，粘附层可采用介质抗反射层206，厚度为300埃，进一步优选的，还可对介质抗反射层206作进一步处理以提高光刻胶层204附着性能。
55.采用该实施方式时，在执行步骤s5时，去除掩膜的同时也要去除介质层和粘附层。
56.于本发明优选的实施方式中，重复步骤s4执行6-12次，即砷离子的注入可分6-12次完成，通过多次砷离子注入形成光电二极管区域202的n型离子注入区，可降低砷离子注入对硅衬底的损伤。
57.于本发明优选的实施方式中，每次n型砷离子的注入能量可在2900kev-350kev的范围内逐次递减。由于离子注入的能量大小直接关系到注入的深度，因此可通过先采用大能量注入，随后逐步减小注入能量的方式控制每次砷离子注入的深度位置，由于砷离子在多晶硅中的扩散能力不佳，因此该方式可防止多次离子注入形成的注入区相互重叠，提高注入区的均匀性。
58.于上述实施方式基础上，进一步优选的，每次注入剂量可采用4x10
11
/cm2–
2x10
12
/cm2，注入转角为0度。每次的注入剂量可根据每次注入对应的深度位置进行调整。
59.于上述实施方式基础上，进一步优选的，步骤s6中，热处理的温度可在850摄氏度
–
1050摄氏度的范围内选择，热处理时间可在20秒-30分钟的范围内选择，在此基础上，进一步的优选的，该热处理可采用热退火工艺。
60.根据上文描述，以10组分12次注入的具体的n型砷离子注入参数及对应的热处理参数的实施例e1-e10以及一组具体的n型磷离子基线注入参数的实施例e11进行实验，具体参数如下表：
[0061][0062]
上表中，2900k 6e11 t0表示注入能量2900kev，注入剂量为6x10
11
/cm2，注入转角为0度，以此类推。其中为验证不同参数对应的结果的稳定性，e1和e5参数相同，为e2、e8、e9和e10参数相同，e3和e7参数相同。
[0063]
实验结果如图9所示，图9为正态分位数图，其中平均值为0，标准差σ为1，横坐标为样本值，即一片晶圆中出现白点的数量，纵坐标为正态分布的分位数(-3σ，-2σ，-1σ，0，1σ，2σ，3σ)，该图表示不同晶圆对应于同一标准正态分布分位数的白点数相对应的分位数，其
中，白点的数量越大，则表示该片晶圆的白点性能越差。根据图9结果可知，采用砷离子代替磷离子后白点出现的几率降低，并且采用e2、e8、e9和e10参数时的结果整体上明显好于采用e11参数时的结果。
[0064]
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。