形成半导体装置的方法与流程

1.本技术涉及一种半导体装置，并且具体地涉及形成半导体装置的方法。


背景技术：

2.动态随机存取存储器(以下称为dram)以存储器单元为单位存储信息，每个存储器单元设有存取晶体管和连接到存取晶体管的源极或漏极的存储电容器。通过提供具有多个存储器单元的dram，形成高容量的存储器电路。由于dram存储电容器形成为狭长的柱状，因此存在存储电容器在制造过程期间可能崩溃的可能性。


技术实现要素：

3.根据本技术的一方面，提供了一种方法。该方法包括：形成第一构件，第一构件具有其中包含多个存储电容器的第一部分和围绕第一部分的第二部分；形成具有第三部分和围绕第三部分的第四部分的凹形的第二构件，第三部分对应于凹形的下顶表面，第三部分在其中包含对应于多个存储电容器设置的多个存取晶体管，第四部分对应于凹形的上顶表面；将第一构件堆叠在第二构件上以物理地连接第二部分和第四部分，并且在第一部分和第三部分之间具有间隙；切割第一构件以将第一部分与第二部分物理分离；以及接合分离的第一部分和第三部分，并填充其间的间隙。
4.根据本技术的另一方面，提供了一种方法。该方法包括：形成具有多个第一单元的第一构件，每个第一单元包括其中包含多个存储电容器的第一部分和围绕第一部分的第二部分；形成具有多个第二单元的第二构件，每个第二单元包括第三部分和围绕第三部分的第四部分，第三部分对应于凹形的下顶表面，第三部分在其中包含对应于多个存储电容器设置的多个存取晶体管，第四部分对应于凹形的上顶表面；将第一构件堆叠在第二构件上以物理地连接多个第一单元中的每一个的第二部分和多个第二单元中的对应一个的第四部分，并且在多个第一单元中的每一个的第一部分和多个第二单元中的对应一个的第三部分之间具有间隙；在多个第一单元的每一个中切割第一构件以将第一部分与第二部分物理分离；以及接合多个第一单元中的每一个的分离的第一部分和多个第二单元中的对应一个的第三部分，并填充其间的间隙。
附图说明
5.图1是示出根据实施例的半导体装置的布局的示意性配置的一个实例的平面图。
6.图2是示出根据实施例的半导体装置的存储器单元的等效电路的示意性配置的电路图。
7.图3是示出根据实施例的半导体装置及其制造方法的图，且是示出最终工艺阶段中的示意性配置的一个实例的纵向截面图。图3是示出图8之后的示范性工艺阶段中的示意性配置的一个实例的纵向截面图。
8.图4是示出根据实施例的制造半导体装置的方法的图，且是示出示范性工艺阶段
中的示意性配置的一个实例的纵向截面图。
9.图5是示出根据实施例的制造半导体装置的方法的图，且是示出图4之后的示范性工艺阶段中的示意性配置的一个实例的纵向截面图。
10.图6是示出根据实施例的制造半导体装置的方法的图，且是示出图5之后的示范性工艺阶段中的示意性配置的一个实例的纵向截面图。
11.图7是示出根据实施例的制造半导体装置的方法的图，且是示出图6之后的示范性工艺阶段中的示意性配置的一个实例的纵向截面图。
12.图8是示出根据实施例的制造半导体装置的方法的图，且是示出图7之后的示范性工艺阶段中的示意性配置的一个实例的纵向截面图。
具体实施方式
13.下面将参考附图详细说明本发明的各种实施例。以下详细描述参考附图，附图以图示的方式示出了其中可以实践本发明的具体方面和实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践本发明。可利用其它实施例，且可在不脱离本发明的范围的情况下作出结构、逻辑和电改变。本文所公开的各种实施例未必相互排斥，因为一些所公开的实施例可与一或多个其它所公开的实施例组合以形成新的实施例。
14.将参考图1至8描述该实施例。在以下描述中，给出dram作为半导体装置的实例。然而，图中单元的尺寸和尺寸比不一定与实际半导体装置中的尺寸和尺寸比匹配。此外，在以下描述中，在一些情况下，y方向可以被称为垂直方向，x方向可以被称为水平方向。
15.首先，将参考图1至3来描述根据实施例的半导体装置1。图1是示出半导体装置1的示意性配置的平面图。多个存储器垫部分2排列成矩阵。围绕存储器垫部分2中的每一个设有存储器垫边缘部分4。围绕存储器垫边缘部分4设有外围电路部分5。在存储器垫部分2中设有多个存储器单元15。存储器单元15是dram存储器元件。注意，图中所示的外围电路部分5是外围电路部分5的边缘，并且没有示出设置在外围电路部分5中的外围电路。
16.图2示出了形成dram的存储器垫部分2的存储器单元阵列的等效电路。多个存储器单元15排列成矩阵，每个存储器单元15连接到以直线设置的多个字线17和多个位线18之间的交点。单个存储器单元15包含一对存取晶体管16和存储电容器24。存取晶体管16包含金属氧化物半导体场效应晶体管(mosfet)。存取晶体管16的栅电极16a(见图3)用作dram的字线17。每个存取晶体管16的源极和漏极中的一个连接到位线18中的一个，而另一个连接到存储电容器24。存储电容器24包含电容器，并且通过累积电荷来存储数据。
17.当向存储器单元15写入数据时，接通存取晶体管16的电位施加到字线17，而对应于待写入数据的“0”或“1”的低电位或高电位施加到位线18。当从存储器单元15读取数据时，接通存取晶体管16的电位施加到字线17，且通过使连接到位线18的感测放大器感测从存储电容器24汲取到位线18的电位来进行数据确定。
18.图3是示出根据实施例的半导体装置1的示意性配置的纵向截面图。存储器垫边缘部分4和外围电路部分5设置在存储器垫部分2的任一侧上。半导体装置1包含第一构件a和第二构件b。在图3中，第一构件a设置在上部，而第二构件b设置在下部。第一构件a和第二构件b存在于图1中的半导体装置1的多个存储器垫部分2、存储器垫边缘部分4和外围电路部分5的整个面上。第一构件a设有第一单元，其包含位于图3中的存储器垫部分2中的一个的
上部中的存储电容器24。第二构件b设有第二单元，其包含位于图3中的存储器垫部分2中的一个的下部中的存取晶体管16。第一构件a和第二构件b分别被划分成包含存储器垫部分2、存储器垫边缘部分4和外围电路部分5的第一单元和第二单元。
19.第一构件a包含多个存储电容器24。在图3中，存储电容器24具有沿y方向长而沿x方向窄的柱形或杯形。通过在每个狭长的杯的内壁上层叠第一导电部分24a、高k膜24b和第二导电部分24c来形成存储电容器24。第一导电部分24a用作上电极，高k膜24b用作电容绝缘膜，而第二导电部分24c用作下电极。
20.第一导电部分24a和第二导电部分24c含有导电材料，并且例如，第一导电部分24a含有氮化钛(tin)，而第二导电部分24c含有氮化钛(tin)和钌(ru)。高k膜24b含有具有高相对介电常数的绝缘材料，并且例如含有诸如hfo2、zro2、al2o3或zro2的金属氧化物材料。
21.在存储电容器24的上方设有电连接到第一导电部分24a的板电极30。板电极30进一步通过接触插塞32连接到上电极34。板电极30和接触插塞32含有例如钨(w)的导电材料。上电极34含有例如铝(al)的导电材料。
22.存储电容器24由第一绝缘膜26和第二绝缘膜27覆盖。第一绝缘膜26和第二绝缘膜27含有绝缘材料，并且例如，第一绝缘膜26含有二氧化硅(sio2)，而第二绝缘膜27含有氮化硅(sin)。
23.外围电路部分5含有第二绝缘膜27和第三绝缘膜28。存储器垫边缘部分4、外围电路部分5和存储电容器24由第三绝缘膜28覆盖。
24.第二构件b包含半导体衬底10和介电膜13。另外，在第二构件b中，在半导体衬底10中形成隔离12，以及由隔离12和栅电极16a界定的有源区14。有源区14包括存取晶体管16的源/漏区。
25.作为半导体衬底10，例如使用诸如单晶硅衬底的单晶半导体衬底。通过在半导体衬底10中形成凹槽并在凹槽中掩埋绝缘材料来获得隔离12。例如，二氧化硅(sio2)掩埋在隔离12中。
26.隔离12用作将元件彼此电隔离的隔离区域。介电膜13含有例如二氧化硅(sio2)的绝缘材料。
27.介电膜13在外围电路部分5中凹陷以形成具有凹形的凹部13a(见图6)。在外围电路部分5中，在凹部13a的下顶表面部分13d和介电膜13的上顶表面部分13c之间形成台阶d。在位于存储器垫部分2之一和外围电路部分5之间的每个存储器垫边缘部分4中，介电膜13的顶面13e具有连接上顶表面部分13c和下顶表面部分13d的倾斜面4a。上顶表面部分13c设在凹部13a的外围处，并且在每个存储器垫部分2中在比凹部13a的下顶表面部分13d高的位置处用作肩部。上顶表面部分13c包括凹部13a的上顶表面。下顶表面部分13d包括凹部13a的下顶表面。
28.栅电极16a形成在有源区14中。在该实施例中，栅电极16a形成为沟槽栅极存取晶体管16的栅电极。栅电极16a含有导电材料，并且例如含有氮化钛(tin)、钌(ru)、氮化钨(wn)、钨(w)和多晶硅(poly-si)中的至少一种。
29.而且，第二构件b包含位线18，并且每个位线18通过未示出的连接部分连接到有源区14的一侧。位线18含有导电材料，并且例如含有硅化钨(wsi)、氮化钨(wn)、钨(w)、氮化钛(tin)和钌(ru)中的至少一种。
30.接触插塞20和接触焊盘22连接到有源区14的另一侧，并且接触焊盘22连接到存储电容器24的第二导电部分24c。如上所述，根据本实施例的半导体装置1包含设有栅电极16a、有源区14、位线18和存储电容器24的单晶体管、单电容器型dram存储器单元。
31.接下来，将参考图3至8来描述根据实施例的制造半导体装置1的方法。
32.首先，将参考图4和5来描述形成第一构件a的方法。如图4所示，在基底衬底40上形成切割层42、板电极30、第一绝缘膜26和第二绝缘膜27。
33.例如，使用诸如单晶硅衬底的单晶半导体衬底作为基底衬底40。切割层42含有例如氮化硅(sin)的绝缘材料。板电极30含有例如铝的导电材料。第一绝缘膜26含有例如氧化硅的绝缘材料。第二绝缘膜27含有例如氮化硅(sin)的绝缘材料。
34.切割层42、第一绝缘膜26和第二绝缘膜27例如通过化学气相沉积(以下称为cvd)形成。例如，通过使用cvd或溅射沉积铝，然后通过执行光刻和各向异性干法蚀刻对沉积的铝进行图案化，获得板电极30。
35.接下来，使用光刻和各向异性干法蚀刻来蚀刻第二绝缘膜27和第一绝缘膜26。通过这种布置，形成从第二绝缘膜27的顶面穿透到板电极30的顶面的多个凹槽29。凹槽29中的每一个具有在图的y方向上以狭长形状延伸的柱形或孔形。
36.接下来，如图5所示，形成第一导电部分24a、高k膜24b和第二导电部分24c，并将其掩埋在凹槽29内。使用cvd形成第一导电部分24a、高k膜24b和第二导电部分24c。
37.此后，回蚀第一导电部分24a、高k膜24b和第二导电部分24c以去除形成在第二绝缘膜27的顶面上的多余的第一导电部分24a、高k膜24b和第二导电部分24c。通过这种布置，第一导电部分24a、高k膜24b和第二导电部分24c掩埋在凹槽29内。第一导电部分24a和板电极30彼此接触并具有电连续性。
38.第一导电部分24a含有例如氮化钛(tin)的导电材料。高k膜24b含有具有高相对介电常数的绝缘材料，并且例如含有包含诸如锆(zr)或铝(al)的金属的金属氧化物。第二导电部分24c含有例如氮化钛(tin)和钌(ru)的导电材料。第二导电部分24c的上边缘面暴露在外。
39.接下来，如图6所示，将第一构件a竖直翻转并以对准状态放置在预先准备好的第二构件b的顶部上，并且将这两个构件结合在一起。
40.第二构件b如下创建。在半导体衬底10上形成存取晶体管16的隔离12、有源区14和栅电极16a。通过在半导体衬底10中形成凹槽并在凹槽中掩埋例如二氧化硅(sio2)的绝缘材料来形成隔离12。通过在有源区14中形成凹槽，然后在凹槽中掩埋导电材料来形成栅电极16a。接下来，在形成位线18之后，形成介电膜13。
41.位线18例如通过cvd或溅射形成。通过在沉积的导电材料上执行光刻和各向异性干法蚀刻对位线18进行图案化。
42.介电膜13含有例如二氧化硅(sio2)的绝缘材料。在介电膜13内，设有连接到有源区14中的每一个的顶面的多个接触插塞20。此外，设有连接到接触插塞20中的每一个的顶面的接触焊盘22。接触插塞20和接触焊盘22含有例如钨(w)的导电材料。也可以在接触插塞20与有源区14之间设有例如氮化钛(tin)的阻挡金属。
43.在介电膜13的上部，在面对存储器垫部分2的区域中形成凹部13a。使用光刻和干法蚀刻形成凹部13a。而且，连接上顶表面部分13c和下顶表面部分13d的倾斜面4a可以在蚀
刻条件下通过蚀刻形成，由此通过光刻形成的抗蚀剂在水平方向上后退。
44.接触焊盘22的顶面形成为与凹部13a的下顶表面部分13d对准。接触焊盘22的顶面暴露在外。在介电膜13上，对应于外围电路部分5的区域中的上顶表面部分13c存在于比凹部13a的下顶表面部分13d更高的位置。
45.这样，制备第一构件a和第二构件b，并且通过熔接方法将这两个构件接合。在熔接方法中，首先，进行将大量羟基连接到第一构件a和第二构件b的表面上的处理，或者换句话说，进行亲水化处理。接下来，将已经进行亲水化处理的第一构件a和第二构件b的表面叠加并接合在一起。根据熔接方法的焊接通过亲水化表面上的羟基之间的氢键形成。根据熔接方法的接合可以在室温下进行。
46.此时，第一构件a和第二构件b在也被定位的同时被叠加、堆叠和接合。定位例如通过预先在第一构件a和第二构件b上形成未示出的对准标记并检测对准标记来执行。
47.在第一构件a和第二构件b的下表面之间的凹部13a中形成间隙13b，使得存储电容器24和接触焊盘22不接触。接触焊盘22的边缘面和第二导电部分24c的边缘面暴露在外。随后，例如通过使用各向异性干法蚀刻去除第一构件a的基底衬底40。
48.接下来，将参考图7和8来描述将存储器垫部分2与第一构件a分离以连接存储电容器24和接触焊盘22的步骤。图7示出了紧接在图8之前的状态。当蚀刻凹槽31时，实现从图7所示状态到图8所示状态的改变。
49.如图7所示，通过蚀刻去除切割层42，并且然后在存储器垫边缘部分4中形成凹槽31。例如，使用光刻和各向异性干法蚀刻形成凹槽31。为了蚀刻凹槽31，使用反应离子蚀刻(rie)。在凹槽31的蚀刻的前半部分中，在使得第一绝缘膜26中含有的二氧化硅的蚀刻速率大且第二绝缘膜27中含有的氮化硅的蚀刻速率小的条件下进行蚀刻。作为执行上述蚀刻的蚀刻装置，可以使用各种蚀刻装置中的任何一种，例如微波电子回旋共振(ecr)等离子体装置、电容耦合等离子体(ccp)装置或电感耦合等离子体(icp)装置。
50.通过根据上述条件进行蚀刻，在存储器垫边缘部分4中继续形成凹槽31，并且蚀刻进程在到达第二绝缘膜27的顶面时减慢。因此，可以提高蚀刻量的均匀性。在到达第二绝缘膜27的顶面之后，蚀刻条件变为适于蚀刻氮化硅的条件。
51.此时，通过降低氮化硅的蚀刻速率并提高蚀刻可控性，提高了蚀刻量的均匀性。在此期间，第一构件a的存储器垫部分2和外围电路部分5通过由第二绝缘膜27的剩余未蚀刻部分形成的梁27a连接。因此，存储器垫部分2和第二构件b仍然不接触。
52.当进一步进行蚀刻并去除梁27a时，释放第一构件a的存储器垫部分2与外围电路部分5之间的连接。此时，在由rie高频放电产生的等离子体和其上放置晶片的台之间产生自偏压，使等离子体侧带正电，而台侧，即晶片侧带负电。因此，第一构件a比第二构件b更带正电，而第二构件b比第一构件a更带负电。
53.在这种状态下，当去除接合第一构件a的外围电路部分5和存储器垫部分2的梁27a时，外围电路部分5和存储器垫部分2彼此分离。这样，在第一构件a和第二构件b之间生成由静电力引起的吸引力，从而使构件彼此吸引。此外，静电力也作用在导电材料之间。换句话说，在接触焊盘22和存储电容器24之间生成由静电力引起的吸引力。通过这种布置，如图8所示，当存储器垫部分2和第二构件b接触时，接触焊盘22和存储电容器24彼此吸引，从而以自对准方式定位，从而形成接触状态。此时，分离的外围电路部分5和存储器垫部分2通过填
充其间的间隙13b而连接。此后，接触焊盘22和存储电容器24通过退火电连接。通过这些步骤，形成图8所示的配置。而且，在蚀刻期间，用静电卡盘将晶片夹持到台上，并且卡盘的静电力也生成与上述类似的静电力。
54.注意，由于存储器垫部分2和第二构件b的定位是通过施加在接触焊盘22和存储电容器24之间的静电力来实现的，因此在某些情况下，接触焊盘22和存储电容器24可能未对准约一列。这就是为什么存储电容器24的数量大于接触焊盘22的数量的原因，并且保证即使接触焊盘22和存储电容器24未对准一列，每个接触焊盘22也将具有对应的存储电容器24。
55.接下来，形成第三绝缘膜28以覆盖凹槽31的内部和第一构件a的顶面。例如，可以通过cvd形成第三绝缘膜28。接下来，在第三绝缘膜28中形成从第三绝缘膜28的顶面穿透到板电极30的顶面的接触孔，并且通过在接触孔中掩埋导电材料，形成接触插塞32。此后，在第三绝缘膜28上形成连接到接触插塞32的上电极34。上电极34通过cvd沉积，并通过光刻和各向异性干蚀刻形成图案。
56.通过上述步骤，形成根据本实施例的半导体装置1，如图3所示。
57.根据本实施例的半导体装置1及其制造方法，表现出以下效果。
58.具有单晶体管、单电容器结构的半导体装置1通过分别形成第一构件a和第二构件b，然后将这两个构件接合在一起来实现。为此，可以避免对安装在第二构件b中的存取晶体管16施加不需要的热处理。为此，可以提高存取晶体管16的性能。
59.当连接第二构件b和第一构件a的存储器垫部分2时的定位通过利用在接触焊盘22和存储电容器24之间生成的静电力来实现。为此，不需要诸如在特定结构中构建的步骤，可以简化半导体装置1的制造，并且可以降低半导体装置1的成本。
60.当第一构件a和第二构件b结合在一起时，由于形成在第二构件b上的凹部13a，在接触焊盘22和存储电容器24之间存在间隙，并且这两个构件还没有接合。接下来，将存储器垫部分2与第一构件a分离，以使存储器垫部分2可移动，并且此时，由于在接触焊盘22与存储电容器24之间生成的静电力，可以将两个构件正确地并且以自对准的方式定位。因此，由于确保了接触焊盘22和存储电容器24之间的连接，因此提高了半导体装置1的成品率，并且实现了半导体装置1的成本节约。
61.由于存储电容器24的数量大于接触焊盘22的数量，因此即使当接触焊盘22和存储电容器24被静电力拉在一起时未对准一列，也可以实现单晶体管、单电容器的组合。通过这种布置，可以提高半导体装置1的成品率，从而可以降低半导体装置1的成本。
62.在存储电容器24的形成中，首先，形成杯形凹槽29，并且在凹槽29的内壁上形成第一导电部分24a、高k膜24b和第二导电部分24c。为此，由于可以避免形成存储电容器24的柱，因此可以避免存储电容器24的塌陷，从而可以提高半导体装置1的成品率。
63.如上所述，以dram作为实例来描述根据各种实施例的半导体装置，但是上述描述仅仅是一个实例，而不旨在限于dram。除了dram之外的存储器装置，例如静态随机存取存储器(sram)、闪速存储器、可擦除可编程只读存储器(eprom)、磁阻随机存取存储器(mram)和相变存储器，可以用作半导体装置。此外，除了存储器之外的装置，例如微处理器和专用集成电路(asic)的逻辑ic，也可用作根据前述实施例的半导体装置。
64.尽管已经在某些优选实施例和实例的上下文中公开了本发明，但是本领域技术人
员将理解，本发明超出了具体公开的实施例，延伸到本发明的其它替代实施例和/或用途及其明显的修改和等效物。另外，基于本公开，在本发明范围内的其它修改对于本领域技术人员来说将是显而易见的。还可以设想，可以对实施例的特定特征和方面进行各种组合或子组合，并且仍然落入本发明的范围内。应理解，所公开的实施例的各种特征和方面可以相互组合或替代，以便形成所公开的发明的不同模式。因此，意图是本文所公开的本发明的至少一些的范围不应受到上面描述的特定公开的实施例的限制。