微电子装置以及相关存储器装置、电子系统和方法与流程

微电子装置以及相关存储器装置、电子系统和方法
1.优先权要求
2.本技术要求2020年8月11日提交的第16/990,580号美国专利申请“包含导电轨的微电子装置以及相关存储器装置、电子系统和方法(microelectronic devices including conductive rails,and related memory devices,electronic systems,and methods)”的提交日的权益。
技术领域
3.在各种实施例中，本公开总体上涉及微电子装置设计和制造领域。更确切地说，本公开涉及包含邻近导电层中的导电结构的导电轨的微电子装置和设备，并涉及相关存储器装置、电子系统和微电子装置形成方法。


背景技术：

4.微电子行业的持续目标是增加例如非易失性存储器装置(例如，nand快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增大非易失性存储器装置中的存储器密度的一种方式是利用竖直存储器阵列(也被称作“三维(3d)存储器阵列”)架构。常规的竖直存储器阵列包含延伸穿过一或多个导电堆叠结构中的开口的竖直存储器串，所述导电堆叠结构包含导电结构和绝缘结构的层。每一竖直存储器串可包含与竖直堆叠的存储器单元的串联组合串联耦合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上向上(例如，竖直)构建阵列来使更多数目的开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
5.竖直存储器阵列架构大体上包含存储器装置的导电堆叠结构的层的导电结构和存取线(例如，字线)之间的电连接，使得竖直存储器阵列的存储器单元可被唯一地选定用于写入、读取或擦除操作。形成此类电连接的一个方法包含在存储器装置的导电堆叠结构的层的边缘(例如，水平末端)处形成所谓的“阶梯”(或“梯级”)结构。阶梯结构包含界定导电结构的接触区的各个“台阶”，导电接触结构可定位在所述接触区上以提供对导电结构的电存取。
6.随着竖直存储器阵列技术的进步，已经通过形成竖直存储器阵列来提供额外的存储器密度，所述竖直存储器阵列包含包括额外的导电结构层的堆叠，并且因此在与之相关联的各个阶梯结构中包括额外的阶梯结构和/或额外台阶。随着导电结构的层数的增加，用于形成延伸穿过堆叠的竖直存储器串的处理条件变得越来越困难。此外，当每个层的厚度减小以增加堆叠的给定高度内的层数时，导电结构的电阻率可增加并且导电性可以表现出相应的降低。然而，导电结构的导电性的降低可能会影响存储器单元串的性能。


技术实现要素：

7.本文中所描述的实施例包含包含邻近导电层中的导电结构的导电轨的微电子装
置和设备，并且涉及相关存储器装置、电子系统和微电子装置形成方法。根据本文中所描述的一个实施例，一种微电子装置包括：堆叠结构，其包括布置成层的交替的导电结构和绝缘结构，所述层中的每一个分别包括导电结构和绝缘结构；存储器单元串，其竖直延伸穿过所述堆叠结构，所述存储器单元串包括竖直延伸穿过所述堆叠结构的沟道材料；以及导电轨，其横向邻近于所述堆叠结构的所述导电结构，所述导电轨包括不同于所述堆叠结构的所述导电结构的材料组成的材料组成。
8.根据本文中所描述的额外实施例，一种存储器装置包括：堆叠结构，其包括交替的导电结构和绝缘结构的层；导柱，其竖直延伸穿过所述堆叠结构，每一导柱包括沟道结构，所述沟道结构包括竖直延伸穿过所述堆叠结构的半导电材料；以及导电轨，其沿着所述堆叠结构的所述导电结构和所述绝缘结构的侧壁竖直延伸，所述导电轨具有比所述导电结构大的电导率。
9.此外，根据本文中所描述的额外实施例，一种微电子装置形成方法包括：形成包括竖直交替的导电结构和绝缘结构的堆叠结构；形成包括竖直延伸穿过所述堆叠结构的沟道材料和至少一种介电材料的存储器串；以及沿着所述堆叠结构的所述导电结构的外侧壁形成导电轨，所述导电轨包括不同于所述堆叠结构的所述导电结构的材料组成的材料组成。
10.根据本文中所描述的其它实施例，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置，所述至少一个微电子装置包括：竖直延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括布置成层的基本上不含钨的绝缘结构和导电结构的竖直交替序列；以及额外导电结构，其与所述堆叠结构的所述导电结构水平相邻且包括贝塔相钨，所述额外导电结构的竖直高度大于所述堆叠结构的所述导电结构的竖直高度。
附图说明
11.图1a到图1j是根据本公开的实施例的示出微电子装置形成方法的简化横截面图；
12.图2是根据本公开的实施例的微电子装置的部分剖切透视图；
13.图3是根据本公开的实施例的电子系统的框图；以及
14.图4是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
15.以下描述提供具体细节，例如材料组成、形状和大小以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，可在不必采用这些具体细节的情况下实践本公开的实施例。实际上，可结合行业中采用的常规微电子装置制作技术实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如，存储器装置，例如3d nand快闪存储器装置)的完整过程流。下文所描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。可由常规制造技术执行形成完整微电子装置的额外动作。
16.本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。应预期例如由于制造技术和/或公差引起的图式中描绘的形状的
变化。因此，本文中所描述的实施例不应解释为限于所示特定形状或区，而是包含例如由制造引起的形状偏离。例如，说明或描述为箱形的区可具有粗糙和/或非线性特征，且说明或描述为圆形的区可包含一些粗糙和/或线性特征。此外，所示锐角可为圆角，且反之亦然。因此，图中所示的区在性质上是示意性的，且其形状并不意图说明区的精确形状并且不限制权利要求的范围。附图并不一定按比例绘制。另外，图式之间的共同元件可保留相同数字编号。
17.如本文中所使用，术语“竖直”、“纵向”、“水平”和“横向”是参考结构的主平面且未必由地球的重力场界定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面是由与结构的其它表面相比具有相对大面积的结构的表面界定。参考各图，“水平”或“横向”方向可垂直于所指示“z”轴，且可平行于所指示“x”轴和/或平行于所指示“y”轴；且“竖直”或“纵向”方向可平行于所指示“z”轴，可垂直于所指示“x”轴，且可垂直于所指示“y”轴。
18.如本文中所使用，将一元件称为在另一元件“上”或“上方”是指并包含所述元件直接在另一元件的顶部上、直接邻近于(例如，直接横向邻近于、直接竖直邻近于)另一元件、直接在另一元件下方，或与另一元件直接接触。它还包含所述元件间接在另一元件的顶部上、间接邻近于(例如，间接横向邻近于、间接竖直邻近于)另一元件、间接在另一元件下方或附近，且之间存在其它元件。相比而言，当一元件被称为“直接在另一元件上”或“直接邻近于另一元件”时，不存在中间元件。
19.如本文中所使用，例如“在
…
下方”、“下方”、“下部”、“底部”、“在
…
上方”、“上部”、“顶部”、“前面”、“后面”、“左侧”、“右侧”等空间相对术语可在本文中出于易于描述的目的而使用以如图中所示的那样描述一个元件或特征与另一元件或特征的关系。除非另外规定，否则除图式中所描绘的定向之外，空间相对术语还意图涵盖材料的不同定向。例如，如果图式中的材料反向，那么被描述为在其它元件或特征“下方”或“之下”或“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“在
…
下方”可视使用术语的上下文而定涵盖上方和下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、倒置、翻转)，且本文中所用的空间相对描述词可相应地进行解释。
20.如本文中所使用，被描述为彼此“相邻”的特征(例如，区、结构、装置)是指并包含位于彼此最邻近(例如，最靠近)处的所公开标识(或身份标识)的特征。不匹配“相邻”特征的所公开标识(或身份标识)的额外特征(例如，额外区、额外结构、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此相邻，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接相邻，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征定位于“相邻”特征之间。因此，被描述为彼此“竖直相邻”的特征是指并包含位于彼此竖直最邻近(例如，竖直最靠近)处的所公开标识(或身份标识)的特征。此外，被描述为彼此“水平相邻”的特征是指并包含位于彼此水平最邻近(例如，水平最靠近)处的所公开标识(或身份标识)的特征。
21.如本文中所使用，术语“间距”是指两个邻近(即，相邻)特征中的相同点之间的距离。
22.如本文中所使用，除非上下文另外明确指示，否则单数形式“一(a/an)”和“所述
(the)”意图同样包含复数形式。
23.如本文中所使用，“和/或”包含所列相关联项中的一或多个的任何和所有组合。
24.如本文中所使用，关于给定参数、特性或条件的术语“基本上”意指并包含所属领域的一般技术人员将理解的给定参数、特性或条件符合方差度(如在可接受公差内)的程度。借助于实例，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可满足至少90.0％、至少95.0％、至少99.0％、至少99.9％或甚至100.0％。
25.如本文中所使用，关于特定参数的数值的“约”或“大致”包含所属领域的一般技术人员将理解在特定参数的可接受公差内的数值和数值的变化程度。例如，关于数值的“约”或“大致”可包含额外数值，所述额外数值处于数值的90.0％到108.0％范围内，例如处于数值的95.0％到105.0％范围内，处于数值的97.5％到102.5％范围内，处于数值的99.0％到101.0％范围内，处于数值的99.5％到100.5％范围内，或处于数值的99.9％到100.1％范围内。
26.如本文中所使用，术语“存储器装置”是指并包含展现存储器功能的微电子装置，但不必限于存储器功能。换句话说，仅作为举例，术语“存储器装置”是指并且不仅包含常规存储器(例如，常规的易失性存储器，如常规的动态随机存取存储器(dram)；常规的非易失性存储器，如常规的nand存储器)，而且还包含专用集成电路(asic)(例如，芯片上系统(soc))、组合逻辑和存储器的微电子装置，以及并入有存储器的图形处理单元(gpu)。
27.如本文中所使用，“导电材料”是指并包含导电材料，例如以下中的一或多个：金属(例如，钨(w)、钛(ti)、钼(mo)、铌(nb)、钒(v)、铪(hf)、钽(ta)、铬(cr)、锆(zr)、铁(fe)、钌(ru)、锇(os)、钴(co)、铑(rh)、铱(ir)、镍(ni)、钯(pa)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al))、合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于镁(mg)的合金、基于ti的合金、钢、低碳钢、不锈钢)、含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)，以及导电掺杂的半导体材料(例如，导电掺杂的多晶硅、导电掺杂的锗(ge)、导电掺杂的硅锗(sige))。另外，“导电结构”是指并包含由导电材料形成和包含导电材料的结构。
28.如本文中所使用，“绝缘材料”是指并包含电绝缘材料，例如以下中的一或多者：至少一个介电氧化物材料(例如，氧化硅(sio
x
)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(alo
x
)、二氧化铪(hfo
x
)、氧化铌(nbo
x
)、氧化钛(tio
x
)、氧化锆(zro
x
)、氧化钽(tao
x
)和氧化镁(mgo
x
)中的一或多个)、至少一个介电氮化物材料(例如，氮化硅(siny))、至少一个介电氮氧化物材料(例如，氮氧化硅(sio
x
ny))，以及至少一个介电碳氧氮化物材料(例如，碳氧氮化硅(sio
xcz
ny))。本文中包含“x”、“y”和“z”的化学式(例如，sio
x
、alo
x
、hfo
x
、nbo
x
、tio
x
、siny、sio
x
ny、sio
xcz
ny)表示针对另一元素(例如，si、al、hf、nb、ti)的每一个原子的含有一个元素的“x”个原子、另一元素的“y”个原子及额外元素(如果存在)的“z”个原子的平均比率的材料。因为化学式表示的是相对原子比而不是严格的化学结构，所以绝缘材料可包括一或多个化学计量化合物和/或一或多个非化学计量化合物，并且“x”、“y”和“z”(如果存在)的值可以是整数，也可以不是整数。如本文中所使用，术语“非化学计量化合物”是指并包含具有无法由明确限定的自然数的比表示且违反定比定律的元素组成的化合物。另外，“绝缘结构”是指并包含由绝缘材料形成和包含绝缘材料的结构。
29.除非另外指定，否则本文中所描述的材料可以通过常规技术形成，包含但不限于旋涂、厚层式涂覆(例如，喷涂)、化学气相沉积(cvd)、原子层沉积(ald)、等离子体增强ald、物理气相沉积(pvd)、等离子体增强化学气相沉积(pecvd)或低压化学气相沉积(lpcvd)。替代地，材料可原地生长。取决于要形成的特定材料，用于沉积或生长材料的技术可由所属领域的技术人员选择。除非上下文另有指示，否则材料的去除可以通过任何合适的技术实现，包含但不限于蚀刻、原子层去除工艺、研磨平坦化(例如，化学机械平坦化)或其它已知方法。
30.图1a到图1j示出根据本公开的实施例的形成微电子装置(例如，存储器装置，如3d nand快闪存储器装置)的微电子装置结构的方法，其中图1d和1j分别是图1c和1i的放大部分。参考图1a，微电子装置结构100可形成为包含堆叠结构101，所述堆叠结构包含布置成层102的绝缘结构104和其它绝缘结构106的竖直(例如，在z方向上)交替序列。每一个层102可分别包含直接竖直邻近于其它绝缘结构106中的至少一个的绝缘结构104中的至少一个。
31.在一些实施例中，堆叠结构101的层102的数目(例如，量)在32个层102到256个层102范围内。在一些实施例中，堆叠结构101包含128个层102。但是，本公开不限于此，并且堆叠结构101可包含不同数目的层102。堆叠结构101可包括竖直上覆于源极结构108的至少一个(例如，一个、两个、超过两个)叠组结构。例如，堆叠结构101可包括3d存储器装置(例如，3d nand快闪存储器装置)的单叠组结构或双叠组结构。
32.绝缘结构104可由例如至少一种介电材料形成并且包含至少一种介电材料，例如至少一种介电氧化物材料(例如，sio
x
、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、alo
x
、hfo
x
、nbo
x
、tio
x
、zro
x
、tao
x
和mgo
x
中的一或多个)。在一些实施例中，绝缘结构104由sio2形成并且包含sio2。
33.其它绝缘结构106可由不同于绝缘结构104且相对于绝缘结构104展现蚀刻选择性的绝缘材料形成并且包含所述绝缘材料。在一些实施例中，其它绝缘结构106由至少一种介电氮化物材料(例如，siny)或至少一种氮氧化物材料(例如，sio
x
ny)形成并且包含至少一种介电氮化物材料或至少一种氮氧化物材料。在一些实施例中，其它绝缘结构106包括si3n4。
34.堆叠结构101可形成于源极结构108(例如，源极板)上或上方。源极结构108可由导电材料形成并且包含导电材料，例如掺杂有至少一种p型掺杂剂(例如，硼、铝和镓中的一或多个)或至少一种n型掺杂剂(例如，砷、磷、锑)的半导体材料(例如，多晶硅)。
35.继续参考图1a，材料的导柱110可形成为竖直延伸(例如，在z方向上)穿过堆叠结构101。如本文中将描述，导柱110的材料可用于在微电子装置结构的后续处理之后形成存储器装置的存储器单元。导柱110可各自分别包括绝缘材料112、水平邻近于绝缘材料112的沟道材料114、水平邻近于沟道材料114的隧道介电材料(也称为“隧穿介电材料”)116、水平邻近于隧道介电材料116的存储器材料118及水平邻近于存储器材料118的介电阻挡材料(也称为“电荷阻挡材料”)120。介电阻挡材料120可水平邻近于堆叠结构101中的一个层102的其它绝缘结构106中的一个层级。沟道材料114可水平地插入于绝缘材料112和隧道介电材料116之间；隧道介电材料116可水平地插入于沟道材料114和存储器材料118之间；存储器材料118可水平地插入于隧道介电材料116和介电阻挡材料120之间；且介电阻挡材料120可水平地插入于存储器材料118和其它绝缘结构106的一层级之间。
36.绝缘材料112可由至少一种绝缘材料形成并且包含至少一种绝缘材料。在一些实
施例中，绝缘材料112由介电氧化物材料形成并且包含介电氧化物材料，例如sio2。在额外实施例中，绝缘材料112包括气隙。
37.沟道材料114可由至少一种半导体材料(至少一种元素半导体材料，如多晶硅；至少一种iii-v合成半导体材料、至少一种ii-vi合成半导体材料、至少一种有机半导体材料、gaas、inp、gap、gan、其它半导体材料)和至少一种氧化物半导体材料中的一或多个形成并且包含所述一或多个。在一些实施例中，沟道材料114包含非晶硅或多晶硅。在一些实施例中，沟道材料114包括掺杂半导体材料。
38.隧道介电材料116可由介电材料形成并且包含介电材料，电荷隧穿可借以在合适的电偏压条件下执行，例如通过热载流子注入或通过fowler-nordheim隧穿感生电荷转移。作为非限制性实例，隧道介电材料116可由介电氧化物材料、介电氮化物材料和介电氮氧化物材料中的一或多个形成并且包含所述一或多个。在一些实施例中，隧道介电材料116包括sio2。在其它实施例中，隧道介电材料116包括sio
x
ny。
39.存储器材料118可包括电荷捕获材料或导电材料。作为非限制性实例，存储器材料118可由以下中的一或多个形成并且包含所述一或多个：氮化硅、氮氧化硅、多晶硅(掺杂多晶硅)、导电材料(例如，钨、钼、钽、钛、铂、钌及其合金，或金属硅化物，如硅化钨、硅化钼、硅化钽、硅化钛、硅化镍、硅化钴或其组合)，以及半导电材料(例如，多晶半导电材料、非结晶半导体材料)。在一些实施例中，存储器材料118包括si3n4。
40.介电阻挡材料120可由介电材料形成并且包含介电材料，例如介电氧化物(例如，sio
x
)、介电氮化物(例如，siny)和介电氮氧化物(例如，sio
x
ny)中的一或多个，或另一介电材料。在一些实施例中，介电阻挡材料120包括sio
x
ny。
41.在一些实施例中，隧道介电材料116、存储器材料118和介电阻挡材料120一起可包括配置成捕获电荷的结构，例如氧化物-氮化物-氧化物(ono)结构。在一些此类实施例中，隧道介电材料116包括sio2，存储器材料118包括si3n4，且介电阻挡材料120包括sio2。
42.参考图1b，槽122也可称为“缝隙”或“替换栅极槽”，其可穿过堆叠结构101形成。在一些实施例中，槽122形成为竖直延伸得完全穿过堆叠结构101并暴露源极结构108的部分。槽122可通过例如将微电子装置结构100暴露于一或多种蚀刻剂以去除堆叠结构101的绝缘结构104和其它绝缘结构106的部分来形成。槽122可将微电子装置结构100划分成单独的块，例如第一块124和第二块126。如图1b中所示，第一块124和第二块126可各自包含多个(例如，许多个、超过一个)导柱110。
43.参考图1c，在形成槽122之后，堆叠结构101的其它绝缘结构106(图1b)可至少部分地(例如，基本上)通过所谓的“替换栅极”或“栅极持续”过程借助槽122去除。作为非限制性实例，可通过将其它绝缘结构106暴露于包括磷酸、硫酸、盐酸、硝酸或另一材料中的一或多个的至少一种湿式蚀刻剂来至少部分地去除其它绝缘结构106。在一些实施例中，通过将其它绝缘结构106暴露于所谓的包括湿式蚀刻剂的“湿式氮化物条”来至少部分地去除其它绝缘结构106，所述湿式蚀刻剂包括磷酸。
44.如图1c中所示，在其它绝缘结构106去除之后，导电结构128可在竖直相邻的绝缘结构104之间在对应于其它绝缘结构106(图1b)的位置的位置处形成，以形成绝缘结构104和导电结构128的层130及竖直延伸穿过堆叠结构101的存储器单元134的串132。
45.在一些实施例中，导电结构128用作包括存储器单元134的串132的字线(例如，本
地字线)。另外，一或多个(例如，一个到五个)竖直下部层130(例如，竖直最低层130)的导电结构128可用作选择栅极结构(例如，选择栅极源极(sgs)结构)。此外，一或多个(例如，一个到五个)竖直上部层130(例如，竖直最高层130)的导电结构128可用作选择栅极结构(例如，选择栅极漏极(sgd)结构)。
46.导电结构128可由导电材料形成并且包含导电材料，例如以下中的一或多个：钨、钛、镍、铂、铑、钌、铱、铝、铜、钼、银、金、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化钛铝(tialn)、氧化铱(iro
x
)、氧化钌(ruo
x
)中的一或多个的材料、其合金、经导电掺杂半导体材料(例如，经导电掺杂的硅、经导电掺杂的锗、经导电掺杂的硅锗)、多晶硅，以及展现电导率的其它材料。在一些实施例中，导电结构128包括包含钛、钌、铝和钼中的一或多个的材料，但基本上不含(例如，基本上不存在)钨。在一些此类实施例中，导电结构128可包含用于形成导电结构128的前驱体材料(例如，氯、碳、氧)的至少一些原子。
47.导电结构128和导柱110的相交点可形成存储器单元134的串132的各个存储器单元134。图1d示出根据本公开的实施例的图1c的框d的放大部分，且示出存储器单元134。参考图1d，存储器单元134可各自包含沟道材料114、与沟道材料114水平相邻的隧道介电材料116、与隧道介电材料水平相邻的存储器材料118、介电阻挡材料120及与介电阻挡材料120水平相邻的导电结构128。在其它实施例中，存储器单元134包括所谓的“浮动栅极”存储器单元，包含浮动栅极(例如，金属浮动栅极)作为电荷存储结构。浮动栅极可水平介于导柱110的中心结构和堆叠结构101的层130的导电结构128之间。
48.在一些实施例中，如图1d中所示，介电阻隔材料136可形成为与介电阻挡材料120直接相邻且与绝缘结构104直接相邻。在一些实施例中，导电衬里材料138可与介电阻隔材料136和导电结构128直接相邻。为便于说明和理解，介电阻隔材料136在图1c中未示出，但是应理解，微电子装置结构100可包含介电阻隔材料136和导电衬里材料138中的一个或两个。
49.导电衬里材料138(如果存在)可由晶种材料形成并且包含晶种材料，导电结构128可由所述晶种材料形成。导电衬里材料138可由例如以下形成并且包含以下：金属(例如，钛、钽)、金属氮化物(例如，氮化钨、氮化钛、氮化钽)或另一材料。在一些实施例中，导电衬里材料138包括氮化钛。在其它实施例中，介电阻隔材料136与导电结构128和绝缘结构104中的每一个直接接触，并且微电子装置结构100在介电阻隔材料136和导电结构128之间基本上(例如，完全)不含导电衬里材料138。换句话说，在一些实施例中，每一个层130在绝缘结构104和导电结构128之间没有氮化钛材料。
50.介电阻隔材料136可由以下中的一或多个形成并且包含所述一或多个：金属氧化物(例如，氧化铝、氧化铪、氧化锆、氧化镧、氧化钇、氧化钽、氧化钆、氧化铌、氧化钛中的一或多个)、介电硅化物(例如，硅化铝、硅化铪、硅化锆、硅化镧、硅化钇、硅化钽)及介电氮化物(例如，氮化铝、氮化铪、氮化镧、氮化钇、氮化钽)。在一些实施例中，介电阻隔材料136包括氧化铝。
51.参考图1e，在形成介电阻隔材料136、导电衬里材料138(如果存在)和导电结构128之后，导电结构128、导电衬里材料138和介电阻隔材料136的一部分可从界定槽122的表面去除以形成导电结构128的凹入部分140，并将相邻的导电结构128彼此电隔离。换句话说，
导电结构128、导电衬里材料138和介电阻隔材料136的部分的去除可将导电结构128彼此物理地电隔离。
52.在一些实施例中，通过借助槽122将导电衬里材料138和导电结构128的导电材料暴露于一或多种湿式蚀刻剂来去除导电衬里材料138和导电结构128的导电材料。湿式蚀刻剂可包含磷酸、乙酸、硝酸、盐酸、王水或过氧化氢中的一或多个。但是，本公开不限于此，并且导电衬里材料138和导电结构128的导电材料可以利用其它蚀刻剂和/或材料去除工艺(例如，气相去除工艺、原子层去除工艺)去除。在一些实施例中，导电衬里材料138通过暴露于一或多种干式蚀刻剂(例如，一或多种含氯干式蚀刻剂)而去除。作为非限制性实例，所述一或多种干式蚀刻剂可包含氯气、三氯化硼(bcl3)、氧气和氩气中的一或多个。在一些实施例中，导电衬里材料138通过暴露于包括氯气和三氯化硼的干式蚀刻剂而去除。
53.槽122的宽度可至少部分地基于导电结构128的粒度定制，以减少相邻块之间(例如，第一块124和第二块126之间)的导电结构128的两个或更多个邻近部分之间发生桥接(例如，电连接)。在一些实施例中，槽122形成为大于常规槽的宽度的宽度，以在相邻块之间提供足够的电隔离。形成槽122还可去除绝缘结构104的最外部部分，其中剩余数量的绝缘结构104相对于绝缘结构104的外侧壁144的相对点具有宽度w1。形成槽122使得导电结构128和导电衬里材料138中的每一个相对于绝缘结构104横向地凹入，使得相比于绝缘结构104的外侧壁144相对于导柱110，导电结构128的外侧壁142更接近导柱110中的相应者。换句话说，绝缘结构104的宽度w1大于导电结构128的宽度w2，如图1e中所示。因此，导电衬里材料138(如果存在)可仅沿着相邻绝缘结构104的宽度w1的一部分延伸。
54.参考图1f，导电轨150可形成为至少水平邻近于导电结构128(例如，水平地位于其上)。因为形成槽122去除了导电结构128和导电衬里材料138中的一些，所以图1e的层130的导电结构128和导电衬里材料138展现的电阻可大于所要的。为了降低电阻，导电轨150可形成为从导电结构128和(如果存在)导电衬里材料138的每一暴露部分延伸(例如，横向延伸)。
55.导电轨150可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：钨、钛、镍、铂、铑、钌、铱、铝、铜、钼、银、金、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化钛铝(tialn)、氧化铱(iro
x
)、氧化钌(ruo
x
)中的至少一个的材料、其合金、经导电掺杂的半导体材料(例如，经导电掺杂的硅、经导电掺杂的锗、经导电掺杂的硅锗)、多晶硅，以及展现电导率的其它材料。在一些实施例中，导电轨150由钨形成并且包含钨。
56.导电轨150可具有不同于导电结构128的材料组成的材料组成。例如，导电轨150可包括钨，而初始形成的替换栅极材料的导电结构128可由钛、钌、铝和钼中的一或多个形成并且包含所述一或多个，如上文所论述，但基本上不含(例如，基本上不存在)钨。因此，导电结构128可基本上不含(例如，基本上不存在)用于形成钨的含卤素前驱体(例如，氟)，并且导电轨150可基本上不含(例如，基本上不存在)用于形成不含钨的材料的额外前驱体(例如，氯、碳、氧)，例如钛、钌、铝或钼。在一些实施例中，导电轨150具有比导电结构128大的导电性。
57.导电轨150可生长、沉积(例如，通过ald、cvd、脉冲cvd、金属有机cvd)。在一些实施例中，导电轨150由通过沉积衬里材料(例如，氮化钛材料)然后将钨沉积到大于导电轨150
的所要范围的范围来形成。之后，钨材料的部分可去除(例如，凹入)以形成导电轨150的所要范围(例如，横截面积)。在其它实施例中，导电轨150通过在导电结构128凹入之后在导电结构128上选择性地生长钨来形成。例如，导电轨150可形成有包括导电轨150的材料组成的目标。在一些此类实施例中，导电轨150可通过用离子化气体(例如，氩气)暴露包括导电轨150的材料组成的目标以形成(例如，沉积)横向邻近于导电结构128的导电轨150来形成。在一些实施例中，至少一些氩气可存在于导电轨150内。
58.在一些实施例中，导电轨150可基本上不含卤素和水分。在额外实施例中，导电轨150可包含比其它导电材料更少的氟和/或更少的水分。例如，在一些实施例中，导电轨150形成有包括钨的目标，并且是在不使用含氟前驱体的情况下形成的。相比而言，形成有含氟前驱体(例如，六氟化钨)的导电结构可包含至少一些残余氟。另外，残余氟可与水分或其它材料反应，在导电结构中形成杂质，从而减小其导电性。
59.导电轨150可包括展现与导电结构128的材料不同的性质的钨。例如，导电轨150可展现与导电结构128不同的粒度、不同的电性质和更少的杂质。在一些实施例中，导电轨150包括粒度大于导电结构128的材料的粒度的钨。因为材料的粒度可至少部分地基于材料的厚度(例如，高度)，所以导电结构128可展现在导电结构128的厚度的约0.1倍到约10倍范围内的粒度。在一些实施例中，导电轨150展现比导电结构128低的电阻率。导电结构128可由定制用于减少(例如，最大程度的减少)可在层130内的导电结构128的形成期间出现的层空隙的材料形成并且包含所述材料。因为材料的电阻率可至少部分地基于材料的厚度(例如，高度)，所以在一些情况下，例如当导电结构128的厚度在层130的间距减小后减小时，导电结构128可展现比导电轨150低的电阻率。
60.在又其它实施例中，导电轨150通过原子层沉积形成。在一些此类实施例中，导电轨150形成有用于形成导电轨150的包括六氟化钨(wf6)和硅烷(sih4)的前驱体。因此，在一些实施例中，导电轨150形成有含卤素前驱体。在一些此类实施例中，导电轨150可包含至少一些卤素(例如，氟)。
61.例如，前驱体材料(例如，半导电衬里材料)可由至少一种半导电材料形成并且包含至少一种半导电材料，例如以下中的一或多个：硅材料、硅锗材料、硼材料、锗材料、砷化镓材料、氮化镓材料和磷化铟材料。作为非限制性实例，前驱体材料可由至少一种硅材料形成并且包含至少一种硅材料。如本文中所使用，术语“硅材料”是指并包含一种包含元素硅或硅化合物的材料。例如，前驱体材料可由一或多个单晶硅和多晶硅形成并且包含一或多个单晶硅和多晶硅。在一些实施例中，前驱体材料包括多晶硅。
62.前驱体材料可至少部分地基于导电轨150的所要尺寸而形成为展现合乎需要的尺寸(例如，高度、宽度)，并且可以使用一或多个常规的共形沉积工艺形成，例如常规的共形cvd工艺和常规的ald工艺中的一或多个。在一些实施例中，前驱体材料掺杂(例如，浸渍有)一或多种掺杂剂(例如，化学物质)。经掺杂前驱体材料的掺杂剂可包括促使或促进后续从经掺杂前驱体材料形成钨(例如，β相钨)的材料，如下文进一步详细描述。在一些实施例中，掺杂剂包括至少一种n型掺杂剂，例如磷(p)、砷(ar)、锑(sb)和铋(bi)中的一或多个。在额外实施例中，掺杂剂包括至少一种p型掺杂剂，例如硼(b)、铝(al)和镓(ga)中的一或多个。在其它实施例中，掺杂剂包括以下中的一或多个：碳(c)、氟(f)、氯(cl)、溴(br)、氢(h)、氘(2h)、氦(he)、氖(ne)和氩(ar)。
63.导电轨150的前驱体材料可使用常规工艺(例如，常规的等离子体掺杂(plad)植入工艺、常规的漫射工艺)掺杂有至少一种掺杂剂以形成经掺杂前驱体材料，这在本文中不进行详细地描述。如果采用，那么plad植入工艺可以跨整个导电轨150植入掺杂剂。作为非限制性实例，可以将一或多种含磷物质(例如，磷原子、含磷分子、磷化离子、含磷离子)植入到前驱体材料中以形成经掺杂前驱体材料。例如，含磷物质可包括磷化离子(p
3-)。作为另一非限制性实例，可以将一或多种含砷物质(例如，砷原子、含砷分子、砷离子、含砷离子)植入到前驱体材料中以形成经掺杂前驱体材料。例如，含砷物质可包括砷离子(as
3
)。在一些实施例中，在掺杂剂植入之后，经掺杂前驱体材料内的掺杂剂数量在约0.001原子％到约10原子％范围内。导电轨150的经掺杂前驱体材料的各个部分可单独地在其半导电材料内展现基本上均匀分布的掺杂剂，也可单独地在其半导电材料内展现不均匀分布的掺杂剂。
64.之后，经掺杂前驱体材料的部分可转换成包含钨和经掺杂前驱体材料的掺杂剂的导电轨150。相比于未掺杂的半导电材料，转换过程可将包含分散在其中的掺杂剂的经掺杂前驱体材料的半导电材料(例如，硅材料，如多晶硅)的部分相对较快地转换成钨。
65.导电轨150中的至少一些钨可包括β相钨。β相钨具有亚稳定的a15立方结构。β相钨的粒子可展现出大体上为柱状的形状。包含在导电轨150内的钨可仅以β相存在，也可以β相和阿尔法(α)相存在。如果存在，α相钨具有亚稳定的体心立方结构。α相钨的粒子可展现大体上等长的形状。如果导电轨150包含β相钨和α相钨，那么包含在导电轨150中的β相钨的数量可不同于包含在导电轨150中的α相钨的数量，或者可与包含在导电轨150中的α相钨的数量基本上相同。在一些实施例中，包含在导电轨150中的β相钨的数量大于包含在导电轨150中的α相钨的数量。例如，包含在导电轨150中的至少大部分(例如，大于50％，如大于或等于约60％、大于或等于约70％、大于或等于约80％、大于或等于约90％、大于或等于约95％或大于或等于约99％)钨可以β相存在。
66.包含在导电轨150中的掺杂剂可与包含在用于形成导电轨150的经掺杂前驱体材料中的掺杂剂基本上相同。例如，用于形成导电轨150的掺杂剂(例如，n型掺杂剂、p型掺杂剂、其它掺杂剂)可在导电轨150形成之后存在于导电轨150中。在一些实施例中，导电轨150包含掺杂有as和p中的一或多个的β相钨。导电轨150的掺杂剂可支持(例如，促进、促使)导电轨150的β相钨的稳定性。
67.导电轨150可展现其掺杂剂的基本均匀分布，也可展现其掺杂剂的不均匀分布。掺杂剂在导电轨150内的分布可与掺杂剂在经掺杂前驱体材料内的分布基本上相同或不同。
68.导电轨150可通过用一或多种化学物质处理经掺杂前驱体材料以促进半导电材料(例如，硅材料)转换成钨(例如，β相钨、α相钨)来形成。作为非限制性实例，如果经掺杂前驱体材料包括经掺杂硅材料，例如经掺杂多晶硅，那么经掺杂前驱体材料可经六氟化钨(wf6)处理以形成导电轨150。经掺杂前驱体材料的硅(si)可与wf6反应以产生钨(w)和四氟化硅(sif4)。所产生的sif4作为气体被去除。所产生的w保持与经掺杂前驱体材料的掺杂剂在一起以形成导电轨150。例如，经掺杂前驱体材料可使用常规的cvd设备在约200℃到约500℃范围内的温度下处经wf6处理。
69.导电轨150可邻近于在图1e的槽122的形成之后剩余的导电结构128(和(如果存在)导电衬里材料138)的外侧壁142(例如，在其上、直接在其上)形成(例如，沉积、生长)。在一些实施例中，导电结构128用作用于生长导电轨150的晶种材料，如上文所论述。在一些实
施例中，导电轨150的相位(例如，β相、α相)可至少部分地取决于导电结构128的材料的相位(例如，β相、α相)，在实施例中，所述材料包含例如直接在导电结构128上生长的导电轨150的前驱体材料。
70.形成(例如，沉积、生长)可至少继续或重复进行到导电轨150横向地延伸超过绝缘结构104的外侧壁144为止。在其中存在导电衬里材料138的实施例中，导电轨150还横向地延伸超过导电衬里材料138的侧壁(例如，侧端)。导电轨150的形成(例如，沉积、生长)可定制以形成所要数量的导电轨150，从而降低导电结构128所展现的电阻，同时不允许竖直相邻的导电结构128之间发生电短接。
71.在一些实施例中，例如图1f的实施例，形成(例如，沉积、生长)导电轨150，直到全都横向地延伸超过绝缘结构104的外侧壁144并且在一些情况下与其竖直重叠为止，同时仍然提供相邻块(例如，第一块124、第二块126)之间的电隔离。在其它实施例中，形成导电轨150，直到全都横向地延伸超过绝缘结构104的外侧壁144而不与外侧壁144竖直重叠为止。换句话说，下表面148和上表面152可与导电结构128和/或导电衬里材料138的下表面和上表面基本上上共平面，同时不邻近于绝缘结构104的外侧壁144。因此，导电轨150展现等于或大于堆叠结构101的导电结构128的高度的。
72.当导电轨150横向地延伸超过绝缘结构104，由导电轨150的外侧壁146界定的最大宽度w3大于由绝缘层104的外侧壁144界定的最大宽度w1，并且因此大于由导电结构128的外侧壁142界定的最大宽度w2。如本文中所使用，“外”侧壁142、144、146是接近块(例如，第一块124、第二块126)中的相应者的侧壁的侧壁，即接近导柱110的相对侧壁。因此，导电轨150从相应导电结构128远离导柱110延伸，使得堆叠结构101包含层130的导电层，其包含横向宽于绝缘结构104的导电轨150。在一些实施例中，导电结构128的宽度w2可基本上类似于(例如，基本上相同于)导柱110的最外部者的外侧表面之间的宽度。换句话说，导电结构128可在堆叠结构101中被导柱110横向定界的区内延伸，同时在块(例如，第一块124、第二块126)的每一橫向端部上不延伸超过最外部导柱110。在其它实施例中，导电结构128的至少一部分介于导柱110和导电轨150之间，使得导柱110不与导电轨150直接物理接触。
73.作为非限制性实例，导电层的宽度w3可超过导电结构128的宽度w2达约5nm到约100nm的范围，例如约5nm到约10nm、约10nm到约20nm、约20nm到约50nm或约50nm到约100nm。因此，每一个导电轨150可具有在约5nm到约100nm范围内的水平宽度，例如约5nm到约10nm、约10nm到约20nm、约20nm到约50nm或约50nm到约100nm。此外，导电层的宽度w3可超过绝缘结构104的宽度w1达约2nm到约50nm的范围，例如约2nm到约5nm、约5nm到约10nm、约10nm到约20nm或约20nm到约50nm。
74.各个导电轨150与相邻导电轨150(例如，上方和/或下方的导电轨150)分隔开(例如，间隔)一分隔距离d1，此距离足以将耦合到单个层130的每一导电结构128的每一导电轨150与耦合到竖直相邻于所述单独层130的另一单独层130的每一导电结构128的每一其它导电轨150电隔离。分隔距离d1由一个导电轨150的下表面148与相邻一个导电轨150的上表面152隔开的尺寸界定。在一些实施例中，每一对竖直相邻的导电轨150之间的分隔距离d1沿着堆叠结构101基本上相等(例如，基本上均匀)。在其它实施例中，分隔距离d1在堆叠结构101的不同高程处发生变化，条件是每一对相邻的导电轨150彼此电隔离。作为非限制性实例，相邻对的导电轨150之间的距离d1可在约2nm到约20nm范围内，例如约2nm到约5nm、约
5nm到约10nm、约10nm到约15nm或约15nm到约20nm。
75.在一些实施例中，单个导电轨150的高度h2(定义为下表面148的最低高程和上表面152的最高高程之间的竖直尺寸)与单个导电结构128的高度h1(例如，定义为下表面154的最低高程和上表面156的最高高程之间的竖直尺寸)基本上相同。换句话说，导电轨150的下表面148可与导电结构128的下表面154基本上共平面，而导电轨150的上表面152可与导电结构128的上表面156基本上共平面，如上文所论述。在其它实施例中，导电轨150的高度h2相对大于导电结构128的高度h1，如图1f中所示。如本文中所使用，各个层130的“其余非轨部分”是指层130中在耦合到层130的导电结构128的导电轨150的界限之外的部分。各个层130的其余非轨部分包含导电结构128和(如果存在)导电衬里材料138。单个层130的其余非轨部分的下表面154和上表面156可在由导电结构128组成的层130中由导电结构128界定，或者在包括导电结构128和导电衬里材料138两者的层130中由导电衬里材料138界定，如同图1f的微电子装置结构100以及本公开的其它实施例中一样。
76.作为非限制性实例，单个导电结构128的高度h1可在约10nm到约50nm范围内，例如约10nm到约20nm、约20nm到约30nm、约30nm到约40nm或约40nm到约50nm。如果存在，导电衬里材料138可具有在约0.5nm到约5nm范围内的厚度(例如，高度)；且如果存在，介电阻隔材料136可具有与导电衬里材料138的厚度类似的厚度。此外，导电轨150的高度h2可在约20nm到约100nm范围内，例如约20nm到约30nm、约30nm到约40nm、约40nm到约50nm或约50nm到约100nm。例如，单个导电轨150的高度h2可比单个导电结构128的高度h1大约1％到约250％(例如，约10％到约250％、约25％到约125％、约50％到约100％)。
77.返回参考图1f，可在形成导电轨150之前在绝缘结构104的外侧壁144(例如，在相对的外拐角)邻近处去除(例如，蚀刻)绝缘结构104的额外部分。因此，可通过去除绝缘结构104中延伸超过导电结构128的外侧壁142的部分但不去除绝缘结构104沿着其竖直中心线的部分而在绝缘结构104的拐角中形成凹槽158(例如，切口)。换句话说，凹槽158在相对的外拐角处形成延伸到绝缘结构104中的凹入部分，从而促进展现基本上为矩形的横截面形状(例如，基本上为方形的横截面形状)的各个导电轨150的形成，其中其下表面148和上表面152是基本上平坦的。
78.尽管如图1f的实施例中所示，导电轨150的下表面148和上表面152可以是基本上平坦的，但是导电轨150的下表面148和上表面152中的至少一些可以其它方式结构化，但是仍然包含相对于导电结构128的高度h1更大的高度h2。例如，导电轨150的形成可沿着其下表面148和上表面152中的至少一些产生锥形(例如，非平面)表面，使得导电轨150在凹槽158附近形成至少一个凹形区。替代地或另外，导电轨150的形成可使得其外侧壁146形成为竖直凸形形状，使得导电轨150形成蘑菇形导电轨150。凹形部分和/或外侧壁146的竖直凸形形状可为经进行以形成导电轨150的形成(例如，沉积、生长)过程动作的自然结果。
79.现在参考图1g，槽122(图1f)的剩余(例如，未填充)部分可填有填充材料160。填充材料160可延伸穿过堆叠结构101，并且邻近于源极结构108的暴露上表面(例如，直接在其上)。另外，填充材料160可在对应于槽122的位置处位于相邻块(例如，第一块124和第二块126)之间。
80.填充材料160可由至少一种绝缘材料形成并且包含至少一种绝缘材料。在一些实施例中，填充材料160具有与绝缘结构104基本上相同的材料组成。填充材料160可以是基本
上均匀的，也可以是不均匀的，如参考图1j更详细地论述。如本文中所使用，术语“均匀”意味着材料的数量贯穿另一材料或结构的不同部分(例如，不同水平部分、不同竖直部分)不发生变化(例如，改变)。相反地，如本文中所使用，术语“不均匀”意味着材料的数量贯穿另一材料或结构的不同部分发生变化。
81.所属领域的技术人员将了解，根据本公开的额外实施例，上文关于图1a到1g所描述的特征和特征配置可用于不同微电子装置(例如，不同存储器装置)的设计需要。作为非限制性实例，根据本公开的额外实施例，图1h和1i示出形成具有不同于微电子装置结构100的配置的微电子装置结构的方法的简化部分横截面图。贯穿剩余的描述和附图，功能类似的特征(例如，结构、装置)用类似参考标号指代。为避免重复，剩余图(包含图1h和1i)中所示的特征并非全部都在本文中详细地描述。相反，除非下文另外描述，否则由先前描述的特征(不管先前描述的特征是在当前段落之前先描述的还是在当前段落之后先描述的)的附图标记表示的特征应理解为基本上类似于所述先前描述的特征。
82.图1h示出微电子装置结构100
′
的简化部分横截面图。在图1h中描绘的处理阶段处，微电子装置结构100
′
可基本上类似于处于图1f中描绘的处理阶段的微电子装置结构100。另外，图1i中描绘的处理阶段的微电子装置结构100
′
可基本上类似于处于图1g中描绘的处理阶段的微电子装置结构100。此外，图1j示出图1i的与图1i的微电子装置结构100
′
的实施例一致且同等地适用于图1g的微电子装置结构100的实施例的框j的放大部分。
83.返回参考图1h，微电子装置结构100
′
的导电轨150可形成为至少邻近导电结构128(例如，在其上、直接在其上)，就像微电子装置结构100的先前实施例中一样。导电轨150可形成为从导电结构128和(如果存在)导电衬里材料138的每一暴露部分延伸(例如，横向延伸)。导电轨150可具有不同于导电结构128的材料组成的材料组成。例如，导电结构128可包括包含钛、钌、铝和钼中的一或多个的材料，并且导电轨150包括钨。
84.导电轨150可在导电结构128的外侧壁142上生长、沉积(例如，通过ald、cvd、脉冲cvd、金属有机cvd、pvd)。形成(例如，沉积、生长)可至少继续或重复进行到导电轨150横向地延伸超过绝缘结构104的外侧壁144为止，就像图1f的先前实施例中一样。但是，导电轨150可邻近于绝缘结构104的上表面和下表面形成，同时在形成导电轨150之前在绝缘结构104的相对外拐角中不形成凹槽158(图1f)。换句话说，导柱110和导电轨150之间的绝缘结构104的部分可展现基本上为矩形的横截面形状(例如，基本上为方形的横截面形状)，其中外侧壁142以及其上表面和下表面是基本上平坦的。因此，导电轨150界定远离导电结构128的外侧壁142且邻近绝缘结构104的相对外拐角延伸的“t”形状，使得导电轨150在本文中表征为“t形”导电轨。
85.导电轨150包含定位成横向地超过绝缘结构104的外侧壁144且定义高度h3(定义为下表面148的最低高程和上表面152的最高高程之间的尺寸)的第一部分150a，此高度在此实施例中大于各个层130的其余非轨部分的导电结构128的高度h1。导电轨150包含竖直位于绝缘结构104之间的第二部分150b，其高度基本上等于各个层130的其余非轨部分的包含导电衬里材料138(如果存在)的导电结构128的高度h1。因此，t形的导电轨150在绝缘结构104的竖直相邻部分之间延伸，并且第一部分150a可部分地环绕(例如，横向地环绕)绝缘结构104的一部分。导电轨150各自在接近导柱110的内部部分处界定比远离导柱110的外部部分处更小的高度。
86.作为非限制性实例，单个导电结构128的高度h1可在约10nm到约50nm范围内，例如约10nm到约20nm、约20nm到约30nm、约30nm到约40nm或约40nm到约50nm。如果存在，导电衬里材料138可具有在约0.5nm到约5nm范围内的厚度(例如，高度)；且如果存在，介电阻隔材料136可具有与导电衬里材料138的厚度类似的厚度。此外，单个导电轨150的高度h3可在约20nm到约100nm范围内，例如约20nm到约30nm、约30nm到约40nm、约40nm到约50nm或约50nm到约100nm。例如，单个导电轨150的高度h3可比单个导电结构128的高度h1大约1％到约500％(例如，约10％到约250％、约25％到约125％、约50％到约100％)。
87.相邻导电轨150的相对下表面148和上表面152分隔开(例如，间隔)足以在其间提供适当电隔离的分隔距离d2。分隔距离d2可定制为实现电隔离同时提供导电轨150向各个层130内的导电材料(包含导电结构128和导电衬里材料138)总量提供的最大的导电材料量的最小距离。作为非限制性实例，相邻对的导电轨150之间的距离d2可在约2nm到约20nm范围内，例如约2nm到约5nm、约5nm到约10nm、约10nm到约15nm或约15nm到约20nm。
88.参考图1i，槽122(图1h)的剩余部分可填有填充材料160。填充材料160可延伸穿过堆叠结构101且邻近于源极结构108的暴露上表面(例如，直接在其上)。另外，填充材料160可在对应于槽122的位置处位于相邻块(例如，第一块124和第二块126)之间。
89.填充材料160可由至少一种绝缘材料形成并且包含至少一种绝缘材料。在一些实施例中，填充材料160具有与绝缘结构104基本上相同的材料组成。填充材料160可以是基本上均匀的，也可以是不均匀的。图1j示出图1i的框j的放大部分，并且示出填充材料160的不均匀配置，其中根据本公开的实施例，填充材料160包含呈堆叠布置的彼此不同的三个材料。参考图1j，填充材料160可包含一或多个绝缘(例如，介电)材料，例如氮化物材料162(例如，氮化硅)、氧化物材料164(例如，氧化硅(例如，二氧化硅))和多晶硅166。
90.填充材料160可例如通过以下而形成于槽122(图1f、1h)中：邻近于导电轨150的外侧壁146且邻近于绝缘结构104的外侧壁144形成(例如，共形地形成)氮化物材料162，邻近于氮化物材料162形成(例如，共形地形成)氧化物材料164，并邻近于氧化物材料164形成(例如，共形地形成)多晶硅166。一旦填充材料160形成，绝缘结构104的外侧壁144和导电轨150的外侧壁146就邻近填充材料160。在包含填充材料160的氮化物材料162、氧化物材料164和多晶硅166的实施例中，绝缘结构104的外侧壁144和导电轨150的外侧壁146与填充材料160的最外部材料(例如，氮化物材料162)直接接触，如图1j中所示。填充材料160的氮化物材料162还可与导电轨150的下表面148(图1h)和上表面152(图1h)中的至少一些直接接触。在一些实施例中，填充材料160包含一或多个气隙。气隙可位于相邻导电轨(例如，导电轨150)之间的最窄空间，并且可进一步促使相邻导电轨150之间的电隔离。为了清楚起见，并且为了易于理解附图和相关联的描述，参考图1i和1j的微电子装置结构100
′
描述和说明填充材料160(例如，氮化物材料162、氧化物材料164和多晶硅166)。但是，填充材料160(例如，氮化物材料162、氧化物材料164和多晶硅166)的公开内容同等地适用于上文参考图1g所论述的微电子装置结构100的实施例。
91.返回参考图1j，导电轨150的形成可包括在导电结构128(和任选的(如果存在)导电衬里材料138)上选择性地形成(例如，沉积、生长)导电轨150。也就是说，导电轨150可以至少在导电结构128上形成导电轨150同时完全不在绝缘结构104上形成导电轨150(根据一些实施例)的方式或者以形成于绝缘结构104上的导电轨150可被去除(例如，蚀刻)而不完
全去除形成于导电结构128上的导电轨150的最小数量形成。
92.在一些实施例中，导电轨150的选择性形成可通过在形成导电轨150之前并且因此在形成填充材料160之前预处理堆叠结构101(图1g、1i)来促进或调节。在一些此类实施例中，如图1j中所示，在槽122(图1f、1h)内暴露的绝缘结构104的表面可经处理以抑制其上导电轨150的形成。例如，抑制材料168可形成(例如，连续地形成、不连续地形成)为吸收在绝缘结构104的至少一些部分内。抑制材料168可配制成可在绝缘结构104上选择性地形成并且抑制抑制材料168上导电轨150的形成(例如，沉积、生长(例如，长晶))。抑制材料168可由有机抑制剂(例如，聚合物)形成并且包含有机抑制剂，但不限于此，其可选择性地形成于绝缘结构104(例如，二氧化硅)上。抑制材料168可配制成在导电轨150形成于导电结构128(和(如果存在)导电衬里材料138)上期间抑制导电轨150的沉积、生长、吸附或吸收。因此，微电子装置结构100、100
′
还可包含绝缘结构104的外侧壁144上、绝缘结构104和填充材料160(例如，氮化物材料162)之间的抑制材料168。
93.在形成(例如，沉积、生长)导电轨150之前使用预处理的其它实施例中，暴露于槽122(图1f、1h)内的导电结构128和(如果存在)导电衬里材料138的表面可经处理以促使其上导电轨150的形成。例如，参考图1j，可在导电结构128(和(如果存在)导电衬里材料138)的外侧壁142上形成(例如，沉积)形成促进剂170。形成促进剂170可包括硼(b)或硅(si)、基本上由硼(b)或硅(si)组成或由硼(b)或硅(si)组成。在其它实施例中，形成促进剂170可以是外侧壁142暴露的由例如湿式清洁或干式清洁工艺产生的导电结构128(和(如果存在)导电衬里材料138)的原始表面。
94.形成促进剂170可配制成使得在导电结构128(和(如果存在)导电衬里材料138)上形成导电轨150期间，导电轨150在形成促进剂170上以快于绝缘结构104上的速率形成。因此，微电子装置结构100、100
′
还可包含导电轨150和导电结构128(和(如果存在)导电衬里材料138)之间的形成促进剂170。
95.在其它实施例中，导电轨150、导电结构128和绝缘结构104可配制成使得导电轨150在导电结构128上选择性地形成(例如，生长、沉积)，而无需在形成导电轨150之前进行预处理(例如，抑制材料形成、促进剂形成)。
96.在又其它实施例中，导电轨150可经由循环进行形成和去除(例如，蚀刻)阶段而选择性地形成于导电结构128上。在形成阶段期间，导电轨150可形成于在槽(图1f、1h)122中暴露的所有表面上，但是导电结构128上形成速率大于绝缘结构104上的。因此，相比于在绝缘结构104上形成的较小数量，可在导电结构128上形成更大数量的导电轨150。在每一形成阶段之间，可进行去除(例如，蚀刻)阶段以便以一致速率去除导电轨150中的一些。因此，可去除已形成于绝缘结构104上的较小数量的导电轨150，同时留下已形成于导电结构128上的较大数量的导电轨150中的至少一些。在循环中重复这些形成和去除阶段可准许导电轨150在导电结构128上累积(例如，沉积、生长)，而不会在绝缘结构104上形成持续数量的导电轨150。为了清楚起见，并且为了易于理解附图和相关联的描述，参考图1i和1j的微电子装置结构100
′
描述和说明抑制材料168和形成促进剂170。但是，抑制材料168和形成促进剂170的公开内容同等地适用于上文参考图1g所论述的微电子装置结构100的实施例。
97.如上文所描述，将微电子装置结构100、100
′
的堆叠结构101形成为包含由第一材料组成(例如，钛、钌、铝和钼)形成的导电结构128和由不同的第二材料组成(例如，钨)形成
的导电轨150可以促进微电子装置结构100、100
′
的性能改进。
98.例如，相比于不具有导电轨的导电层，横向邻近于导电结构128的导电轨150的存在有效地增加了存在于层130的导电层中的导电材料的数量，同时不会迫使层130或块(例如，第一块124、第二块126)的水平覆盖区增大。导电材料(例如，导电结构128以及导电轨150)的经增加数量可提供每一相应层130中的导电材料的经减小电阻率(例如，电阻水平)。在一些实施例中，导电材料所展现的电阻可比3d nand结构的常规导电层的导电材料的电阻小约1％到约50％或更高百分比。例如，在常规的导电层可展现约13ω
·
μm的电阻时，本公开的实施例的结构的导电层可展现约5ω
·
μm的电阻。可以在不迫使导柱110的间距或临界尺寸(cd)增大的情况下实现更低的电阻。因此，可以实现经减小电阻率，即使导柱110的间距或cd继续缩小到较小值时以及在层130的导电层的厚度(例如，在z方向上的高度)继续减小时也如此。
99.另外，因为横向邻近于具有第一材料组成的导电结构128形成具有不同的第二材料组成的导电轨150，所以导电轨150可相对于导电结构128展现更低的电阻率。因为导电结构128可由定制用于减少(例如，最大程度地减少)层130的导电层内的层空隙的材料组成形成并且包含所述材料组成，所以导电结构128可被选定用于在形成(例如，沉积、生长)此类材料时改进性质，并且导电轨150可被选定用于在使用和操作微电子装置结构100、100
′
期间改进性质(例如，减小电阻率)。因为材料的电阻率可至少部分地基于材料的厚度，所以导电结构128的存在可提供层130的导电层的经减小厚度，同时因为在导电轨150内提供较低电阻率材料而不会显著减小导电性。此外，导电结构128可能不包含卤化物，例如氟，其可存在于形成有含卤化物的前驱体的导电结构中。层130的导电材料的经减小电阻率可改进存储器单元134的串132的性能。
100.根据本文中所描述的实施例形成的微电子装置结构可通过实现在层130内形成导电材料(例如，导电结构128)期间的层空隙的经减少出现而展现改进性能。此外，可以通过提供延伸超过绝缘结构104的边界的额外导电材料(例如，导电轨150)以提供各个层130内的导电材料的经增大横截面积来实现电阻率的减小，并因此实现导电性的增大。可以通过包括第一材料组成的导电结构128和包括不同的第二材料组成的导电轨150来实现额外的性能改进，所述配置可相比于常规微电子装置结构展现出改进的性能。相比而言，常规微电子装置结构的制造可包含导电层的制造，所述导电层具有单个材料组成以及各个层内的导电材料的经减小横截面积。
101.因此，根据本公开的一些实施例，一种微电子装置包括：堆叠结构，其包括布置成层的交替的导电结构和绝缘结构，所述层中的每一个分别包括导电结构和绝缘结构；存储器单元串，其竖直延伸穿过所述堆叠结构，所述存储器单元串包括竖直延伸穿过所述堆叠结构的沟道材料；及导电轨，其横向邻近于所述堆叠结构的所述导电结构。所述导电轨包括不同于所述堆叠结构的所述导电结构的材料组成的材料组成。
102.此外，根据本公开的其它实施例，一种微电子装置形成方法包括：形成包括竖直交替的导电结构和绝缘结构的堆叠结构；形成包括竖直延伸穿过所述堆叠结构的沟道材料和至少一种介电材料的存储器串；以及沿着所述堆叠结构的所述导电结构的外侧壁形成导电轨。所述导电轨包括不同于所述堆叠结构的所述导电结构的材料组成的材料组成。
103.图2示出包含微电子装置结构200的微电子装置201(例如，存储器装置，如双叠组
3d nand快闪存储器装置)的一部分的部分剖切透视图。微电子装置结构200可基本上类似于先前参考图1a到图1j描述的微电子装置结构100、100
′
中的一个。如图2所示，微电子装置结构200可包含界定用于将存取线206连接到导电结构205(例如，对应于导电结构128(图1c))的接触区的阶梯结构220。微电子装置结构200可包含彼此串联耦合的存储器单元203(例如，对应于存储器单元134(图1c))的竖直串207(例如，串132(图1c))。竖直串207可竖直地(例如，在z方向上)且正交于导电线和导电结构205延伸，例如数据线202、源极层204(例如，包含源极结构108(图1c))、存取线206、第一选择栅极208(例如，上部选择栅极、漏极选择栅极(sgd)、选择线209和第二选择栅极210(例如，下部选择栅极、源极选择栅极(sgs))。选择栅极208可水平地划分(例如，在y方向上)成彼此通过槽230(例如，形成于替换栅极槽122(图1e)内的填充材料160(图1g、图1i))水平分隔开(例如，在y方向上)的多个块232(例如，块124、126(图1c))。
104.竖直导电触点211可将组件彼此电耦合，如所示。例如，选择线209可电耦合到第一选择栅极208，存取线206可电耦合到导电结构205。微电子装置201还可包含定位在存储器阵列下的控制单元212，其可包含串驱动器电路系统、传送门、用于选择栅极的电路系统、用于选择导电线(例如，数据线202、存取线206)的电路系统、用于放大信号的电路系统和用于感测信号的电路系统中的至少一个。例如，控制单元212可电耦合到数据线202、源极层204、存取线206、第一选择栅极208和第二选择栅极210。在一些实施例中，控制单元212包含互补式金属氧化物半导体(cmos)电路系统。在此类实施例中，控制单元212可以表征为具有“阵列下cmos”(“cua”)配置。
105.第一选择栅极208可在第一方向(例如，x方向)上水平地延伸，并且可以耦合到存储器单元203的竖直串207的相应第一群组的第一端(例如，上端)。第二选择栅极210可以基本上平坦的配置形成，并且可以耦合到存储器单元203的竖直串207的第二相对端(例如，下端)。
106.数据线202(例如，数字线、位线)可在第二方向上(例如，在y方向上)水平地延伸，所述第二方向相对于第一选择栅极208延伸的第一方向成一角度(例如，垂直于第一方向)。各个数据线202可在各个群组的竖直串207的第一端(例如，上端)耦合到在第二方向(例如，y方向)上延伸的竖直串207的各个群组。在第一方向(例如，x方向)上延伸且耦合到各个第一选择栅极208的竖直串207的额外单个群组可与耦合到单个数据线202的竖直串207的单个群组共享特定竖直串207。因此，可选定在单个第一选择栅极208和单个数据线202的相交点处的存储器单元203的单个竖直串207。因此，第一选择栅极208可用于选择存储器单元203的竖直串207中的存储器单元203。
107.导电结构205(例如，字线板)可在相应的水平面中延伸。导电结构205可竖直堆叠，使得每一导电结构205耦合到存储器单元203的竖直串207中的至少一些，并且存储器单元203的竖直串207竖直延伸穿过包含导电结构205的堆叠结构。导电结构205可耦合到或者可形成存储器单元203的控制栅极。
108.第一选择栅极208和第二选择栅极210可用于选择插入于数据线202和源极层204之间的存储器单元203的竖直串207。因此，单个存储器单元203可通过操作(例如，通过选择)适当的耦合到特定存储器单元203的第一选择栅极208、第二选择栅极210和导电结构205而被选定并电耦合到数据线202。
109.阶梯结构220可配置成通过竖直导电触点211在存取线206和导电结构205之间提供电连接。换句话说，单个导电结构205可经由与相应的竖直导电触点211电连通的存取线206来选定，所述相应的竖直导电触点与导电结构205电连通。
110.数据线202可通过导电接触结构234(例如，在导柱110(图1c)上方形成的接触结构)电耦合到竖直串207。
111.因此，根据本公开的额外实施例，一种存储器装置包括：堆叠结构，其包括交替的导电结构和绝缘结构的层；导柱，其竖直延伸穿过所述堆叠结构，每一导柱包括沟道结构，所述沟道结构包括竖直延伸穿过所述堆叠结构的半导电材料；及导电轨，其沿着所述堆叠结构的所述导电结构和所述绝缘结构的侧壁竖直延伸。所述导电轨具有比所述导电结构大的电导率。
112.根据本公开的实施例，包含微电子装置(例如，微电子装置201)的微电子装置和包含以下的微电子装置结构(例如，微电子装置结构100、100
′
、200)可用于本公开的电子系统的实施例：包括不同于导电结构128的材料组成的材料组成的导电轨150。例如，图3是根据本公开的实施例的电子系统303的框图。电子系统303可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(pda)、便携式媒体(例如，音乐)播放器、wi-fi或支持蜂窝的平板电脑(例如，或平板电脑)、电子书、导航装置等。电子系统303包含至少一个存储器装置305。存储器装置305可包含例如本文先前所描述的微电子装置结构(例如，微电子装置结构100、100
′
、200)或先前参考图1a到图1j和图2描述的包含导电结构128和导电轨150的微电子装置(例如，微电子装置201)的实施例。
113.电子系统303可进一步包含至少一个电子信号处理器装置307(通常被称为“微处理器”)。电子信号处理器装置307可任选地包含本文先前所描述的微电子装置或微电子装置结构(例如，先前参考图1a到图1j和图2描述的微电子装置201或微电子装置结构100、100
′
、200中的一或多个)的实施例。电子系统303可进一步包含供用户将信息输入到电子系统303中的一或多个输入装置309，例如鼠标或其它指向装置、键盘、触摸板、按钮或控制面板。电子系统303可进一步包含用于将信息(例如，视觉或音频输出)输出给用户的一或多个输出装置311，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置309和输出装置311可包括可同时用于输入信息到电子系统303和输出视觉信息到用户的单个触摸屏装置。输入装置309和输出装置311可与存储器装置305和电子信号处理器装置307中的一或多个电连通。
114.参考图4，描绘了基于处理器的系统400。基于处理器的系统400可包含根据本公开的实施例制造的各种微电子装置和微电子装置结构(例如，包含微电子装置201或微电子装置结构100、100
′
、200中的一或多个的微电子装置和微电子装置结构)。基于处理器的系统400可以是各种类型中的任一者，例如计算机、寻呼机、蜂窝电话、个人助理、控制电路或其它电子装置。基于处理器的系统400可包含一或多个处理器402，例如微处理器，用于控制基于处理器的系统400中的系统功能和请求的处理。基于处理器的系统400的处理器402和其它子组件可包含根据本公开的实施例制造的微电子装置和微电子装置结构(例如，包含微电子装置201或微电子装置结构100、100
′
、200中的一或多个的微电子装置和微电子装置结构)。
115.基于处理器的系统400可包含与处理器402可操作连通的电源404。例如，如果基于处理器的系统400是便携式系统，那么电源404可包含以下中的一或多个：燃料电池、电能收集装置(power scavenging device)、永久性电池、可更换电池和可充电电池。电源404还可包含ac适配器；因此，基于处理器的系统400可插入到例如壁式插座中。电源404还可包含dc适配器，使得基于处理器的系统400可插入到例如车辆点烟器或车辆电源端口中。
116.取决于基于处理器的系统400执行的功能，各种其它装置可耦合到处理器402。例如，用户接口406可耦合到处理器402。用户接口406可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化仪和手写笔、触摸屏、话音辨识系统、麦克风或其组合。显示器408也可耦合到处理器402。显示器408可包含lcd显示器、sed显示器、crt显示器、dlp显示器、等离子显示器、oled显示器、led显示器、三维投影、音频显示器或其组合。此外，rf子系统/基带处理器410也可耦合到处理器402。rf子系统/基带处理器410可包含耦合到rf接收器和rf发射器(未示出)的天线。一个通信端口412或超过一个通信端口412也可耦合到处理器402。通信端口412可用于耦合到一或多个外围装置414，例如调制解调器、打印机、计算机、扫描仪或相机，或耦合到网络，例如局域网、远程区域网、内联网或互联网。
117.处理器402可通过实施存储于存储器中的软件程序控制基于处理器的系统400。软件程序可包含例如操作系统、数据库软件、起草软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器402以存储各个程序并促进其执行。例如，处理器402可耦合到系统存储器416，系统存储器可包含以下中的一或多个：自旋力矩转移磁性随机存取存储器(stt-mram)、磁性随机存取存储器(mram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、粒子轨道存储器和其它已知的存储器类型。系统存储器416可包含易失性存储器、非易失性存储器或其组合。系统存储器416通常较大，使得它可以存储动态加载的应用程序和数据。在一些实施例中，系统存储器416可包含半导体装置，例如上文所描述的微电子装置和微电子装置结构(例如，微电子装置201和微电子装置结构100、100
′
、200)，或其组合。
118.处理器402还可耦合到非易失性存储器418，这并不表示系统存储器416必须是易失性的。非易失性存储器418可包含以下中的一或多个：stt-mram、mram、例如eprom、电阻式只读存储器(rrom)的只读存储器(rom)，以及将结合系统存储器416使用的快闪存储器。非易失性存储器418的大小通常选择为刚好足够存储任何所需操作系统、应用程序和固定数据。另外，非易失性存储器418可包含大容量存储器，例如磁盘驱动器存储器，如包含电阻式存储器或其它类型的非易失性固态存储器的混合驱动器。非易失性存储器418可包含微电子装置，例如上文所描述的微电子装置和微电子装置结构(例如，微电子装置201和微电子装置结构100、100
′
、200)，或其组合。
119.因此，在至少一些实施例中，一种电子装置包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及存储器装置，其可操作地耦合到实是处理器装置且包括至少一个微电子装置。所述至少一个微电子装置包括竖直延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括布置成层的基本上不含钨的绝缘结构和导电结构的竖直交替序列；及额外导电结构，其与所述堆叠结构的所述导电结构水平相邻且包括贝塔相钨。所述额外导电结构的竖直高度大于所述堆叠结构的所述导电结构的竖直高度。
120.可以如下文所阐述但不限于如下文所阐述的方式进一步表征本公开的实施例。
121.实施例1：一种微电子装置，其包括：堆叠结构，其包括布置成层的交替的导电结构和绝缘结构，所述层中的每一个分别包括导电结构和绝缘结构；存储器单元串，其竖直延伸穿过所述堆叠结构，所述存储器单元串包括竖直延伸穿过所述堆叠结构的沟道材料；以及导电轨，其横向邻近于所述堆叠结构的所述导电结构，所述导电轨包括不同于所述堆叠结构的所述导电结构的材料组成的材料组成。
122.实施例2：根据实施例1所述的微电子装置，其中所述导电轨与所述导电结构直接物理接触，所述导电轨水平地延伸超过所述绝缘结构的水平边界。
123.实施例3：根据实施例1或实施例2所述的微电子装置，其中所述导电轨包括导电材料的t形轨，所述t形轨的第一部分定位成横向地超过所述绝缘结构的外侧壁，所述t形轨的第二部分竖直位于所述绝缘结构的各部分之间，所述第二部分具有基本上等于所述导电结构的高度的高度。
124.实施例4：根据实施例1到3中任一实施例所述的微电子装置，其中所述导电轨具有比所述导电结构大的电导率。
125.实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中：所述导电轨进一步包括磷、砷、锑、铋、硼、铝、镓、碳、氟、氯、溴和氩中的一或多个；并且所述堆叠结构的所述导电结构基本上不含氟。
126.实施例6：根据实施例1到5中任一实施例所述的微电子装置，其进一步包括在所述绝缘结构和所述导电结构之间的导电衬里材料，其中所述导电轨包括钨，且所述导电衬里材料包括氮化钛。
127.实施例7：根据实施例1到6中任一实施例所述的微电子装置，其进一步包括在所述绝缘结构和所述导电结构之间且与其直接接触的介电阻隔材料。
128.实施例8：根据实施例1到7中任一实施例所述的微电子装置，其进一步包括在延伸穿过所述堆叠结构的替换栅极槽内的介电材料，其中横向邻近于所述绝缘结构的所述介电材料的横向尺寸大于横向邻近于所述导电轨的所述介电材料的横向尺寸。
129.实施例9：一种存储器装置，其包括：堆叠结构，其包括交替的导电结构和绝缘结构的层；导柱，其竖直延伸穿过所述堆叠结构，每一导柱包括沟道结构，所述沟道结构包括竖直延伸穿过所述堆叠结构的半导电材料；以及导电轨，其沿着所述堆叠结构的所述导电结构和所述绝缘结构的侧壁竖直延伸，所述导电轨具有比所述导电结构大的电导率。
130.实施例10：根据实施例9所述的存储器装置，其中所述堆叠结构的所述导电结构相对接近所述导柱，且所述导电轨相对远离所述导柱，所述导电结构由具有第一材料组成的导电材料形成，且所述导电轨由具有不同的第二材料组成的另一导电材料形成。
131.实施例11：根据实施例9或实施例10所述的存储器装置，其进一步包括上覆于所述堆叠结构的数据线结构和下伏于所述堆叠结构的源极结构，所述导柱电连接到所述数据线结构和所述源极结构。
132.实施例12：根据实施例9或实施例10所述的存储器装置，其中所述导电轨沿着竖直相邻对的所述绝缘结构的所述侧壁的部分竖直延伸。
133.实施例13：根据实施例9到12中任一实施例所述的存储器装置，其中所述导电轨各自分别展现等于或大于所述堆叠结构中的每一个所述导电结构的高度的高度。
134.实施例14：根据实施例9到13中任一实施例所述的存储器装置，其中所述导电轨包
括钨，且所述堆叠结构的所述导电结构包括钛、钌、铝和钼中的一或多个。
135.实施例15：一种微电子装置形成方法，所述方法包括：形成包括竖直交替的导电结构和绝缘结构的堆叠结构；形成包括竖直延伸穿过所述堆叠结构的沟道材料和至少一种介电材料的存储器串；以及沿着所述堆叠结构的所述导电结构的外侧壁形成导电轨，所述导电轨包括不同于所述堆叠结构的所述导电结构的材料组成的材料组成。
136.实施例16：根据实施例15所述的方法，其中：形成所述堆叠结构包括使用原子层沉积形成所述堆叠结构的所述导电结构；并且形成所述导电轨包括使用化学气相沉积和原子层沉积中的一或多个形成所述导电轨。
137.实施例17：根据实施例15所述的方法，其中形成所述导电轨包括：去除所述导电结构的导电材料中在形成在所述堆叠结构内的开口中暴露的部分，以使所述导电结构相对于所述绝缘结构横向凹入；以及在所述开口内生长所述导电轨的另一导电材料，所述导电轨从所述导电结构伸出到所述开口中且横向超过所述绝缘结构的外侧壁。
138.实施例18：根据实施例17所述的方法，其中在所述开口内生长所述导电轨的所述另一导电材料包括将所述另一导电材料生长为与所述绝缘结构的所述外侧壁至少部分地重叠。
139.实施例19：根据实施例17或实施例18所述的方法，其进一步包括在生长所述导电轨的所述另一导电材料之前，形成将吸收在所述绝缘结构内的抑制材料和所述导电结构的所述外侧壁上的形成促进剂中的至少一个。
140.实施例20：根据实施例15到19中的任一实施例所述的方法，其中形成包括交替的导电结构和绝缘结构的所述堆叠结构包括在所述导电结构周围形成导电衬里材料和介电阻隔材料中的至少一个。
141.实施例21：根据实施例15到20中任一实施例所述的方法，其中形成所述导电轨包括在所述绝缘结构的相对拐角中形成凹槽，以及将所述导电轨形成为展现基本上为矩形的横截面形状，所述导电轨的至少一部分形成在所述绝缘结构的所述凹槽内。
142.实施例22：根据实施例15或实施例16所述的方法，其中形成所述导电轨包括：形成横向邻近于所述导电结构的多晶硅材料；以及将所述多晶硅材料中的至少一些转换成包括贝塔相钨的导电材料。
143.实施例23：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置，所述至少一个微电子装置包括：竖直延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括布置成层的基本上不含钨的绝缘结构和导电结构的竖直交替序列；以及额外导电结构，其与所述堆叠结构的所述导电结构水平相邻且包括贝塔相钨，所述额外导电结构的竖直高度大于所述堆叠结构的所述导电结构的竖直高度。
144.实施例24：根据实施例23所述的电子系统，其中所述额外导电结构部分地环绕彼此竖直相邻的绝缘结构对的外侧壁。
145.实施例25：根据实施例23或实施例24所述的电子系统，其中所述存储器装置包括3d nand快闪存储器装置。
146.尽管已经结合图式描述某些说明性实施例，但是所属领域的技术人员应认识并了解到，本公开所涵盖的实施例不限于在本文中明确示出且描述的那些实施例。相反，在不脱
离本公开所涵盖的实施例的范围的情况下，例如在下文要求保护的那些实施例，包含合法等效物，可以对本文中所描述的实施例进行许多添加、删除和修改。另外，来自一个所公开实施例的特征可以与另一所公开实施例的特征组合，同时仍涵盖在本公开的范围内。