具有阶梯式加强件的堆叠半导体封装的制作方法

技术特征：
1.一种设备，包括：加强构件，包括第一阶梯部分和第二阶梯部分；以及从所述加强构件延伸或穿过所述加强构件延伸的多个过孔，其中，所述设备耦合到印刷电路板。2.根据权利要求1所述的设备，其中，所述加强构件还包括：第一表面和第二表面；以及在所述加强构件的所述第二表面上的至少一个金属化层。3.根据权利要求2所述的设备，其中，所述加强构件的所述第一阶梯部分耦合到所述印刷电路板，并且所述第二阶梯部分耦合到封装基板，所述封装基板耦合到所述印刷电路板。4.根据权利要求3所述的设备，其中，所述加强构件还包括在所述加强构件的所述第一阶梯部分和所述第二阶梯部分之间的中间部分。5.根据权利要求4所述的设备，还包括：在所述加强构件的所述第一表面上的至少一个无源设备，其中，所述至少一个无源设备在所述加强构件的所述第一阶梯部分、所述第二阶梯部分或所述中间部分中的至少一个上。6.根据权利要求2至5中任一项所述的设备，还包括：一个或多个半导体设备，至少部分地设置在内插器上，并且至少部分地设置在所述第二阶梯部分的所述第一表面上。7.根据权利要求3至5中任一项所述的设备，其中，所述加强构件还包括耦合到内插器的第三阶梯部分，所述内插器耦合到所述封装基板。8.根据权利要求7所述的设备，还包括：设置在所述内插器上的一个或多个半导体设备；并且其中，所述一个或多个半导体设备通过所述内插器上的重分布层而耦合到所述加强构件的所述第三阶梯部分。9.根据权利要求2至5中任一项所述的设备，其中，所述至少一个金属化层包括设置在所述加强构件的所述第二表面上的功率参考平面，在所述功率参考平面和所述加强构件之间具有电介质层。10.根据权利要求9所述的设备，其中，所述至少一个金属化层还包括设置在所述加强构件的所述第二表面上、在所述电介质层和所述加强构件之间的接地参考平面。11.一种形成设备的方法，包括：形成加强构件；形成从所述加强构件延伸或穿过所述加强构件延伸的多个过孔；形成所述加强构件上的第一阶梯部分和第二阶梯部分，其中，所述设备耦合到印刷电路板。12.根据权利要求11所述的方法，其中，所述加强构件包括第一表面和第二表面，所述方法还包括：在所述加强构件的所述第二表面上形成至少一个金属化层。13.根据权利要求12所述的方法，还包括：将所述加强构件的所述第一阶梯部分耦合到所述印刷电路板；以及
将所述第二阶梯部分耦合到封装基板，所述封装基板耦合到所述印刷电路板。14.根据权利要求13所述的方法，其中，形成所述加强构件还包括在所述加强构件的所述第一阶梯部分和所述第二阶梯部分之间形成中间部分。15.根据权利要求14所述的方法，还包括：将至少一个无源设备定位在所述加强构件的所述第一表面上，其中，所述至少一个无源设备在所述加强构件的所述第一阶梯部分、所述第二阶梯部分或所述中间部分中的至少一个上。16.根据权利要求12至15中任一项所述的方法，还包括：将一个或多个半导体设备至少部分地设置在内插器上并且至少部分地设置在所述第二阶梯部分的所述第一表面上。17.根据权利要求13至15中任一项所述的方法，其中，形成所述加强构件还包括：形成所述加强构件的第三阶梯部分；以及将所述第三阶梯部分耦合到内插器，所述内插器耦合到所述封装基板。18.根据权利要求17所述的方法，还包括：将一个或多个半导体设备设置在内插器上；以及通过所述内插器上的重分布层将所述一个或多个半导体设备耦合到所述加强构件的所述第三阶梯部分。19.一种计算设备，包括：印刷电路板；以及耦合到所述印刷电路板的设备，所述设备包括：加强构件，包括第一阶梯部分和第二阶梯部分；以及从所述加强构件延伸或穿过所述加强构件延伸的多个过孔。20.根据权利要求19所述的计算设备，其中，所述加强构件的所述第一阶梯部分耦合到所述印刷电路板，并且所述第二阶梯部分耦合到封装基板，所述封装基板耦合到所述印刷电路板。

技术总结
本发明涉及一种具有阶梯式加强件的堆叠半导体封装。根据各种示例，描述了一种设备。所述设备可以包括加强构件，所述加强构件包括第一阶梯部分和第二阶梯部分。所述设备还可以包括从加强构件延伸或穿过加强构件延伸的多个过孔。所述设备可以耦合到印刷电路板。所述设备可以耦合到印刷电路板。所述设备可以耦合到印刷电路板。


技术研发人员：汪晓莹 康忠斌 谢目荣 林涑玲
受保护的技术使用者：英特尔公司
技术研发日：2021.08.02
技术公布日：2022/3/18