具有阶梯式加强件的堆叠半导体封装的制作方法

具有阶梯式加强件的堆叠半导体封装


背景技术：

1.诸如大容量电容器、去耦电容器、电感器和mosfet的电压调节器(vr)部件是实现半导体系统中的高性能的基础。然而，这些vr部件消耗了相当大的印刷电路板(pcb)板面积，给平台小型化带来了巨大挑战。
2.vr部件的存在可能影响pcb迹线的电特性，随着电子部件的速度不断提高，这是重要的考虑因素。作为设计“经验法则”，通常禁止将信号布线/迹线直接放置在pcb中的vr部件下方，因为由磁场(h场)引起的显著噪声耦合可能导致信号质量下降，例如可能降低信号传输带宽的信号传输抖动增加。在寻求积极减小板尺寸时，信号布线的放置方面的这种限制可能带来重大挑战。
3.适应不断增加的vr部件数的现有解决方案包括pcb占用面积扩展。电信号布线仅限制到pcb的内层，例如，与表面层或电感器部件相距至少3层，以避免可能导致功能故障的磁场耦合噪声。然而，这导致pcb占用面积和层数增加。这也抑制了设备外形尺寸的小型化。
附图说明
4.在附图中，类似的附图标记贯穿不同视图总体上指代相同的部分。附图不一定按比例绘制，而是通常将重点放在示出本公开的原理上。为清楚起见，可以任意扩大或缩小各种特征或元件的尺寸。在以下描述中，参考以下附图描述了本公开的各个方面，在附图中：
5.图1a示出了具有半导体设备和电感器的多层电路板的说明性表示；
6.图1b示出了根据图1a所示设备的电感器磁场的说明性表示；
7.图2a示出了根据本公开的一方面的半导体系统的截面图；
8.图2b示出了根据图2a所示的半导体系统的一方面的半导体系统的俯视图；
9.图3示出了说明根据本公开的一方面的形成半导体系统的方法的流程图；
10.图4a示出了根据本公开的一方面的半导体系统的截面图；
11.图4b示出了根据图4a所示的半导体系统的一方面的半导体系统的俯视图；
12.图5a至图5f示出了针对根据本公开的一方面的形成半导体系统的方法的示例性工艺流程的截面图；以及
13.图6示出了根据本公开的另一方面的包括半导体系统的计算设备的图示。
具体实施方式
14.以下具体实施方式参考了附图，这些附图通过说明的方式示出了可以实践本公开的具体细节和方面。这些方面被足够详细地描述以使本领域技术人员能够实践本公开。针对本设备提供了各个方面，并且针对方法提供了各个方面。将理解，设备的基本特性也适用于方法，反之亦然。在不脱离本公开的范围的情况下，可以利用其他方面，并且可以进行结构和逻辑上的改变。各个方面不一定是相互排斥的，因为某些方面可以与一个或多个其他方面结合以形成新的方面。
15.本公开的优点可以包括通过封装基板和/或pcb板面积减少而实现的平台小型化。
平台小型化可以通过在阶梯式加强件上直接放置例如电感器、电压调节器(vr)或电容器的功率输送部件来实现。平台小型化可以通过消除对与电感器部件相邻的禁区中的pcb布线的需要来实现。平台小型化也可以通过经由更直接或有效的pcb到小芯片功率输送路径以减少去耦部件来实现。
16.本公开的优点可以包括针对诸如串行化器/解串行化器(serdes)、雷电(tbt)和外围部件互连快速(pcie)信号的高速多gbps信号(》20gbps)的改进的信号完整性性能，而没有来自开关vr部件(尤其是对于多相电感器和场效应晶体管(fet)功率级)的电磁(em)干扰。
17.本公开的优点可以包括通过无源设备和堆叠的小芯片之间的更直接或更短的功率输送网络而实现的增强的功率输送性能，该更直接或更短的功率输送网络可以导致无源设备和堆叠的小芯片之间的电感回路减少。
18.通过参考以下描述和附图，本文公开的方面的这些和其他前述优点和特征将是显而易见的。此外，应当理解，本文描述的各个方面的特征不是相互排斥的并且可以以各种组合和排列存在。
19.本公开总体上涉及一种设备。该设备可以包括加强构件，该加强构件包括第一阶梯部分和第二阶梯部分。该设备还可以包括从加强构件延伸或穿过加强构件延伸的多个过孔。该设备可以耦合到印刷电路板。
20.本公开总体上涉及一种形成设备的方法。该设备可以耦合到印刷电路板。该方法可以包括形成加强构件。该方法还可以包括形成从加强构件延伸或穿过加强构件延伸的多个过孔。该方法可以包括形成加强构件上的第一阶梯部分和第二阶梯部分。
21.本公开总体上涉及一种计算设备。该计算设备可以包括印刷电路板。该计算设备可以包括耦合到印刷电路板的半导体封装，该半导体封装包括加强构件，该加强构件包括第一阶梯部分和第二阶梯部分。半导体封装可以包括从加强构件延伸或穿过加强构件延伸的多个过孔。
22.为了更容易理解并付诸实践，现在将通过示例而非限制的方式并参考附图来描述本设备、计算设备、方法和其他特定方面。为了简洁起见，可以省略特征和特性的重复描述。
23.图1a示出了具有半导体设备和电感器的多层电路板的说明性表示。图1b示出了根据图1a所示的设备的电感器磁场的说明性表示。
24.如图1a所示，典型的半导体系统100可以具有位于具有若干层的印刷电路板(pcb)105上的电感器101和半导体设备103(例如，场效应晶体管)。对于典型的布局设计，由于磁场(也称为h-场)引起的显著噪声耦合，不会有信号布线/迹线直接放置在pcb上的电感器部件下方(即“禁区”)。
25.如图1b中提供的视图所示，电感器的h场的影响可以到达pcb的第3层。信号布线可能需要放置在第4层以上，并且可能仍然限制于非关键或低速信号(《1gbps)。关键信号布线(例如，用于时钟信号和/或数据速率≥10gbps的高速信号)可能需要从第7层以上开始放置，这可能增加pcb和/或母板层数和/或需要附加的pcb板面积以避免电感器的h场的影响。
26.图2a示出了根据本公开的一方面的半导体系统的截面图。图2b示出了根据图2a所示的半导体系统的一方面的半导体系统的俯视图。
27.在本公开的一方面中，在图2a和图2b中示出半导体系统200。半导体系统200可以
是设备。半导体系统200可以包括半导体封装，例如堆叠半导体封装，如2.5d或3d半导体封装。
28.在本公开的一方面中，半导体系统200可以包括封装基板202。封装基板202可以包括接触焊盘、电互连、布线和其他特征，这些在任何本附图中都没有示出。封装基板202可以具有一个或多个刚性芯层以用于提高结构稳定性或具有无芯基板封装以用于减小形状因子。在其他方面中，封装基板202可以是支撑附加的半导体封装和/或部件的更大基板的一部分。在图2b中，示出了封装基板占用面积240。
29.在本公开的一方面中，半导体系统200可以包括多个焊料球204。封装基板202可以通过多个焊料球204连接到母板206。母板206可以是pcb。在一方面中，多个焊料球204可以提供封装基板202和母板206之间的电连接。
30.在本公开的一方面中，半导体系统200可以包括设置在封装基板202上的多个封装凸块208。多个封装凸块208可以是受控塌陷芯片连接(c4)凸块。在一方面中，可以以常规方式沉积底部填充层以覆盖并保护多个封装凸块208。可以提供底部填充层以提高半导体系统200中的封装凸块208的机械可靠性。可以使用常规底部填充工艺或非流动底部填充工艺来提供底部填充层，以减少热膨胀的影响并减少封装凸块208上的应力和应变。
31.在本公开的一方面中，半导体系统200可以包括内插器210。内插器210可以是一个连接到另一个连接之间的电布线接口。内插器210的目的可以是将连接重新分配到更宽的间距或者将连接重新布线到不同的连接。内插器210可以是有源内插器(即，包括一个或多个收发器设备)或无源内插器(即，没有收发器设备)。内插器210可以是硅内插器、有机内插器或陶瓷内插器。
32.在本公开的一方面中，内插器210可以设置在封装基板202上。在一方面中，内插器210可以通过多个封装凸块208连接到封装基板202。多个封装凸块208还可以在内插器210和封装基板202之间提供电连接。
33.在本公开的一方面中，内插器210可以包括至少一个穿硅过孔(tsv)212。多个封装凸块208可以在至少一个tsv 212和封装基板202之间提供电连接。每个tsv 212可以对应地耦合到多个封装凸块208中的封装凸块208。
34.在本公开的一方面中，半导体系统200可以包括加强构件214。在一方面中，加强构件214可以是或可以包括金属框架，例如，诸如不锈钢框架或导电铝框架的导电金属框架。在另一方面中，加强构件214可以包括有机框架，例如诸如环氧树脂聚合物模制框架或硅树脂框架的非导电框架。
35.在本公开的一方面中，加强构件214可以具有从加强构件214延伸和/或穿过加强构件214延伸的多个过孔250。在一方面中，加强构件214可以具有第一表面和第二表面。多个过孔250可以从加强构件214的第二表面延伸。多个过孔250可以从第一表面延伸并穿过加强构件214的第二表面。
36.在本公开的一方面中，半导体系统200可以包括至少一个金属化层。至少一个金属化层可以在加强构件214的第二表面上。在一方面中，至少一个金属化层可以包括功率(vcc)参考平面216。至少一个金属化层还可以包括接地(vss)参考平面218。在一方面中，vcc参考平面216和vss参考平面218可以由电介质层220分开。
37.在本公开的一方面中，vss参考平面218可以设置在加强构件214的第二表面上，接
着是电介质层220和vcc参考平面216。换言之，vss参考平面218可以最靠近加强构件214的第二表面，并且vcc参考平面216可以最远离加强构件214的第二表面。
38.在本公开的一方面中，可以根据半导体系统的功率输送设计要求而重复和定制vss参考平面218、电介质层220和vcc参考平面216的层。
39.在本公开的一方面中，电介质层220可以设置在加强构件214的第二表面上，然后是vcc参考平面216。换言之，加强构件214和电介质层220之间可以不存在vss参考平面218。在这方面，加强构件214可以被配置为是vss参考平面218或具有vss参考平面218的特性。这可以导致减少在加强构件214的第二表面上所需的金属化层的数量。
40.在本公开的一方面中，从加强构件214延伸和/或穿过加强构件214延伸的多个过孔250可以电连接到至少一个金属化层。多个过孔250可以延伸穿过金属化层。
41.在本公开的一方面中，加强构件214可以是阶梯式加强构件。在一方面中，加强构件214可以包括第一阶梯部分222。在一方面中，加强构件214的第一阶梯部分222可以耦合到母板206。第一阶梯部分222可以通过焊料互连而耦合到母板206。
42.在本公开的一方面中，加强构件214可以包括第二阶梯部分224。在一方面中，加强构件214的第二阶梯部分224可以耦合到封装基板202。第二阶梯部分224可以通过焊料互连而耦合到封装基板202。第二阶梯部分224可以与内插器210相邻。
43.在本公开的一方面中，加强构件214可以包括在加强构件214的第一阶梯部分222和第二阶梯部分224之间的中间部分226。中间部分226可以是竖直部分。中间部分226可以垂直于第一阶梯部分222和第二阶梯部分224。
44.在本公开的一方面中，半导体系统200可以包括至少一个无源设备234，例如vr或vr部件，例如电容器或电感器。至少一个无源设备234可以设置在加强构件214的第一表面上。在一方面中，至少一个无源设备234可以设置在第一阶梯部分222、第二阶梯部分224以及中间部分226中的至少一个上。在一方面中，由于第一阶梯部分222耦合到母板206，可能优选的是，vr设置在第一阶梯部分222上，而较小的vr部件设置在第二阶梯部分224或中间部分226上。然而，取决于半导体设备的要求，vr可以放置在加强构件214上的其他位置中，并且vr部件可以放置在第一阶梯部分222上。在一方面中，一个或多个信号导体可以与具有vr部件的母板206的表面相邻地布线，例如，一个或多个电感器被放置得更远离母板206并且被加强构件214和金属化层隔离。
45.在本公开的一方面中，半导体系统200可以包括至少一个半导体设备228。在一方面中，至少一个半导体设备228可以由任何合适的半导体制成，例如硅或砷化镓。半导体设备228可以是半导体管芯、芯片或一组小芯片，例如片上系统(soc)、平台控制器集线器(pch)/芯片组、存储器设备、现场可编程门阵列(fpga)设备、中央处理单元(cpu)或图形处理单元(gpu)。在图2a和图2b所示的方面中，至少一个半导体设备228可以是一组小芯片，其可以包括第一半导体设备228a、第二半导体设备228b和第三半导体设备228c。
46.在本公开的一方面中，至少一个半导体设备228可以设置在或至少部分地设置在内插器210上。至少一个半导体设备228也可以至少部分地设置在加强构件214的第二阶梯部分224上。
47.在本公开的一方面中，多个焊料凸块230可以设置在内插器210上。多个焊料凸块230可以在至少一个半导体设备228和至少一个tsv 212以及重分布层(rdl)232之间提供电
连接。在一方面中，至少一个tsv 212可以被配置为在封装基板202和半导体设备228之间传输信号。在本公开的一方面中，半导体设备228的至少一部分可以通过至少一个tsv 212电耦合到封装基板202。
48.在本公开的一方面中，多个焊料凸块230可以设置在加强构件214的第二阶梯部分224上。多个焊料凸块230可以在多个金属化层和至少一个半导体设备228之间提供电连接。
49.在本公开的一方面中，可以包括第一半导体设备228a、第二半导体设备228b和第三半导体设备228c的半导体设备228可以通过内插器210内的rdl 232彼此通信。在一方面中，rdl 232可以包括与多个电介质层交错的多个导电迹线。在其他方面中，rdl 232耦合到内插器210内的至少一个tsv 212。
50.在本公开的一方面中，从加强构件214延伸和/或穿过加强构件214延伸的多个过孔250可以将无源设备234电连接到母板206或封装基板202。在一方面中，无源设备234可以通过焊料层电连接到加强构件214的中间部分226。在一方面中，半导体设备228的至少一部分可以通过多个过孔250和金属化层而电连接到第一阶梯部分222、第二阶梯部分224或中间部分226上的无源设备234。
51.图3示出了说明根据本公开的一方面的形成半导体系统的方法的流程图。
52.如图3所示，可能存在形成设备的方法300。该设备可以耦合到印刷电路板。在方法300中，第一操作302可以包括形成加强构件。第二操作304可以包括形成从加强构件延伸或穿过加强构件延伸的多个过孔。第三操作306可以包括形成加强构件上的第一阶梯部分和第二阶梯部分。
53.将理解的是，以上关于图3所描述的以上操作不限于该特定顺序。可以使用任何合适的、修改的操作顺序。
54.图4a示出了根据本公开的一方面的半导体系统的截面图。图4b示出了根据图4a所示的半导体系统的一方面的半导体系统的俯视图。
55.在本公开的一方面中，在图4a和图4b中示出了半导体系统400。半导体系统400可以是设备。半导体系统400可以包括半导体封装，例如堆叠半导体封装，如2.5d或3d半导体封装。
56.在本公开的一方面中，半导体系统400可以包括封装基板402。封装基板402可以包括接触焊盘、电互连、布线和其他特征，这些在任何本附图中都没有示出。封装基板402可以具有一个或多个刚性芯层以用于提高结构稳定性或具有无芯基板封装以用于减小形状因子。在其他方面中，封装基板402可以是支撑附加的半导体封装和/或部件的更大基板的一部分。在图4b中，示出了封装基板占用面积440。
57.在本公开的一方面中，半导体系统400可以包括多个焊料球404。封装基板402可以通过多个焊料球404连接到母板406。母板406可以是pcb。在一方面中，多个焊料球404可以在封装基板402和母板406之间提供电连接。
58.在本公开的一方面中，半导体系统400可以包括设置在封装基板402上的多个封装凸块408。多个封装凸块408可以是受控塌陷芯片连接(c4)凸块。在一方面中，可以以常规方式沉积底部填充层以覆盖并保护多个封装凸块408。可以提供底部填充层以提高半导体系统400中的封装凸块408的机械可靠性。可以使用常规底部填充工艺或非流动底部填充工艺来提供底部填充层，以减少热膨胀的影响并减少封装凸块408上的应力和应变。
59.在本公开的一方面中，半导体系统400可以包括内插器410。内插器410可以是一个连接到另一个连接之间的电布线接口。内插器410的目的可以是将连接重新分配到更宽的间距或者将连接重新布线到不同的连接。内插器410可以是有源内插器(即，包括一个或多个收发器设备)或无源内插器(即，没有收发器设备)。内插器410可以是硅内插器、有机内插器或陶瓷内插器。
60.在本公开的一方面中，内插器410可以设置在封装基板402上。在一方面中，内插器410可以通过多个封装凸块408连接到封装基板402。多个封装凸块408还可以在内插器410和封装基板402之间提供电连接。
61.在本公开的一方面中，内插器410可以包括至少一个tsv 412。多个封装凸块408可以在至少一个tsv 412和封装基板402之间提供电连接。每个tsv 412可以对应地耦合到多个封装凸块408中的封装凸块408。
62.在本公开的一方面中，半导体系统400可以包括加强构件414。在一方面中，加强构件414可以是或可以包括金属框架，例如，诸如不锈钢框架或导电铝框架的导电金属框架。在另一方面中，加强构件414可以包括有机框架，例如诸如环氧树脂聚合物模制框架或硅树脂框架的非导电框架。
63.在本公开的一方面中，加强构件414可以具有从加强构件414延伸和/或穿过加强构件414延伸的多个过孔450。在一方面中，加强构件414可以具有第一表面和第二表面。多个过孔450可以从加强构件414的第二表面延伸。多个过孔450可以从第一表面延伸并穿过加强构件414的第二表面。
64.在本公开的一方面中，半导体系统400可以包括至少一个金属化层。至少一个金属化层可以在加强构件414的第二表面上。在一方面中，至少一个金属化层可以包括功率(vcc)参考平面416。至少一个金属化层还可以包括接地(vss)参考平面418。在一方面中，vcc参考平面416和vss参考平面418可以由电介质层420分开。
65.在本公开的一方面中，vss参考平面418可以设置在加强构件414的第二表面上，接着是电介质层420和vcc参考平面416。换言之，vss参考平面418可以最靠近加强构件414的第二表面，并且vcc参考平面416可以最远离加强构件414的第二表面。
66.在本公开的一方面中，可以根据半导体系统的功率输送设计要求来重复和定制vss参考平面418、电介质层420和vcc参考平面416的层。
67.在本公开的一方面中，电介质层420可以设置在加强构件414的第二表面上，接着是vcc参考平面416。换言之，在加强构件414和电介质层420之间可以不存在vss参考平面418。在这方面中，加强构件414可以被配置为是vss参考平面418或具有vss参考平面418的特性。这可以导致在加强构件414的第二表面上所需的金属化层的数量减少。
68.在本公开的一方面中，从加强构件414延伸和/或穿过加强构件414延伸的多个过孔450可以电连接到至少一个金属化层。多个过孔450可以延伸穿过金属化层。
69.在本公开的一方面中，加强构件414可以是阶梯式加强构件。在一方面中，加强构件414可以包括第一阶梯部分422。在一方面中，加强构件414的第一阶梯部分422可以耦合到母板406。第一阶梯部分422可以通过焊料互连而耦合到母板406。
70.在本公开的一方面中，加强构件414可以包括第二阶梯部分424。在一方面中，加强构件414的第二阶梯部分424可以耦合到封装基板402。第二阶梯部分424可以通过焊料互连
而耦合到封装基板402。第二阶梯部分424可以与内插器410相邻。
71.在本公开的一方面中，加强构件414可以包括第三阶梯部分436。在一方面中，加强构件414的第三阶梯部分436可以耦合到内插器410。第三阶梯部分436可以与半导体设备428a或428b相邻。
72.在本公开的一方面中，加强构件414可以包括在加强构件414的第一阶梯部分422和第二阶梯部分424之间或在加强构件414的第二阶梯部分424和第三阶梯部分436之间的中间部分426。中间部分426可以是竖直部分。中间部分426可以垂直于第一阶梯部分422和第二阶梯部分424。中间部分426可以垂直于第二阶梯部分424和第三阶梯部分436。
73.在本公开的一方面中，半导体系统400可以包括至少一个无源设备434，例如vr或vr部件，例如电容器或电感器。至少一个无源设备434可以设置在加强构件414的第一表面上。在一方面中，至少一个无源设备434可以设置在第一阶梯部分422、第二阶梯部分424、第三阶梯部分436和中间部分426中的至少一个上。在一方面中，由于第一阶梯部分422耦合到母板406，可能优选的是，vr设置在第一阶梯部分422上，而较小的vr部件设置在第二阶梯部分424、第三阶梯部分436或中间部分426上。然而，取决于半导体设备的要求，vr可以放置在加强构件414上的其他位置中，并且vr部件可以放置在第一阶梯部分422上。在一方面中，一个或多个信号导体可以与具有vr部件的母板406的表面相邻地布线，例如，一个或多个电感器被放置得更远离母板406并且被加强构件414和金属化层隔离。
74.在本公开的一方面中，半导体系统400可以包括至少一个半导体设备428。在一方面中，至少一个半导体设备428可以由诸如硅或砷化镓的任何合适的半导体制成。半导体设备428可以是半导体管芯、芯片或一组小芯片，例如片上系统(soc)、平台控制器集线器(pch)/芯片组、存储器设备、现场可编程门阵列(fpga)设备、中央处理单元(cpu)或图形处理单元(gpu)。在图4a和图4b所示的方面中，至少一个半导体设备428可以是一组小芯片，其可以包括第一半导体设备428a、第二半导体设备428b和第三半导体设备428c。
75.在本公开的一方面中，至少一个半导体设备428可以设置在内插器410上。
76.在本公开的一方面中，多个焊料凸块430可以设置在内插器410上。多个焊料凸块430可以在至少一个半导体设备428和至少一个tsv 412以及重分布层(rdl)432之间提供电连接。在一方面中，至少一个tsv 412可以被配置为在封装基板402和半导体设备428之间传输信号。在本公开的一方面中，半导体设备428可以通过至少一个tsv 412电耦合到封装基板402。
77.在本公开的一方面中，加强构件414的第三阶梯部分436可以通过多个焊料凸块430电耦合到内插器410。
78.在本公开的一方面中，可以包括第一半导体设备428a、第二半导体设备428b和第三半导体设备428c的半导体设备428可以通过内插器410内的rdl 432彼此通信。在一方面中，rdl 432可以包括与多个电介质层交错的多个导电迹线。在其他方面中，rdl 432耦合到内插器410内的至少一个tsv 412。在一方面中，rdl 432可以在第三阶梯部分436的第二表面上的多个金属化层和至少一个半导体设备428之间提供电连接。
79.在本公开的一方面中，从加强构件414延伸和/或穿过加强构件414延伸的多个过孔450可以将无源设备432电连接到母板406或封装基板402。在一方面中，无源设备434可以通过焊料层而电连接到加强构件414的中间部分426。在一方面中，半导体设备428的至少一
部分可以通过多个过孔450和金属化层而电连接到第一阶梯部分422、第二阶梯部分424或中间部分426上的无源设备434。
80.图5a至图5f示出了针对根据本公开的一方面的形成半导体系统的方法的示例性工艺流程的截面图。
81.如图5a所示，可以在载体560上设置具有金属箔562的加强构件514。可以通过热压层合或电镀工艺而在加强构件514上设置金属箔562。可以通过粘合或层合工艺而在载体560上设置加强构件514。可以使用蚀刻、机械钻孔和/或激光钻孔工艺在加强构件514中形成多个过孔开口。
82.如图5b所示，可以使用层合和/或离心旋涂工艺而在多个过孔开口中沉积电介质层520。
83.如图5c所示，可以使用电镀、光刻和/或蚀刻工艺在加强构件514上、在电介质层520之间形成多个金属化层564。可以在多个金属化层564上设置焊料互连566。
84.如图5d所示，可以将图5c的结构翻转，并且可以使该结构经受机械冲压工艺以形成阶梯式加强构件。阶梯式加强构件可以包括第一阶梯部分522、第二阶梯部分524、第三阶梯部分536和中间部分526。
85.如图5e所示，可以在加强构件514上设置至少一个无源设备534。可以在第一阶梯部分522和/或第二阶梯部分524上设置无源设备534。
86.如图5f所示，可以通过焊料球504在母板506上设置封装基板502。可以通过封装凸块508在封装基板502上设置内插器510。可以通过焊料凸块530在封装基板502上设置半导体设备528。可以在母板506、封装基板502和内插器510上设置图5e的结构。第一阶梯部分522可以在母板506上。第二阶梯部分524可以在封装基板502上。第三阶梯部分536可以在内插器510上。
87.将理解，以上关于图5a至图5f所描述的示例性工艺不限于该特定顺序。可以使用任何合适的、修改的操作顺序。
88.可以使用任何合适的硬件和/或软件将本公开的各方面实施到系统中。
89.图6示意性地示出了根据一些方面的计算设备600，该计算设备600可以包括如本文所述的半导体系统。
90.如图6所示，计算设备600可以容纳诸如母板602的板。母板602可以包括多个部件，包括但不限于处理器604和至少一个通信芯片606。处理器604可以物理和电耦合到母板602。在一些实施方式中，至少一个通信芯片606也可以物理和电耦合到母板602。在其他实施方式中，通信芯片606可以是处理器604的一部分。
91.取决于其应用，计算设备600可以包括可以或可以不物理和电耦合到母板602的其他部件。这些其他部件可以包括但不限于易失性存储器(例如，dram)、非易失性存储器(例如，rom)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(gps)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如硬盘驱动器、光盘(cd)、数字多用盘(dvd)等)。在另一方面中，计算设备600的处理器604可以封装在如本文所述的半导体封装中，和/或其他半导体设备可以被一起封装在如本文所述的半导体封装中。
92.通信芯片606可以实现用于向计算设备600传输数据和传输来自计算设备600的数据的无线通信。术语“无线”及其派生词可以用来描述可以通过非固体介质通过使用经调制的电磁辐射来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何电线，尽管在某些方面它们可能不包含。通信芯片606可以实施多种无线标准或协议中的任一种，包括但不限于电气和电子工程师协会(ieee)标准，包括wi-fi(ieee 502.11系列)、ieee 502.16标准(例如，ieee502.16-2005修正案)、长期演进(lte)项目以及任何修正、更新和/或修订(例如，高级lte项目、超移动宽带(umb)项目(也称为“3gpp2”)等)。ieee 502.16兼容的bwa网络通常被称为wimax网络，其是代表全球微波接入互操作性的首字母缩写，其是通过了ieee 502.16标准的一致性和互操作性测试的产品的认证标志。
93.通信芯片606还可以根据全球移动通信系统(gsm)、通用分组无线电业务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进的hspa(e-hspa)或lte网络进行操作。通信芯片606可以根据用于gsm演进的增强数据(edge)、gsm edge无线电接入网络(geran)、通用陆地无线电接入网络(utran)或演进的utran(e-utran)进行操作。通信芯片606可以根据码分多址(cdma)、时分多址(tdma)、数字增强型无绳电信(dect)、演进数据优化(ev-do)、它们的派生物以及被指定为3g、4g、5g及更高版本的任何其他无线协议进行操作。在其他方面中，通信芯片606可以根据其他无线协议进行操作。
94.计算设备600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于诸如wi-fi和蓝牙的较短距离无线通信，并且第二通信芯片606可以专用于较长距离无线通信，例如gps、edge、gprs、cdma、wimax、lte、ev-do等。
95.在各种实施方式中，计算设备600可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(pda)、超级移动pc、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字录像机。在一方面中，计算设备600可以是移动计算设备。在其他实施方式中，计算设备600可以是处理数据的任何其他电子设备。
96.示例
97.示例1可以包括一种设备，其包括：加强构件，该加强构件包括第一阶梯部分和第二阶梯部分；以及从加强构件延伸或穿过加强构件延伸的多个过孔，其中所述设备耦合到印刷电路板。
98.示例2可以包括示例1和/或本文公开的任何其他示例的设备，其中加强构件还包括：第一表面和第二表面；以及在加强构件的第二表面上的至少一个金属化层。
99.示例3可以包括示例2和/或本文公开的任何其他示例的设备，其中加强构件的第一阶梯部分耦合到印刷电路板，并且第二阶梯部分耦合到封装基板，封装基板耦合到印刷电路板。
100.示例4可以包括示例3和/或本文公开的任何其他示例的设备，其中加强构件还包括在加强构件的第一阶梯部分和第二阶梯部分之间的中间部分。
101.示例5可以包括示例4和/或本文公开的任何其他示例的设备，其中该设备还包括在加强构件的第一表面上的至少一个无源设备，其中至少一个无源设备在加强构件的第一阶梯部分、第二阶梯部分或中间部分中的至少一个上。
102.示例6可以包括示例2和/或本文公开的任何其他示例的设备，其中该设备还包括至少部分地设置在内插器上并且至少部分地设置在第二阶梯部分的第一表面上的一个或多个半导体设备。
103.示例7可以包括示例3和/或本文公开的任何其他示例的设备，其中加强构件还包括耦合到内插器的第三阶梯部分，内插器耦合到封装基板。
104.示例8可以包括示例7和/或本文公开的任何其他示例的设备，其中该设备还包括设置在内插器上的一个或多个半导体设备；并且其中一个或多个半导体设备通过内插器上的重分布层而耦合到加强构件的第三阶梯部分。
105.示例9可以包括示例2和/或本文公开的任何其他示例的设备，其中至少一个金属化层包括设置在加强构件的第二表面上的功率参考平面，在功率参考平面和加强构件之间具有电介质层。
106.示例10可以包括示例9和/或本文公开的任何其他示例的设备，其中至少一个金属化层还包括设置在加强构件的第二表面上、在电介质层和加强构件之间的接地参考平面。
107.示例11可以包括一种方法，其包括：形成加强构件；形成从加强构件延伸或穿过加强构件延伸的多个过孔；形成加强构件上的第一阶梯部分和第二阶梯部分，其中设备耦合到印刷电路板。
108.示例12可以包括示例11和/或本文公开的任何其他示例的方法，其中加强构件包括第一表面和第二表面，该方法还包括在加强构件的第二表面上形成至少一个金属化层。
109.示例13可以包括示例12和/或本文公开的任何其他示例的方法，其中该方法还包括：将加强构件的第一阶梯部分耦合到印刷电路板；以及将第二阶梯部分耦合到封装基板，封装基板耦合到印刷电路板。
110.示例14可以包括示例13和/或本文公开的任何其他示例的方法，其中形成加强构件还包括：在加强构件的第一阶梯部分和第二阶梯部分之间形成中间部分。
111.示例15可以包括示例14和/或本文公开的任何其他示例的方法，其中该方法还包括：将至少一个无源设备定位在加强构件的第一表面上，其中该至少一个无源设备在加强构件的第一阶梯部分、第二阶梯部分或中间部分中的至少一个上。
112.示例16可以包括示例12和/或本文公开的任何其他示例的方法，其中该方法还包括：将一个或多个半导体设备至少部分地设置在内插器上并且至少部分地设置在第二阶梯部分的第一表面上。
113.示例17可以包括示例13和/或本文公开的任何其他示例的方法，其中形成加强构件还包括：形成加强构件的第三阶梯部分；以及将第三阶梯部分耦合到内插器，该内插器耦合到封装基板。
114.示例18可以包括示例17和/或本文公开的任何其他示例的方法，其中该方法还包括：将一个或多个半导体设备设置在内插器上；以及通过内插器上的重分布层将一个或多个半导体设备耦合到加强构件的第三阶梯部分。
115.示例19可以包括一种计算设备，其包括：印刷电路板；以及耦合到印刷电路板的设备，该设备包括：加强构件，该加强构件包括第一阶梯部分和第二阶梯部分；以及从加强构件延伸或穿过加强构件延伸的多个过孔。
116.示例20可以包括示例19和/或本文公开的任何其他示例的计算设备，其中加强构
件的第一阶梯部分耦合到印刷电路板并且第二阶梯部分耦合到封装基板，该封装基板耦合到印刷电路板。
117.通过参考以下描述和附图，本文公开的个方面的这些和其他优点和特征将是显而易见的。此外，应当理解，本文描述的各个方面的特征不是相互排斥的并且可以以各种组合和排列存在。
118.将理解，这里针对特定系统或设备描述的任何属性也可以适用于本文描述的任何系统或设备。还将理解，本文针对特定方法描述的任何属性可以适用于本文描述的任何方法。此外，将理解，对于本文描述的任何设备、系统或方法，所描述的全部部件或操作不一定都将被包围在该设备、系统或方法中，而是仅一些(但不是全部)部件或操作可以被包围。
119.术语“包括”应被理解为具有与术语“包含”相似的广义含义，并且将被理解为暗示包括所陈述的整数或运算或者整数或运算的组，但不排除任何其他整数或运算或者整数或运算的组。该定义也适用于术语“包含”的变型形式。
120.术语“耦合”(或“连接”)在本文中可以被理解为电耦合或机械耦合，例如附接或固定或附接，或仅接触而没有任何固定，并且将被理解为可以提供直接耦合或间接耦合(换言之：没有直接接触的耦合)。
121.虽然已经参考特定方面具体地示出并描述了本公开，但是本领域技术人员应当理解，在不脱离由所附权利要求所限定的本公开的范围的情况下，可以在形式和细节上对本公开做出各种改变。因此，本公开的范围由所附权利要求指示，并且因此旨在涵盖落入权利要求的等同物的含义和范围内的所有改变。