基于RS编码盲同步的bit位移处理方法和装置与流程

技术特征：
1.基于rs编码盲同步的bit位移处理方法，其特征在于，所述方法包括：以66bit并行数据块接收(528,514)rs码字；将接收的(528,514)rs码字，以66bit并行数据块输出，并获取(528,514)rs码字的多项伴随式；根据所述(528,514)rs码字多项伴随式结果，判断当前输出的bit位置是否存在(528,514)rs码字正确的起始位置；若当前输出的bit位置不存在(528,514)rs码字正确的起始位置，则移位66bit并行数据块的输出位置；若当前输出的bit位置存在(528,514)rs码字正确的起始位置，则获取下一个(528,514)rs码字开头；接收(528,514)rs码字，进行解码。2.根据权利要求1所述的基于rs编码盲同步的bit位移处理方法，其特征在于，所述若当前输出的bit位置不存在(528,514)rs码字正确的起始位置，则移位66bit并行数据块的输出位置，包括：前n-1个时钟周期时，输出的66bit并行数据块的起始位置不变；第n个时钟周期时，在输出的66bit并行数据块上位移bit，确定输出66bit并行数据块新的起始位置；从所述新的起始位置开始，截取数据位宽66bit的并行数据块输出。3.根据权利要求2所述的基于rs编码盲同步的bit位移处理方法，其特征在于，所述第n个时钟周期时，在输出的66bit并行数据块上位移bit，确定输出66bit并行数据块新的起始位置，具体为：在上次位移bit的基础上，由接收时由后到先的次序位移s bit，为输出的66bit并行数据块新的起始位置；其中，首次位移bit为：第n个时钟周期时，在输出的66bit并行数据块上，由接收时由后到先的次序位移sbit。4.根据权利要求2所述的基于rs编码盲同步的bit位移处理方法，其特征在于，所述时钟，其数量由接收与输出码字延迟、伴随式计算延迟、判断码字同步延迟及移位延迟共同确定。5.根据权利要求2所述的基于rs编码盲同步的bit位移处理方法，其特征在于，所述前n-1个时钟周期输出66bit并行数据块的总bit数，与第n个时钟周期输出66-sbit之和为z bit，gcd(z,80)＝＝1，其中，gcd为最大公约数。6.根据权利要求3所述的基于rs编码盲同步的bit位移处理方法，其特征在于，所述位移s的取值范围为[1,79]bit。7.根据权利要求1所述的基于rs编码盲同步的bit位移处理方法，其特征在于，所述获取下一个(528,514)rs码字开头具体为：确定下一个(528,514)rs码字对齐时，需要等待的bit数；确定下一个(528,514)rs码字正确起始位置时，输出66bit的并行数据块新的起始位置。8.根据权利要求7所述的基于rs编码盲同步的bit位移处理方法，其特征在于，所述确
定下一个(528,514)rs码字对齐时，需要等待的bit数，具体为：若码字同步在输出的一个(528,514)rs码字内，则下一个(528,514)rs码字开头对齐需要等待的bit数：c＝5280 a-b若码字同步是超出一个(528,514)rs码字，则下一个(528,514)rs码字开头对齐需要等待的bit数：c＝a-b其中，a为(528,514)rs码字伴随式为零时，第p个数据位宽80bit的bit数；b为将接收的(528,514)rs码字，以66bit的并行数据块输出的bit数。9.根据权利要求7所述的基于rs编码盲同步的bit位移处理方法，其特征在于，所述确定下一个(528,514)rs码字正确起始位置时，输出66bit的并行数据块新的起始位置，具体为：在前个时钟周期，在上一个(528,514)rs码字正确的起始位置，继续输出66bit并行数据块；在第个时钟周期时，在输出的66bit并行数据块上，由接收时由后到先的次序位移(m k)bit，为下一个(528,514)rs码字输出的66bit并行数据块新的起始位置；其中，为在等待下一个(528,514)rs码字开头对齐需要的bit数c时，接收的bit数；ceil为向上取整；m为首次找到正确的(528,514)rs码字起始位置时，在最后一个时钟周期上，每次位移s bit的总bit。10.基于rs编码盲同步的bit位移处理装置，其特征在于，所述装置包括：前端模块，用于接收(528,514)rs码字，输出并行数据块；并对并行数据块的输出位置进行移位；解扰信号模块，用于产生解扰信号；加法器，用于对所述前端模块输出的并行数据块，与所述解扰信号模块产生的解扰信号做异或运算，并将结果送入数据位宽转换模块；数据位宽转换模块，用于对数据的位宽转换，并将数据以转换后的数据位宽传输至伴随式计算模块；伴随式计算模块，用于获取(528,514)rs码字多项伴随式；迭代控制模块，用于根据所述伴随式计算模块的结果，判断当前输出的bit位置是否存在正确的(528,514)rs码字起始位置；根据判断结果生成控制信号，控制所述前端模块、所述解扰信号模块、所述加法器、及所述伴随式计算模块重新复位；或者通知所述前端模块，获取下一个(528,514)rs码字开头。

技术总结
本发明公开了基于RS编码盲同步的bit位移处理方法，包括：以66bit并行数据块接收RS码字；并以66bit并行数据块输出，并获取RS码字伴随式；根据伴随式结果，判断当前输出的bit位置是否存在RS码字正确的起始位置；若不存在，则移位66bit并行数据块的输出位置；若存在，则获取下一个RS码字开头；接收RS码字，进行解码。所述方法提高了在接收到的bit流中找到正确码字开头的速率，提升了计算速度，缩短了计算周期，使解扰与解码效率大大提升。本发明还公开了基于RS编码盲同步的bit位移处理装置，结构简单，在不同位宽有限域乘法器中方便实现，便于电路集成化。集成化。集成化。


技术研发人员：曾智鸣 宣学雷
受保护的技术使用者：深圳市紫光同创电子有限公司
技术研发日：2021.11.09
技术公布日：2022/3/18