数据写入方法与流程

1.本技术实施例涉及半导体器件技术领域，特别是涉及一种数据写入方法。


背景技术：

2.在半导体存储器中，为了获得更快的数据传输速率，会采用突发(或预取)技术，一次性将多位数据存入或读出存储阵列，例如，在现有技术中通常同步写入或读取128位数据。
3.在实际写入时，多数情况下只需要向部分存储单元写入数据，而不是向128位的存储单元写入数据。为了避免不需要写入数据的存储单元中存储的数据发送改变，可以为每个存储单元额外设置屏蔽掩膜，以使数据无法写入。但是，现有的处理办法需要设置额外的电路结构或操作，可能导致电路愈加复杂。


技术实现要素：

4.基于此，有必要针对现有的数据写入方法对应的电路复杂的问题，提供一种数据写入方法。
5.一种数据写入方法，用于向存储器的存储阵列写入数据，所述数据写入方法包括：
6.从所述存储阵列中的目标列读取旧数据；
7.根据携带目标数据位信息的待写入数据更新所述旧数据，以生成新数据；
8.写入所述新数据至所述目标列；
9.其中，所述存储器包括多个数据列，数据需写入目标列，所述目标列包括多个所述数据列。
10.在其中一个实施例中，所述根据携带目标数据位信息的待写入数据更新所述旧数据，以生成新数据，包括：
11.根据所述待写入数据覆盖所述旧数据中目标数据位的数据，以生成所述新数据。
12.在其中一个实施例中，所述存储器还包括多条数据线，所述数据线与所述数据列一一对应电连接，所述从所述存储阵列中的目标列读取旧数据，包括：
13.从所述目标列读取所述旧数据至对应的所述数据线；
14.所述根据所述待写入数据覆盖所述旧数据中目标数据位的数据，包括：
15.根据所述待写入数据覆盖对应的数据线上的数据，以生成所述新数据。
16.在其中一个实施例中，所述存储器包括多条位线，所述位线与所述数据列一一对应连接，所述从所述目标列读取所述旧数据至对应的所述数据线，包括：
17.从所述目标列读取旧数据至对应的所述位线；
18.传输所述位线上的数据至对应的所述数据线。
19.在其中一个实施例中，所述存储器还包括多条参考位线与多个灵敏放大器，所述参考位线与所述位线一一对应，所述灵敏放大器与所述位线一一对应，并连接于对应的所述位线与所述参考位线之间，所述从所述目标列读取旧数据至对应的所述位线，包括：
20.从所述目标列读取所述旧数据；
21.传输所述旧数据至对应的所述位线，并传输参考电压至对应的所述参考位线；
22.控制所述灵敏放大器放大连接的所述位线与所述参考位线之间的电压差，以放大所述位线与所述参考位线上的数据。
23.在其中一个实施例中，所述存储器还包括多条参考数据线，所述参考数据线与所述数据线一一对应，所述数据线与所述参考数据线之间连接有至少一个锁存器，每个所述锁存器用于锁存一个数据位的数据，所述根据所述待写入数据覆盖对应的数据线上的数据，包括：
24.传输所述待写入数据至所述目标数据位对应的所述锁存器，以覆盖所述锁存器中的数据。
25.在其中一个实施例中，所述传输所述待写入数据至所述目标数据位对应的所述锁存器前，还包括：断开所述位线与对应的所述数据线之间的数据传输路径；
26.所述写入所述新数据至所述目标列前，还包括：导通所述位线与对应的所述数据线之间的数据传输路径。
27.在其中一个实施例中，所述传输参考电压至对应的所述参考位线，包括：
28.将所述参考位线预充至电源电压的一半。
29.在其中一个实施例中，所述数据列包括多个存储单元，所述存储单元包括存储电容与数据开关，所述数据开关用于控制所述存储电容与所述位线之间的数据传输路径的通断，所述传输所述旧数据至对应的所述位线，包括：
30.导通所述数据开关，以从所述目标列对应的所述存储电容读取数据至对应的所述位线。
31.在其中一个实施例中，所述存储器还包括多条字线，所述字线与所述数据开关的控制端连接，所述导通所述数据开关，包括：
32.向所述字线传输使能有效的字线信号，以导通所述数据开关的第一端与第二端；
33.所述数据写入方法还包括：向所述字线传输使能无效的字线信号，以断开所述存储电容与所述位线之间的数据传输路径。
34.在其中一个实施例中，所述存储器还包括多个第一列选择开关，所述第一列选择开关用于控制所述位线与对应的所述数据线之间的数据传输路径的通断；所述传输所述位线上的数据至对应的所述数据线，包括：
35.打开所述目标列对应的全部第一列选择开关，以使所述目标列对应的多条所述位线上的新数据同步传输至对应的所述数据线上。
36.在其中一个实施例中，所述写入所述新数据至所述目标列，包括：
37.打开所述目标列对应的全部第一列选择开关，以使所述目标列对应的多条所述数据线上的新数据同步传输至对应的所述位线上。
38.在其中一个实施例中，所述存储器还包括多个第二列选择开关，所述第二列选择开关用于控制所述参考位线与所述参考数据线之间的数据传输路径的通断；所述从所述目标列读取所述旧数据至对应的所述数据线，还包括：
39.打开所述目标列对应的全部第二列选择开关，以使所述目标列对应的多条所述参考位线上的数据同步传输至对应的所述参考数据线。
40.数据写入方法，用于向存储器的存储阵列写入数据，所述数据写入方法包括：从所述存储阵列中的目标列读取旧数据；根据携带目标数据位信息的待写入数据更新所述旧数据，以生成新数据；写入所述新数据至所述目标列；其中，所述存储器包括多个数据列，数据需写入目标列，所述目标列包括多个所述数据列。基于上述多个步骤，本技术实施例的方法可以兼容于现有的存储器结构进行准确的数据写入，从而实现了一种无需设置额外的硬件结构的数据写入方法。
附图说明
41.图1为第一实施例的数据写入方法的流程图；
42.图2为第一实施例的存储器的结构示意图；
43.图3为图1实施例的数据写入方法对应的时序图；
44.图4为第二实施例的数据写入方法的流程图；
45.图5为第二实施例的存储器的结构示意图；
46.图6为第三实施例的数据写入方法的流程图；
47.图7为第三实施例的存储器的结构示意图；
48.图8为一实施例的步骤s111的子流程图；
49.图9为第四实施例的数据写入方法的流程图；
50.图10为第五实施例的数据写入方法的流程图。
51.元件标号说明：
52.数据列：100；存储单元：110；位线：200；参考位线：210；字线：300；灵敏放大器：400；第一控制信号线：410；第二控制信号线：420；列选择线：500；第一列选择开关：510；第二列选择开关：520；数据线：600；参考数据线：610；预充电模块：700；预充电控制线：710
具体实施方式
53.为了便于理解本技术实施例，下面将参照相关附图对本技术实施例进行更全面的描述。附图中给出了本技术实施例的首选实施例。但是，本技术实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术实施例的公开内容更加透彻全面。
54.除非另有定义，本文所使用的所有的技术与科学术语与属于本技术实施例的技术领域的技术人员通常理解的含义相同。本文中在本技术实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术实施例。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的与所有的组合。
55.图1为第一实施例的数据写入方法的流程图，本实施例的数据写入方法用于向存储器的存储阵列写入数据，参考图1，在本实施例中，数据写入方法包括步骤s100至步骤s300。
56.s100：从所述存储阵列中的目标列读取旧数据；
57.具体地，图2为第一实施例的存储器的结构示意图，参考图2，存储阵列中设置有数据列100、位线200、字线300、灵敏放大器400、列选择线500与数据线600。
58.进一步地，数据列100包括位于同一列的多个存储单元110，且每个存储单元110均
连接至位线200与字线300。当字线300开启时，存储单元110可以传输旧数据至位线200，或可以从位线200获取待写入数据并进行存储。当字线300关闭时，存储单元110保持其已有的数据不变。其中，字线的“开启”是指使能有效，例如可以用于使连接的晶体管导通；字线的“关闭”是指使能无效，例如可以使用于连接的晶体管关断。
59.其中，所述存储器包括多个数据列100，数据需写入目标列，所述目标列包括多个所述数据列100。示例性地，存储器可以包括n个数据列100，而目标列包括m个数据列100，其中，m和n均为正整数，且m《n。目标列中的m个数据列100需要同步进行数据的读写操作，例如，可以128个数据列100同步进行读写操作，在本技术实施例中，均以128个数据列100同时进行数据读写操作为例进行说明。因此，若需对目标列中的8个目标数据位进行写入，并需保持剩余的120位数据不变，则需要先从目标列的128个数据列中同时读取128位旧数据，并对其中的8位数据进行修改，并在后续步骤中将修改后的数据重新存储回存储阵列的目标列中。
60.继续参考图2，本实施例的多个存储单元110呈阵列排布，位于同一行的多个存储单元110连接至同一条字线300，位于同一列的多个存储单元110连接至同一条位线200。即，存储阵列中的字线的条数与存储单元110阵列的行数相同，存储阵列中的位线200的条数与存储单元110阵列的列数相同。
61.再进一步地，存储器包括多条数据线600，所述数据线600与所述数据列100一一对应电连接，可以理解的是，一一对应电连接既可以为直接连接，也可以为通过灵敏放大器400和各种控制开关等结构实现的间接连接，其中，间接连接的方式可以实现更加准确的控制功能。
62.在本实施例中，列选择线500和数据线600均与位线200一一对应设置，列选择线500与数据线600之间还设置有第一列选择开关510，第一列选择开关510的控制端与列选择线500连接，第一列选择开关510的第一端连接至位线200，第一列选择开关510的第二端与数据线600连接。因此，第一列选择开关510用于在列选择线500上传输的信号的控制下，选择导通或断开灵敏放大器400与数据线600之间的数据传输路径。即，存储单元110与外部的数据引脚之间至少设置有位线200、灵敏放大器400、第一列选择开关510与数据线600，且上述多个器件与结构共同构成了存储数据的数据传输路径。
63.需要说明的是，为了简化附图，在其他实施例中将只示出一个存储单元110及其对应的结构，对应的结构具体包括位线200、字线300、灵敏放大器400、列选择线500、第一列选择开关510与数据线600等，在其他实施例中将不再进行赘述。
64.s200：根据携带目标数据位信息的待写入数据更新所述旧数据，以生成新数据；
65.其中，目标数据位是指需要写入新的存储数据的多个数据位，多个数据位可以理解为多个存储单元110，目标数据位信息是指目标数据位对应的地址信息，地址信息可以包括存储块信息、行信息、列信息等。在本实施例中，可以通过覆盖部分待写入数据的方式实现上述更新，以生成新数据。
66.示例性地，假设从目标列读取到“xx01101110xx”作为旧数据，则可以通过步骤s200将上述旧数据更新为“xx10010001xx”，并将更新后的旧数据作为新数据。需要说明的是，为了简化说明，上述示例中只具体示出了需要更新的旧数据的数据位，即目标数据位，并对非目标数据位存储的数据内容进行了省略，即采用“x”表示省略的非目标数据位。其
中，多个目标数据位的数据与多个非目标数据位的数据共同构成新数据，例如，8位目标数据位的数据与120位非目标数据位的数据共同构成128位的新数据。
67.s300：写入所述新数据至所述目标列；
68.具体地，可以同时打开所述目标列对应的全部第一列选择开关510，以使所述目标列对应的多条所述数据线600上的新数据同步传输至对应的所述位线200上。128位的新数据同时一一对应地写入存储单元110，且写入方式与常规的存储数据的写入方式相同。即，本实施例的数据写入方法可以基于现有的存储阵列的控制电路实现，而无需额外设置控制电路，也无需特殊控制只打开部分第一列选择开关510。而且，基于与常规的存储数据相同的写入方式，本实施例的写入方法的控制逻辑也相对简单，可以实现与现有的存储器的更加便捷的兼容。
69.图3为图1实施例的数据写入方法对应的时序图，参考图3，在本实施例中，在对数据进行写入时，保持字线300始终打开，并可以通过列选择线500控制信号的读取与写入。具体地，对于非目标数据位，其存储的数据保持不变。对于目标数据位，需要对旧数据进行更新，即，将旧数据替换为新数据。示例性地，可以响应于列选择线500的高电平状态，打开第一列选择开关510，以将旧数据传输至数据线600，之后在数据线600处对旧数据进行更新，并在旧数据更新为待写入数据从而生成新数据后，响应于列选择线500的高电平状态，打开第一列选择开关510，以将待写入数据传输回相应的存储单元110。
70.在本实施例中，数据写入方法用于向存储器的存储阵列写入数据，所述数据写入方法包括：从所述存储阵列中的目标列读取旧数据；根据携带目标数据位信息的待写入数据更新所述旧数据，以生成新数据；写入所述新数据至所述目标列；其中，所述存储器包括多个数据列100，数据需写入目标列，所述目标列包括多个所述数据列100。基于上述多个步骤，本实施例的方法可以兼容于现有的存储器结构进行准确的数据写入，从而实现了一种无需设置额外的硬件结构的数据写入方法。
71.图4为第二实施例的数据写入方法的流程图，参考图4，在本实施中，步骤s200包括步骤：s210：根据所述待写入数据覆盖所述旧数据中目标数据位的数据，以生成所述新数据。其中，覆盖操作可以通过调节新的数据信号的电压实现，例如，若目标数据位的旧数据为0，即低电平，则可以传输高电平的电压信号至相应的位线200，以拉高位线200上的信号至1，从而改写存储单元110中存储的数据，实现对旧数据的覆盖。
72.图5为第二实施例的存储器的结构示意图，参考图5，在本实施例中，所述存储单元110包括存储电容c和数据开关m0，所述数据开关m0的第一端与所述存储电容c连接，所述数据开关m0的第二端与所述位线200连接。进一步地，数据开关m0可以为nmos晶体管，数据开关m0的栅极连接至字线300，数据开关m0的漏极连接至位线200，数据开关m0的源极通过存储电容c接地或接电源电压的一半。当与数据开关m0连接的电容极板电压为电源电压时，存储的数据为“1”，即存储高电平数据；当与数据开关m0连接的电容极板电压为0时，存储的数据为“0”，即存储低电平数据。
73.进一步地，图6为第三实施例的数据写入方法的流程图，在本实施例中，上述实施例中步骤s210的对旧数据的覆盖操作可以在数据线600上执行。相应地，步骤s100包括步骤：s110：从所述目标列读取所述旧数据至对应的所述数据线600，以将数据读取至数据线600。
74.具体地，参考图6，步骤s110可以包括步骤s111至步骤s112。
75.s111：从所述目标列读取旧数据至对应的所述位线200；
76.其中，目标列中包括的m个数据列100的数据分别一一对应的读取至相应的位线200。具体地，可以导通所述数据开关m0的第一端与第二端，以从所述目标列的存储电容c读取数据至所述位线200。其中，可以向所述目标列对应的所述字线300传输使能有效的字线信号，以导通所述数据开关m0的第一端与第二端。
77.s112：传输所述位线200上的数据至对应的所述数据线600。
78.其中，m条位线200上的数据分别一一对应的传输至相应的数据线600。具体地，可以导通第一列选择开关510的第一端与第二端，以从所述位线200读取数据至所述数据线600。其中，可以向所述第一列选择开关510对应的所述第一列选择线500传输使能有效的信号，以导通所述第一列选择开关msc1的第一端与第二端。
79.相应地，继续参考图6，步骤s210包括步骤：s211：根据所述待写入数据覆盖对应的数据线600上的数据，以生成所述新数据。可以理解的是，本实施例的数据读取和覆盖的方法与现有的存储器的数据读取方法相适应，即无需设置特殊的数据读取控制方法，也无需设置额外的硬件结构，即可实现上述覆盖操作。
80.图7为第三实施例的存储器的结构示意图，参考图7，在本实施例中，所述存储器还包括多条参考位线210，所述参考位线210与所述位线200一一对应。在本实施例中，通过位线200和参考位线210共同差分传输信号，可以有效提高数据传输的可靠性，从而提高存储器的可靠性。进一步地，所述灵敏放大器400与所述位线200一一对应，并连接于对应的所述位线200与所述参考位线210之间，即灵敏放大器400配置有至少两个输入端和两个输出端，两个输入端分别一一对应地连接至位线200和参考位线210，且两个输出端也分别一一对应地连接至位线200和参考位线210，从而对位线200和参考位线210之间的电压差进行放大。
81.进一步地，参考位线210上传输的数据可以与位线200上传输的数据相位相反。其中，相位相反是指，若位线200上传输的数据为1，则参考位线210上传输的数据为0；若位线200上传输的数据为0，则参考位线210上传输的数据为1。可以理解的是，通过灵敏放大器400的放大作用，可以将信号拉高至高电平信号或拉低至低电平信号，但是，在信号被灵敏放大器400完全放大前，用于传输数据为1的位线200上的电压并不是绝对意义上的高电平信号，而仅仅是略高于参考位线210上的电压，同样地，用于传输数据为0的位线200上的电压也并不是绝对意义上的低电平信号，而仅仅是略低于参考位线210上的电压。
82.基于上述结构，图8为一实施例的步骤s111的子流程图，参考图8，在本实施例中，步骤s111包括步骤s1111至步骤s1113。
83.s1111：从所述目标列读取所述旧数据；
84.s1112：传输所述旧数据至对应的所述位线200，并传输参考电压至对应的所述参考位线210；
85.s1113：控制所述灵敏放大器400放大连接的所述位线200与所述参考位线210之间的电压差，以放大所述位线200与所述参考位线210上的数据。
86.具体地，结合图7和图8对灵敏放大器400的放大过程进行说明。如图7所示，灵敏放大器400包括多个晶体管，多个晶体管包括两个n型晶体管与两个p型晶体管，两个n型晶体管分别为第一n型晶体管m2与第二n型晶体管m4，两个p型晶体管分别为第一p型晶体管m1与
第二p型晶体管m3。
87.具体地，第一p型晶体管m1的源端与第二p型晶体管m3的源端连接，并共同连接至第二控制信号线420；第一n型晶体管m2的源端与第二n型晶体管m4的源端连接，并共同连接至第一控制信号线410；第一p型晶体管m1的漏端与第一n型晶体管m2的漏端连接，且连接至第二节点q2；第二p型晶体管m3的漏端与第二n型晶体管m4的漏端连接，且连接至第一节点q1。
88.进一步地，继续参考图7，存储器还包括预充电模块700，预充电模块700分别与位线200和参考位线210连接。在本实施例中，灵敏放大器400的第一节点q1与第二节点q2分别连接位线200和参考位线210，以在灵敏放大器400的预充电阶段，将第一节点q1与第二节点q2均充电至预设电压值，其中，预设电压值可以为电源电压的一半，即vcc/2。在其他具体实施方式中，预设电压值还可以根据电路要求，设置为其他值，例如高于vcc/2或低于vcc/2。
89.进一步地，也可以在第二控制信号线420与第一控制信号线410之间设置另一预充电模块，以在灵敏放大器400的预充电阶段，将第二控制信号线420与第一控制信号线410均充电至预设电压值。其中，两条控制信号线之间的预充电模块可以与图7中的预充电模块700具有相同的电路结构。
90.继续参考图7，预充电模块700包括第一预充晶体管m5、第二预充晶体管m6和第三预充晶体管m7，第一预充晶体管m5、第二预充晶体管m6和第三预充晶体管m7的三个控制端均连接至预充电控制线710，且第一预充晶体管m5的源端和第二预充晶体管m6的源端连接，并共同连接至预设电压vcc/2，第一预充晶体管m5的漏端连接至位线200，第二预充晶体的漏端连接至参考位线210，第三预充晶体管m7的源端和漏端分别一一对应地连接至位线200和参考位线210。示例性地，以预设电压为vcc/2进行说明，当预充电控制线710传输使能有效的信号时，三个预充晶体管均导通，可以将位线200和参考位线210均充电至vcc/2。在其他具体实施方式中，本领域技术人员可以根据实际需求，合理设置预充电模块700的结构以及预设电压值。
91.进一步地，结合灵敏放大器400和预充电模块700进一步对存储器的工作方式进行说明，存储器包括多个工作阶段，具体包括：预充电阶段、电荷分享阶段以及信号放大阶段。
92.在预充电阶段，通过预充电模块700对第一节点q1与第二节点q2进行预充电，以便将位线200电压与参考位线210电压均预充电至预设电压值，例如为vcc/2，同时，第二控制信号线420以及第一控制信号线410也被预充电至vcc/2。在电荷分享阶段，字线300控制数据开关m0打开，以将存储单元中所存储的电荷分享至位线200。在信号放大阶段，利用灵敏放大器400对位线200和参考位线210上的数据进行放大。
93.在其中一个实施例中，还可以在预充电阶段后配置一失配消除阶段，所述存储器还包括失调电压补偿控制模块，所述电压补偿控制模块可以包括多个晶体管开关，以补偿由于灵敏放大器400中晶体管性能失配对数据的放大带来的不利影响。当处于失配消除阶段中，预充电模块700不工作，即预充电模块700内的多个预充电晶体管均处于断开状态。
94.其中，失配消除阶段包括第一失配消除阶段。示例性地，在第一失配消除阶段，通过失调电压补偿控制模块可以将第一pmos晶体管m1和第二pmos晶体管m3配置为二极管连接模式，将第一nmos晶体管m2和第二nmos晶体管m4配置为放大模式，利用增益将失配的电压放大，形成过驱动的方式，加速建立一个用于补偿的电压差值并存储在位线200以及参考
位线210的寄生电容上。另一示例性地，也可以通过失调电压补偿模块将第一pmos晶体管m1和第二pmos晶体管m3配置为放大模式，将第一nmos晶体管m2和第二nmos晶体管m4配置为二极管连接模式，同样利用增益将失配的电压放大，形成过驱动的方式，加速建立一个用于补偿的电压差值并存储在位线200以及参考位线210的寄生电容上。
95.进一步地，在失配消除阶段还可以包括第二失配消除阶段，采用第二失配消除方式，包括：将第一pmos晶体管m1、第二pmos晶体管m3、第一nmos晶体管m2和第二nmos晶体管m4均配置为二极管连接模式，调整补偿电压。
96.在上述具体的失配消除过程中，第一失配消除方式的优点是速度快，缺点是时间不易控制，随着时间的延长，会出现过度补偿。而第二失配消除方式的优点是随着时间的延长，具有最终的稳定而且符合预期的理想补偿，但缺点是需要的时间比较长。
97.因此，在另一实施例中，可以将第一失配消除方式和第二失配消除方式相结合，将失配消除阶段分为第一失配消除阶段和第二失配消除阶段。为了避免过补偿，可以将第二失配消除阶段在第一失配消除阶段之后进行，两者结合可以达到较快的补偿速度，且不会出现过度补偿的问题，在时间控制上对晶体管的工艺、电压以及温度的依赖较小。
98.继续参考图7，在其中一个实施例中，所述存储器还包括多条参考数据线610，所述参考数据线610与所述数据线600一一对应设置，所述数据线600与所述参考数据线610之间连接有至少一个锁存器，每个所述锁存器用于锁存一个数据位的数据。图9为第四实施例的数据写入方法的流程图，参考图9，在本实施例中，步骤s211包括步骤s2111：传输所述待写入数据至所述目标数据位对应的所述锁存器，以覆盖所述锁存器中的数据。具体地，可以传输待写入数据至数据线600，并传输待写入数据的反相数据至参考数据线610，从而覆盖锁存器中的数据。进一步地，锁存器中的数据被覆盖，并保持第一列选择开关mcs1和mcs2打开后，位线200和参考位线210上的数据会相应改变，从而实现新数据的写入。
99.继续参考图7，与参考数据线610相应地，所述存储器还包括多个第二列选择开关msc2，第二列选择开关msc2的第一端与参考位线210连接，第二列选择开关msc2的第二端与参考数据线610连接，第二列选择开关msc2的控制端与列选择线500连接，所述第二列选择开关msc2用于控制所述参考位线210与所述参考数据线610之间的数据传输路径的通断。因此，步骤s112还包括：传输参考位线210上的数据至对应的参考数据线610。即，打开所述目标列对应的全部第二列选择开关msc2，以使所述目标列对应的多条所述参考位线210上的数据同步传输至对应的所述参考数据线610。
100.在其中一个实施例中，进一步地，步骤s2111前还可以包括：断开所述位线200与对应的所述数据线600之间的数据传输路径；相应地，步骤s300前，还包括：导通所述位线200与对应的所述数据线600之间的数据传输路径。可以理解的是，本实施例的设置方法，可以确保在对数据线600上的锁存器进行数据覆盖的操作时，位线200上的电压不会对数据线600上的电压造成影响，从而确保了锁存器中的数据的准确性。
101.在其中一个实施例中，步骤s112，包括：打开所述目标列对应的全部第一列选择开关msc1，以使所述目标列对应的多条所述位线200上的新数据同步传输至对应的所述数据线600上。相应地，步骤s300前还包括：打开所述目标列对应的全部第一列选择开关msc1，以使所述目标列对应的多条所述数据线600上的新数据同步传输至对应的所述位线200上。
102.可以理解的是，待写入数据写入锁存器时，具有一定的功耗，而且若全部目标列均
与对应的数据线600之间的数据传输路径导通，进行数据写入的过程中，目标列中已存储的电荷会对写入造成一定的影响，从而导致写入的功耗增加。因此，在本实施例中，通过在写入锁存器前关闭目标列与对应的数据线600之间的数据传输路径，并在写入之后打开目标列与对应的数据线600之间的数据传输路径，可以较大程度上的减少写入时的无效功耗，从而提高数据写入方法的效率并降低存储器的总功耗。
103.图10为第五实施例的数据写入方法的流程图，参考图10，在本实施例中，所述数据写入方法还包括：s400：向所述字线300传输使能无效的字线信号，以断开所述存储电容c与所述位线200之间的数据传输路径。
104.应该理解的是，虽然各流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
105.本技术实施例还提供了一种存储器，包括：存储阵列，包括多个数据列100；控制器，与所述存储阵列连接，用于控制所述存储阵列执行如上述的数据写入方法。基于上述数据写入方法，本实施例提供了一种硬件结构简单、写入结果准确的存储器。
106.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
107.以上实施例仅表达了本技术实施例的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术实施例构思的前提下，还可以做出若干变形与改进，这些都属于本技术实施例的保护范围。因此，本技术实施例专利的保护范围应以所附权利要求为准。