一种扇出型封装方法与流程

1.本技术涉及芯片封装技术领域，特别是涉及一种扇出型封装方法。


背景技术：

2.传统的扇出型封装方法在对芯片进行塑封后，由于封装结构内的塑封料因收缩产生形变，容易造成芯片在封装结构内产生偏移，减少了芯片的使用寿命。


技术实现要素：

3.本技术主要解决的技术问题是提供一种扇出型封装方法，能够减小塑封料因收缩产生的形变量，保证芯片的稳定性。
4.为解决上述技术问题，本技术采用的一个技术方案是：提供一种扇出型封装方法，包括：提供载板，并在所述载板上设置第一芯片；在所述第一芯片的外围先后形成多个阻挡件和多个导电柱；其中，所述多个导电柱位于所述多个阻挡件的外围，且所述导电柱的高度大于所述阻挡件的高度；在所述载板设置有所述第一芯片一侧形成塑封层，以使得所述第一芯片、所述阻挡件和所述导电柱形成整体结构；去除载板。
5.其中，所述阻挡件具有导电性能。
6.其中，所述在所述第一芯片的外围先后形成多个阻挡件和多个导电柱的步骤，包括：在所述载板设置有所述第一芯片一侧形成第一光刻胶层；对所述第一光刻胶呈进行曝光显影，以在所述第一光刻胶层上形成多个第一过孔，且所述多个第一过孔位于所述第一芯片的外围；在所述第一过孔内形成所述阻挡件；在所述第一光刻胶层背离所述载板一侧形成第二光刻胶层；对所述第一光刻胶层和所述第二光刻胶层进行曝光显影，以在所述第一光刻胶层和所述第二光刻胶层上形成多个第二过孔，且所述多个第二过孔位于所述多个第一过孔的外围；在所述第二过孔内形成所述导电柱。
7.其中，所述在所述第一过孔内形成所述阻挡件的步骤包括：在所述第一过孔内通过溅射金属工艺形成所述阻挡件；所述在所述第一光刻胶层背离所述载板一侧形成第二光刻胶层的步骤之前，包括：去除所述第一光刻胶层背离所述载板一侧表面的溅射金属。
8.其中，所述在所述载板设置有所述第一芯片一侧形成塑封层的步骤之前，包括：去除所有所述第一光刻胶层和所有所述第二光刻胶层；至少在多个所述阻挡件的外围形成绝缘胶。
9.其中，所述在所述载板设置有所述第一芯片一侧形成塑封层的步骤之前包括：去除所有所述第二光刻胶层以及所述导电柱周围的所述第一光刻胶层。
10.其中，所述第一芯片包括相背设置的第一功能面和第一非功能面，所述第一芯片的第一非功能面面向所述载板；所述在所述载板设置有所述第一芯片一侧形成塑封层的步骤之前，还包括：在所述第一芯片的第一功能面背离所述载板一侧设置至少一个第二芯片，并至少在所述第二芯片的第二功能面和所述载板之间形成底填胶，且所述阻挡件位于底填胶内；其中，所述第二芯片的第二功能面朝向所述第一芯片的第一功能面，所述第二芯片横
跨所述第一芯片的至少部分和与所述第一芯片的至少部分邻近的至少部分所述阻挡件，且所述第二芯片的第二功能面上的第二焊盘与对应位置处的所述第一芯片的第一功能面上的第一焊盘和所述阻挡件电连接。
11.其中，所述在所述载板设置有所述第一芯片一侧形成塑封层的步骤，包括：在所述载板设置有所述第一芯片一侧形成所述塑封层，且所述塑封层覆盖所述导电柱、所述第二芯片以及所述导电柱所围设的空间内的缝隙；从所述塑封层背离所述载板一侧对所述塑封层进行研磨，以使得所述塑封层、所述导电柱和所述第二芯片背离所述载板一侧表面齐平。
12.其中，所述第一芯片包括相背设置的第一功能面和第一非功能面，所述第一芯片的第一功能面面向所述载盘；所述在所述载盘设置有所述第一芯片一侧形成塑封层的步骤，包括：在所述载板设置有所述第一芯片一侧形成塑封层，所述塑封层覆盖所述导电柱、以及所述导电柱所围设的空间内的缝隙；其中，所述塑封层与所述导电柱背离所述载板一侧表面齐平。
13.其中，所述去除载板之后，还包括：在所述导电柱长度方向上的两侧分别形成第一再布线层和第二再布线层；其中，所述第一再布线层至少与所述导电柱和所述第一芯片电连接，所述第二再布线层与所述导电柱电连接；在所述第一再布线层背离所述导电柱一侧设置第一电连接体、以及在所述第二再布线层背离所述导电柱一侧设置第二电连接体。
14.本技术的有益效果是：区别于现有技术的情况，本技术在芯片外围形成多个阻挡件和多个导电柱；其中，多个阻挡件和多个导电柱相当于围堰挡墙，其可以限制塑封层中塑封料的移动，以降低塑封料因收缩产生的形变量，降低第一芯片翘曲的概率；此外，导电柱还可以实现三维垂直互联结构，有利于降低扇出型封装器件的高度；另外，不同高度的阻挡件和导电柱设计也可以有效节省材料成本。
附图说明
15.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
16.图1是本技术扇出型封装方法对应一实施方式的流程示意图；
17.图2是步骤s101对应一实施方式的剖视结构示意图；
18.图3是步骤s102对应一实施方式的流程示意图；
19.图4a是步骤s201对应一实施方式的剖视结构示意图；
20.图4b是步骤s202对应一实施方式的剖视结构示意图；
21.图4c是步骤s202对应又一实施方式的剖视结构示意图；
22.图5是步骤s103对应一实施方式的流程示意图；
23.图6a是步骤s301实施之前一实施方式的剖视结构示意图；
24.图6b是步骤s301对应一实施方式的剖视结构示意图；
25.图7a是步骤s302对应一实施方式的剖视结构示意图；
26.图7b是步骤s302之后对应一实施方式的剖视结构示意图；
27.图8是步骤s104对应一实施方式的剖视结构示意图；
28.图9是本技术扇出型封装方法又一实施方式的剖视结构示意图。
具体实施方式
29.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
30.请参阅图1，图1是本技术扇出型封装方法一实施方式的流程示意图，该方法包括：
31.s101：在载板上设置第一芯片。
32.具体地，请参阅图2，图2是上述步骤s101对应一实施方式的剖视结构示意图，图2仅仅是示意性的，为便于理解，图2上只画出一个第一芯片100，而实际应用中，可将多个第一芯片100间隔设置于载板50上，以对多个第一芯片100采用本技术提出的扇出型封装方法以获得多个封装芯片结构，并通过切割两个相邻的封装芯片结构中间部分以获得单个封装芯片结构。
33.在一应用方式中，步骤s101具体包括：将第一芯片100设置于载板50上，该第一芯片100包括相背设置的第一功能面1001和第一非功能面1002，第一芯片100的第一非功能面1002面向载板50。其中，第一芯片100的第一功能面1001上设置有多个第一焊盘10(图中仅画出两个)以接收和/或传输信号。
34.可选地，第一芯片100的第一非功能面1002可以通过键合胶与载板50固定；也可以通过在载板50上贴附双面胶，将至少一个第一芯片100黏贴到双面胶上，此时第一芯片100的第一非功能面1002朝向载板50。其中，载板50的材质具体可以为硅、玻璃、金属和有机复合物等中的一种。将第一芯片100设置在载板50上可以对第一芯片100起到一定的限位作用。
35.s102：在第一芯片的外围先后形成多个阻挡件和多个导电柱。
36.请参阅图3，图3为上述步骤s102对应一实施方式的流程示意图，该步骤包括：
37.s201：在载板设置有第一芯片一侧形成第一光刻胶层，在光刻胶层上形成多个第一过孔，在第一过孔内形成阻挡件。
38.请参阅图4a，图4a是上述步骤s201对应一实施方式的剖视结构示意图。在一应用方式中，在载板50设置有第一芯片100一侧形成第一光刻胶层101；对所述第一光刻胶层101进行曝光显影，以在第一光刻胶层101上形成多个第一过孔1010，且多个第一过孔1010位于第一芯片100的外围。在第一过孔1010内形成阻挡件20。其中，第一光刻胶层101背离载板50一侧与第一芯片100的第一功能面1001齐平，即阻挡件20背离载板50一端与第一芯片100的第一功能面1001齐平，以助于后续执行步骤s301。具体地，对第一芯片100外围位置的部分第一光刻胶层101进行曝光显影，把经过曝光显影后的第一光刻胶层101去除，以形成多个第一过孔1010，在第一过孔1010内通过溅射金属工艺形成阻挡件20。具体地，可以通过在第一光刻胶层101背离载板50一侧设置带有多个开口的菲林片，对菲林片背离载板50一侧进行曝光显影以去除菲林片上多个开口所对应位置处的第一光刻胶层101，从而形成多个第一过孔1010，再在第一过孔1010内形成阻挡件20。其中，阻挡件20具有导电性能，以助于后续执行步骤s301，其材料可以为钛、钽、铬、钨、铜、铝、镍、金等中的一种或几种，优选为钛或
铜。通过采用在第一光刻胶层101上形成第一过孔1010的方法以形成阻挡件20，能有效降低在封装过程中形成阻挡件20的难度。在本应用方式中，也可以将第一光刻胶层101覆盖第一芯片100的第一功能面1001，并对第一芯片100的第一功能面1001对应位置处的第一光刻胶层进行曝光显影以形成第三过孔，在第三过孔内填充导电金属以形成导电凸点，通过设置导电凸点有助于在第一芯片100的第一功能面1001一侧设置于第一芯片100电连接的芯片。
39.s202：在第一光刻胶层背离载板一侧形成第二光刻胶层，在第一光刻胶层和第二光刻胶层上形成多个第二过孔，在第二过孔内形成导电柱。
40.具体地，在第一光刻胶层101背离载板50一侧形成第二光刻胶层102之前还包括去除第一光刻胶层101背离载板50一侧表面的溅射金属，以避免该表面的溅射金属影响对第一光刻胶层101和第二光刻胶层102进行曝光显影，导致无法形成第二过孔1020。其中，可以采用对第一光刻胶层101背离载板50一侧表面进行曝光显影的方法来整体减小第一光刻胶层的厚度以去除第一光刻胶层101表面的溅射金属。
41.请参阅图4b，图4b是上述步骤s202对应一实施方式的剖视结构示意图。在一应用方式中，在第一光刻胶层101背离载板50一侧形成第二光刻胶层102，对第一光刻胶层101和第二光刻胶层102进行曝光显影，以在第一光刻胶层101和第二光刻胶层102上形成多个第二过孔1020，且多个第二过孔1020位于多个第一过孔1010的外围；在第二过孔1020内形成导电柱30。进一步地，对第一过孔1010外围位置的部分第一光刻胶层101和第二光刻胶层102进行曝光显影，把经过曝光显影后的部分第一光刻胶层101和第二光刻胶层102去除，以形成多个第二过孔1020，多个第二过孔1020位于多个第一过孔1010的外围，在第二过孔1020内通过溅射金属工艺形成导电柱30。其中，导电柱30的材料可以为钛、钽、铬、钨、铜、铝、镍、金等中的一种或几种，优选为钛或铜。通过采用在第一光刻胶层101和第二光刻胶层102上形成第二过孔1020的方法以形成导电柱30，能有效降低在封装过程中形成导电柱30的难度。
42.可选地，请参阅图4c，图4c为上述步骤s202对应又一实施过程的剖视结构示意图，该实施过程包括：步骤s201之后，对所有剩余第一光刻胶层101进行曝光显影以去除所有剩余第一光刻胶层101。进一步地，在载板50设置有第一芯片100一侧重新形成第二光刻胶层102，该第二光刻胶层102的高度高于阻挡件20的高度；对第二光刻胶层102进行曝光显影以在第二光刻胶层102上形成多个第二过孔1020，且多个第二过孔1020位于阻挡件20的外围，在第二过孔1020内通过溅射金属工艺以形成导电柱30。通过该导电柱30可以实现芯片封装后垂直方向上的互联。
43.s103：在载板设置有第一芯片一侧形成塑封层。
44.当第一芯片的非功能面朝向载板时，请参阅图5，图5为上述步骤s103对应一实施方式的流程示意图，该方法包括：
45.s301：在第一芯片的第一功能面背离载板一侧设置至少一个第二芯片，并至少在第二芯片的第二功能面和载板之间形成底填胶。
46.请参阅图6a，图6a为上述步骤s301实施之前一实施方式的剖视结构示意图。在一应用方式中，上述步骤s301实施之前还包括：去除所述第一光刻胶层101和所有第二光刻胶层102，以露出阻挡件20和导电柱30，并至少在多个阻挡件20的外围形成绝缘胶60，以对阻挡件20起到一定的保护和限位作用。其中，可以采用滴胶的方法形成绝缘胶60，基于胶体表
面具有张力，绝缘胶60表面呈弧形，并且绝缘胶60的高度不超过阻挡件20的高度。在另一应用方式中，也可以仅去除所有第二光刻胶层102以及导电柱30周围的第一光刻胶层101，即保留阻挡件20周围的部分第一光刻胶层101，该方法可以不需要再额外设置绝缘胶60，可以通过阻挡件20周围剩余第一光刻胶层101对阻挡件20起到一定的保护和限位作用，降低了封装成本。
47.请参阅图6b，图6b为上述步骤s301对应一实施方式的剖视结构示意图，图6b仅仅是示意性的，为便于理解，图6b上只画出两个第二芯片200，而实际应用中，可将一个或多个第二芯片200设置在第一芯片100的第一功能面1001一侧。其中，第二芯片200包括相背设置的第二功能面2001和第二非功能面2002，在第二芯片200的第二功能面2001上设置有多个第二焊盘40(图中仅画出两个)以接收和/或传输信号。具体地，上述步骤s301的具体实施过程包括：在第一芯片100的第一功能面1001背离载板50一侧设置至少一个第二芯片200；其中，第二芯片200的第二功能面2001朝向第一芯片100的第一功能面1001，第二芯片200横跨第一芯片100的至少部分和与第一芯片100的至少部分邻近的至少部分阻挡件20，且第二芯片200的第二功能面2001上的第二焊盘40与对应位置处的第一芯片100的第一功能面1001上的第一焊盘10和阻挡件20电连接。基于第二芯片200的部分第二焊盘40与第一芯片100的部分第一焊盘10电连接，可以实现第一芯片100与第二芯片200的信息交互；又基于第二芯片200和部分阻挡件20电连接，且阻挡件20具有导电性能，即阻挡件20可以通过第二芯片200与第一芯片100实现电连接，且可以仅通过阻挡件20就实现与第一芯片100及第二芯片200的信息交互。响应于阻挡件20背离载板50一端与第一芯片100的第一功能面1001齐平，可以保证在设置第二芯片200时不会产生倾斜，保证了第二芯片200的稳定性。
48.进一步地，请继续参阅图6b，步骤s301还包括：至少在第二芯片200的第二功能面2001和载板50之间形成底填胶25，并且阻挡件20位于底填胶25内，以对第一芯片100、第二芯片200以及阻挡件20起到一定的固定和保护作用。具体地，在本应用方式中底填胶25的竖截面为梯形，可以提高扇出型器件的稳定性；在其他应用方式中，底填胶25的竖截面也可以为矩形等。可选地，底填胶25背离载板50一侧可以与第二芯片200的第二功能面2001齐平，也可以高出第二芯片200的第二功能面2001，本技术对此不作限定。另外，在其他实施例中，也可以不设置底填胶25，即在设置第二芯片200后直接执行步骤s302。
49.s302：在载板设置有第一芯片一侧形成塑封层。
50.请参阅图7a，图7a为上述步骤s302对应一实施方式的剖视结构示意图，该步骤包括：在载板50设置有第一芯片100一侧形成塑封层130，且塑封层130覆盖导电柱30、第二芯片200以及导电柱30所围设的空间内的缝隙，以对第一芯片100、第二芯片200、阻挡件20以及导电柱30进行固定和保护。其中，塑封层130的材质可以为环氧树脂等，其可以通过压合工艺形成。
51.进一步地，请参阅图7b，图7b为步骤s302之后对应一实施方式的剖视结构示意图，在载板50设置有第一芯片100一侧形成塑封层130后，可以从塑封层130背离载板50一侧对塑封层130进行研磨，以使得塑封层130、导电柱30和第二芯片200背离载板50一侧表面齐平。该步骤对塑封层130进行适当研磨可以减小芯片封装后的整体厚度并提高散热效果。
52.s104：去除载板。
53.请参阅图8，图8为上述步骤s104对应一实施方式的剖视结构示意图。在一应用方
式中，步骤s104具体包括：将载板50去除，并在导电柱30长度方向上的两侧分别形成第一再布线层150和第二再布线层160；其中，第一再布线层150位于第一芯片100背离第二芯片200一侧，第一再布线层150和导电柱30及阻挡件20电连接，且基于阻挡件20通过第二芯片200与第一芯片100电连接，第一再布线层150至少与导电柱30和第一芯片100电连接。第二再布线层160位于第二芯片200背离第一芯片100一侧，且第二再布线层160与导电柱30电连接。可选地，第一再布线层150和第二再布线层160都包括介电层和图案化的金属层。此外，上述第一再布线层150和第二再布线层160的层数可以为一层或多层，本技术对此不作限定。通过第一再布线层150与第二再布线层160可以实现对第一芯片100和/或第二芯片200的电连接。
54.进一步地，在第一再布线层150背离导电柱30一侧设置第一电连接体170、以及在第二再布线层160背离导电柱30一侧设置第二电连接体180。可选地，可以在第一再布线层150与第一电连接体170之间、以及第二再布线层160与第二电连接体180之间形成多个焊球80，以助于第一再布线层150与第一电连接体170之间的连接、以及第二再布线层160与第二电连接体180之间的连接。该第一电连接体170和第二电连接体180后续可以与基板或其他集成芯片电连接，进而实现信息交互。
55.本技术通过在第一芯片100外围形成多个阻挡件20和多个导电柱30，实现了三维的垂直互联结构的同时，也减小了塑封料因收缩产生的形变量，保证了芯片的稳定性；并且不同高度的阻挡件20和导电柱30设计也可以有效节省封装材料，进而降低了封装成本。
56.当然，在其他实施例中，在步骤s102之前，第一芯片100的第一功能面1001朝向载板50；此时请参阅图9，图9为本技术扇出型封装方法又一实施方式的剖视结构示意图，响应于第一芯片100包括相背设置的第一功能面1001和第一非功能面1002，在本实施方式中将第一芯片100的第一功能面1001朝向载板50，并通过上述图1中步骤s102在第一芯片100的外围先后形成多个阻挡件20和多个导电柱30。然后在载板50设置有第一芯片100一侧形成塑封层130，塑封层130覆盖导电柱30、以及导电柱30所围设的空间内的缝隙；其中，塑封层130与导电柱30背离载板50一侧表面齐平。
57.进一步地，去除载板50，并在导电柱30长度方向上的两侧分别形成第一再布线层150和第二再布线层160。其中，第一再布线层150位于第一芯片100的第一功能面1001一侧，第二再布线层160位于塑封层130背离第一芯片100的第一功能面1001一侧。然后在第一再布线150层背离导电柱30一侧设置第一电连接体170、以及在第二再布线层160背离导电柱30一侧设置第二电连接体180。可选地，可以在第一再布线层150与第一电连接体170、以及第二再布线层160与第二电连接体180之间形成多个焊球80，以助于第一再布线层150与第一电连接体170之间的连接、以及第二再布线层160与第二电连接体180之间的连接。
58.上述实施例将第一芯片100的第一功能面1001朝向载板50，再通过本技术提出的扇出型封装方法对第一芯片100进行封装，在实现了三维的垂直互联结构的同时，也减小了塑封料因收缩产生的形变量，保证了芯片的稳定性；并且不同高度的阻挡件20和导电柱30设计也可以有效节省封装材料，进而降低了封装成本。
59.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。