具有纵向P型源区的沟槽型场效应晶体管及其制备方法与流程

具有纵向p型源区的沟槽型场效应晶体管及其制备方法
技术领域
1.本技术涉及功率半导体器件技术领域，尤其涉及具有纵向p型源区的沟槽型场效应晶体管及其制备方法。


背景技术：

2.屏蔽栅沟槽型场效应晶体管(split gate trench，sgt)已被广泛地应用于电源管理等重要的低压领域。sgt具有沟道密度高，同时具备较好的电荷补偿效果。此外，其屏蔽栅结构因有效地隔离了控制栅极至漏极之间的耦合，从而显著地降低了传输电容。
3.因此，sgt拥有更低的比导通电阻、更小的导通损耗和开关损耗、更高的工作频率。
4.然而，传统sgt器件中，为了抑制sgt器件中的衬底浮动效应，sgt中基体区的上方设置有p型掺杂的源区和n型掺杂的源区。而这种源区的设置方式导致了两方面的问题，第一方面导致了基体区上方需要留存足够的面积来形成源区，增大了sgt器件的横截面；第二方面，当晶体管正向高压阻断或正向高压导通时，空穴电流流经基体区通道形成一个足以使寄生三极管开启的空穴电流，触发三极管开启。
5.因此，为了减少sgt器件的横截面，同时提高sgt器件的耐雪崩能力，亟需设计一种具有新型源区结构的屏蔽栅沟槽型场效应晶体管。


技术实现要素：

6.为克服相关技术中存在的问题，本技术提供一种具有纵向p型源区的沟槽型场效应晶体管，包括：衬底区1、漂移区2、基体区3、源区4、第一沟槽区5、漏极6以及源极7；
7.所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2的上方；
8.所述第一沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；
9.所述第一沟槽区5包括屏蔽栅51、控制栅52、第一绝缘层53和金属栅极；所述控制栅52和所述屏蔽栅51由上至下依次设置在所述第一沟槽区5内，且经所述第一绝缘层53分隔；所述控制栅52通过所述第一绝缘层53分别与所述基体区3和所述源区4相接，所述屏蔽栅51通过所述绝缘层与所述漂移区2相接；
10.所述源区4由n型源区41以及p型源区42组成，且所述源区4连接所述基体区3；
11.所述n型源区41设置于所述基体区3的上方，所述p型源区42设置于所述基体区3与所述第一沟槽区5相对的侧方；所述源极7连接所述源区4；所述漏极6设置在所述衬底区1下方；所述金属栅极设在所述控制栅52上方。
12.在一种实施例方式中，具有纵向p型源区的沟槽型场效应晶体管还包括：第二沟槽区8；
13.所述第二沟槽区8设置在所述基体区3与所述第一沟槽区5相对的侧方，所述第二沟槽区8内设置有第二绝缘层81、所述p型源区42和所述源极7；所述第二绝缘层81和所述源
极7由下至上依次设置在所述第二沟槽区8内；所述第二绝缘层81的下方连接所述漂移区2；所述第二绝缘层81的侧方连接所述漂移区2；
14.所述源极7的下方连接所述第二绝缘层81；所述p型源区42设置于所述基体区3以及所述源极7之间。
15.在一种实施例方式中，所述源极7的横截面为“l”型，所述源极7包围所述源区4。
16.在一种实施例方式中，所述p型源区42、所述n型源区41的掺杂浓度均为重掺杂浓度。
17.在一种实施例方式中，所述衬底区1的掺杂类型为n型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；
18.所述漂移区2的掺杂类型为n型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；
19.所述基体区3的掺杂类型为p型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；
20.所述源区4的掺杂浓度为重掺杂浓度；所述控制栅52的掺杂浓度为重掺杂浓度。
21.本技术第二方面提供一种具有纵向p型源区的沟槽型场效应晶体管的制备方法，用于制备本技术第一方面任一项所述的具有纵向p型源区的沟槽型场效应晶体管，包括：
22.以半导体材料制备衬底区；
23.在所述衬底区上外延形成漂移区；
24.在所述漂移区上以离子注入或扩散方式形成基体区；
25.在所述基体区上用n型掺杂半导体材料形成n型源区；
26.在所述漂移区、所述基体区以及所述源区的一侧刻蚀第一沟槽；
27.在所述第一沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成屏蔽栅、第一绝缘层和控制栅；在所述第一沟槽上方形成金属栅极；
28.在所述漂移区与所述第一沟槽相对的一侧刻蚀第二沟槽；
29.在所述第二沟槽内，以离子注入方式在所述基体区的侧方形成p型源区；所述p型源区的上方与所述n型源区连接；所述p型源区和所述n型源区组成源区；
30.在所述n型源区的上方以及所述p型源区的侧方形成源极；
31.在衬底区下方制作漏极。
32.在一种实施方式中，所述以离子注入方式在所述基体区的侧方形成p型源区之前，包括：
33.在所述第二沟槽的底部，将氧化物以离子注入方式形成第二绝缘层。
34.在一种实施方式中，所述在所述源区上方和侧方形成源极，包括：
35.在所述第二绝缘层的上方沉积金属形成所述源极；所述源极连接所述n型源区和p型源区。
36.本技术提供的技术方案可以包括以下有益效果：
37.本技术实施例通过刻槽的方式在基体区的两侧面分别刻蚀形成第一沟槽区和第二沟槽区。第一沟槽区用于形成屏蔽栅和控制栅，同时，第二沟槽区内，基体区的侧方通过p型掺杂形成p型源区，n型源区设置于基体区的上方。因此，由p型源区和n型源区组成的源区在基体区的上方和侧方包围连接该基体区。通过纵向的p型源区结构，基体区上方能够仅仅用于形成n型源区，因此本技术实施例提供的具有纵向p型源区的沟槽型场效应晶体管具有更小的横截面，进一步能够缩小晶体管的体积。
38.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。
附图说明
39.通过结合附图对本技术示例性实施方式进行更详细的描述，本技术的上述以及其它目的、特征和优势将变得更加明显，其中，在本技术示例性实施方式中，相同的参考标号通常代表相同部件。
40.图1是本技术实施例示出的具有纵向p型源区的沟槽型场效应晶体管的结构示意图；
41.图2是本技术实施例示出的现有技术的沟槽型场效应晶体管的结构示意图；
42.图3是本技术实施例示出的具有纵向p型源区的沟槽型场效应晶体管的制备方法的流程示意图；
43.图4是本技术实施例示出的具有纵向p型源区的沟槽型场效应晶体管的制备方法的另一流程示意图。
具体实施方式
44.下面将参照附图更详细地描述本技术的优选实施方式。虽然附图中显示了本技术的优选实施方式，然而应该理解，可以以各种形式实现本技术而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本技术更加透彻和完整，并且能够将本技术的范围完整地传达给本领域的技术人员。
45.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
46.应当理解，尽管在本技术可能采用术语“第一”、“第二”、“第三”等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
47.实施例一
48.针对上述问题，本技术实施例提供一种具有纵向p型源区的沟槽型场效应晶体管。
49.图1是本技术实施例示出的具有纵向p型源区的沟槽型场效应晶体管的结构示意图；
50.如图1所示，本技术实施例示出的具有纵向p型源区的沟槽型场效应晶体管包括：
51.衬底区1、漂移区2、基体区3、源区4、第一沟槽区5、漏极6以及源极7；
52.所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2的上方；
53.所述第一沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3
和所述源区4相接；
54.所述第一沟槽区5包括屏蔽栅51、控制栅52、第一绝缘层53和金属栅极；所述控制栅52和所述屏蔽栅51由上至下依次设置在所述第一沟槽区5内，且经所述第一绝缘层53分隔；所述控制栅52通过所述第一绝缘层53分别与所述基体区3和所述源区4相接，所述屏蔽栅51通过所述绝缘层与所述漂移区2相接；
55.所述源区4由n型源区41以及p型源区42组成，且所述源区4连接所述基体区3；
56.所述n型源区41设置于所述基体区3的上方，所述p型源区42设置于所述基体区3与所述第一沟槽区5相对的侧方；所述源极7连接所述源区4；所述漏极6设置在所述衬底区1下方；所述金属栅极设在所述控制栅52上方。
57.在本技术实施例中，所述衬底区1的掺杂类型为n型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；所述漂移区2的掺杂类型为n型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；所述基体区3的掺杂类型为p型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；所述源区4的掺杂浓度为重掺杂浓度；所述控制栅52的掺杂浓度为重掺杂浓度，所述控制栅52的掺杂类型为p型或n型掺杂。
58.本技术实施例中，轻掺杂浓度的取值范围为1
×
10
15
cm-3
至5
×
10
16
cm-3
；中掺杂浓度的取值范围为1
×
10
17
cm-3
至5
×
10
18
cm-3
；重掺杂浓度的取值范围为1
×
10
19
cm-3
至5
×
10
20
cm-3
。
59.在本技术实施例中，所述屏蔽栅的掺杂类型为p型掺杂或n型掺杂。
60.进一步地，所述屏蔽栅的掺杂类型的掺杂浓度可以为重掺杂浓度或中掺杂浓度。
61.本技术实施例通过刻槽的方式在基体区的两侧面分别刻蚀形成第一沟槽区和第二沟槽区。第一沟槽区用于形成屏蔽栅和控制栅，同时，第二沟槽区内，基体区的侧方通过p型掺杂形成p型源区，n型源区设置于基体区的上方。因此，由p型源区和n型源区组成的源区在基体区的上方和侧方包围连接该基体区。通过纵向的p型源区结构，基体区上方能够仅仅用于形成n型源区，因此本技术实施例提供的具有纵向p型源区的沟槽型场效应晶体管具有更小的横截面，进一步能够缩小晶体管的体积。
62.实施例二
63.基于实施例一的具有纵向p型源区的沟槽型场效应晶体管，由于源极设置于基体区的侧面，在sgt处于正向阻断时，耗尽层的正电荷发出的电力线指向源极，导致漂移区和源极之间的击穿电压比该sgt的标准击穿电压更低。
64.因此，为了提高具有纵向p型源区的沟槽型场效应晶体管的击穿电压，本技术实施例还提供了另外一种具有纵向p型源区的沟槽型场效应晶体管，如图1所示，包括：
65.衬底区1、漂移区2、基体区3、源区4、第一沟槽区5、漏极6以及源极7；
66.所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2的上方；
67.所述第一沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；
68.所述第一沟槽区5包括屏蔽栅51、控制栅52、第一绝缘层53和金属栅极；所述控制栅52和所述屏蔽栅51由上至下依次设置在所述第一沟槽区5内，且经所述第一绝缘层53分隔；所述控制栅52通过所述第一绝缘层53分别与所述基体区3和所述源区4相接，所述屏蔽
栅51通过所述绝缘层与所述漂移区2相接；
69.所述源区4由n型源区41以及p型源区42组成，且所述源区4连接所述基体区3；
70.所述n型源区41设置于所述基体区3的上方，所述p型源区42设置于所述基体区3与所述第一沟槽区5相对的侧方；所述源极7连接所述源区4；所述漏极6设置在所述衬底区1下方；所述金属栅极设在所述控制栅52上方。
71.在实际sgt制造过程中，本技术实施例示出的具有纵向p型源区的沟槽型场效应晶体管还包括：第二沟槽区8；
72.在本技术实施例中，为了将p型源区设置于所述基体区的侧面，在基体区的两侧分别刻蚀出第一沟槽区和第二沟槽区。
73.其中，如图1所示，所述第二沟槽区8内设置有第二绝缘层81、所述p型源区42和所述源极7；所述第二绝缘层81和所述源极7由下至上依次设置在所述第二沟槽区8内。所述第二绝缘层81的下方连接所述漂移区2；所述第二绝缘层81的侧方连接所述漂移区2。进一步的，由于p型源区和n型源区分别设置在基体区的侧面以及上面，源极通过离子注入的方式在第二绝缘层上沉积，源极的下方连接第二绝缘层，同时，p型源区设置于基体区以及源极之间。
74.所述源极7的横截面为“l”型，且所述源极7包围所述源区4。
75.图2是本技术实施例示出的现有技术的屏蔽栅场效应晶体管的结构示意图。
76.如图2所示，在传统的sgt中，当晶体管处于正向阻断时，漂移区与基体区的交界面形成pn结，pn结中的耗尽层为高电阻区域，存在一个由漂移区指向基体区的电场。其中，由于传统的sgt中a点和b点之间的电离积分不均匀，导致sgt的击穿电压被减低。
77.因此，本技术实施例在第二沟槽区内设置有第二绝缘层。
78.由于第二绝缘层的存在，漂移区的耗尽层发出的电力线难以直接进入源极，降低了sgt结构中a点的电场而提高b点附近的电场。a点电场强度的降低使得基体区与漂移区交界处的电离积分更加均匀，有助于提高器件的击穿电压。
79.同时，本技术实施例通过刻槽的方式在基体区的两侧面分别刻蚀形成第一沟槽区和第二沟槽区。第一沟槽区用于形成屏蔽栅和控制栅，同时，第二沟槽区内，基体区的侧方通过p型掺杂形成p型源区，n型源区设置于基体区的上方。因此，由p型源区和n型源区组成的源区在基体区的上方和侧方包围连接该基体区。通过纵向的p型源区结构，基体区上方能够仅仅用于形成n型源区，因此本技术实施例提供的具有纵向p型源区的沟槽型场效应晶体管具有更小的横截面，进一步能够缩小晶体管的体积。
80.实施例三
81.与实施例一所示的具有纵向p型源区的沟槽型场效应晶体管相对应地，本技术还提供了一种具有纵向p型源区的沟槽型场效应晶体管的制备方法及相应的实施例。
82.图3是本技术实施例示出的具有纵向p型源区的沟槽型场效应晶体管的制备方法的流程示意图。
83.参见图3，所述具有纵向p型源区的沟槽型场效应晶体管制备方法，包括：
84.301、以半导体材料制备衬底区；
85.在本技术实施例中，以n型重掺杂半导体材料制备衬底区，即衬底区的掺杂类型为n型掺杂，且衬底区的掺杂浓度为重掺杂浓度。
86.302、在所述衬底区上外延形成漂移区；
87.在本技术实施例中，可以根据实际需求采用不同的外延工艺，包括但不限于：气相外延(vapour phase epitaxy，vpe)或化学气相沉积(chemical vapor deposition，cvd)。
88.303、在所述漂移区上以离子注入或扩散方式形成基体区；
89.离子注入工艺是对硅材料进行掺杂的过程，在实际应用过程中，将功率器件产品放在离子注入机的一端，掺杂离子源设置在离子注入机另一端。在掺杂离子源一端，掺杂体原子被离子化，从而带有一定的电荷，被电场加到超高速，穿过产品表层，利用原子的动量将掺杂原子注入功率器件，形成掺杂区。
90.扩散工艺是在硅材料表面掺入纯杂质原子的过程，在实际应用过程中，通常使用乙硼烷或磷烷作为离子源，采用间歇式扩散或替位式扩散的方式，将纯杂质原子掺入硅材料表面。
91.需要说明的是，本技术实施例对于基体区所采用的制备方式并没有严格的限定，在实际过程中，可以根据实际需求选用上述不同工艺完成基体区的制备。
92.304、在所述基体区上用n型掺杂半导体材料形成n型源区；
93.305、在所述漂移区、所述基体区以及所述源区的一侧刻蚀第一沟槽；
94.306、在所述第一沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成屏蔽栅、第一绝缘层和控制栅；在所述第一沟槽上方形成金属栅极；
95.优选地，本技术实施例中，在所述沟槽内依次沉积氧化物、p型中掺杂多晶硅、氧化物和重掺杂多晶硅，形成所述屏蔽栅、绝缘层和控制栅。
96.307、在所述漂移区与所述第一沟槽相对的一侧刻蚀第二沟槽；
97.在本技术实施例中，通过光刻工艺在所述漂移区的一侧刻蚀出沟槽，并通过湿法腐蚀或干法腐蚀对残留的光刻胶进行去除。
98.308、在所述第二沟槽内，以离子注入方式在所述基体区的侧方形成p型源区；
99.在本技术实施例中，所述p型源区的上方与所述n型源区连接；所述p型源区和所述n型源区组成源区；
100.309、在所述n型源区的上方以及所述p型源区的侧方形成源极；
101.310、在衬底区下方制作漏极。
102.本技术实施例通过刻槽的方式在基体区的两侧面分别刻蚀形成第一沟槽区和第二沟槽区。第一沟槽区用于形成屏蔽栅和控制栅，同时，第二沟槽区内，基体区的侧方通过p型掺杂形成p型源区，n型源区设置于基体区的上方。因此，由p型源区和n型源区组成的源区在基体区的上方和侧方包围连接该基体区。通过纵向的p型源区结构，基体区上方能够仅仅用于形成n型源区，因此本技术实施例提供的具有纵向p型源区的沟槽型场效应晶体管具有更小的横截面，进一步能够缩小晶体管的体积。
103.实施例四
104.与实施例二所示的具有纵向p型源区的沟槽型场效应晶体管相对应地，本技术还提供了另外一种具有纵向p型源区的沟槽型场效应晶体管的制备方法。
105.图4是本技术实施例示出的具有纵向p型源区的沟槽型场效应晶体管的制备方法的流程示意图。
106.参见图4，所述屏蔽栅沟槽型场效应晶体管的制备方法，包括：
107.401、以半导体材料制备衬底区；
108.402、在所述衬底区上外延形成漂移区；
109.403、在所述漂移区上以离子注入或扩散方式形成基体区；
110.404、在所述基体区上用n型掺杂半导体材料形成n型源区；
111.405、在所述漂移区、所述基体区以及所述源区的一侧刻蚀第一沟槽；
112.406、在所述第一沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成屏蔽栅、第一绝缘层和控制栅；在所述第一沟槽上方形成金属栅极；
113.407、在所述漂移区与所述第一沟槽相对的一侧刻蚀第二沟槽；
114.408、将氧化物以离子注入方式形成第二绝缘层；
115.409、在所述第二沟槽内，以离子注入方式在所述基体区的侧方形成p型源区；
116.在本技术实施例中，所述p型源区的上方与所述n型源区连接；所述p型源区和所述n型源区组成源区。
117.410、在所述第二绝缘层的上方沉积金属形成所述源极；所述源极连接所述n型源区和p型源区；
118.411、在所述n型源区的上方以及所述p型源区的侧方形成源极；
119.412、在衬底区下方制作漏极。
120.本技术实施例在基体区侧面刻蚀出第二沟槽，且在第二沟槽内设置有第二绝缘层。由于第二绝缘层的存在，漂移区的耗尽层发出的电力线难以直接进入源极，降低了晶体管结构中a点的电场而提高b点附近的电场。a点电场强度的降低使得基体区与漂移区交界处的电离积分更加均匀，有助于提高器件的击穿电压。
121.以上已经描述了本技术的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。