主机常驻转换层有效性检查技术的制作方法

主机常驻转换层有效性检查技术
1.分案申请的相关信息
2.本案是分案申请。本分案的母案是发明名称为“主机常驻转换层有效性检查技术”、申请日为2019年9月23日、申请号为201980062579.5的中国发明专利申请案。
3.优先权申请案
4.本技术案主张2018年9月25日提交的第16/140,952号美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
技术领域
5.本技术涉及存储器装置，更具体而言，涉及主机常驻转换层有效性检查技术。


背景技术：

6.通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持数据且包含随机存取存储器(ram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等等。非易失性存储器可通过当未被供电时保持所存储的数据而提供持久的数据，且可包含nand快闪存储器、nor快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)和电阻可变存储器，例如相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)和磁阻随机存取存储器(mram)、3d xpoint
tm
存储器等等。
7.存储器单元通常布置成矩阵或阵列。多个矩阵或阵列可组合到存储器装置中，且多个装置可组合以形成存储器系统的存储容量，如固态驱动器(ssd)、通用快闪存储(ufs
tm
)装置、multimediacard(mmc)固态存储装置、嵌入式mmc装置(emmc
tm
)等。
8.存储器系统可包含一或多个处理器或其它存储器控制器，用于执行逻辑函数以操作所述存储器装置或与外部系统介接。存储器矩阵或阵列可包含组织成数个物理页的数个存储器单元块。存储器系统可从主机接收与存储器操作相关联的命令，所述操作例如读取或写入操作以在存储器装置与主机之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据和地址数据，等)，擦除操作以从存储器装置擦除数据，或执行一或多个其它存储器操作。
9.利用存储器作为用于多种多样的电子应用的易失性和非易失性数据存储装置，所述电子应用包含例如个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如mp3播放器)、电影播放器和其它电子装置。存储器单元可布置成阵列，其中阵列在存储器装置中使用。
10.许多电子装置包含若干主要组件：主机处理器(例如，中央处理单元(cpu)或其它主处理器)；主存储器(例如，一或多个易失性或非易失性存储器装置，如动态ram(dram)、移动或低功率双倍数据速率同步dram(ddr sdram)等)；以及存储装置(例如，非易失性存储器(nvm)装置，如快闪存储器、只读存储器(rom)、ssd、mmc或其它存储卡结构或组合件，或易失
性和非易失性存储器的组合等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(gpu)、功率管理电路系统、基带处理器或一或多个收发器电路等。


技术实现要素：

11.本技术的一方面提供一种用于存储器装置的主机常驻转换层有效性检查的方法，所述方法包括：在所述存储器装置处从主机装置接收操作命令，其中所述操作命令包括物理块地址pba和第一签名；基于所述pba在所述存储器装置处产生第二签名；确定所述第一签名与所述第二签名不匹配；以及响应于确定所述第一签名与所述第二签名不匹配，不使用所述pba执行所述操作命令。
12.本技术的另一方面提供一种存储器装置，所述存储器装置包括：控制器，其经配置以执行操作，所述操作包括：在所述存储器装置处从主机装置接收操作命令，其中所述操作命令包括物理块地址pba和第一签名；基于所述pba在所述存储器装置处产生第二签名；确定所述第一签名与所述第二签名不匹配；以及响应于确定所述第一签名与所述第二签名不匹配，不使用所述pba执行所述操作命令。
13.本技术的另一方面提供一种机器可读介质，所述机器可读介质存储指令，在由存储器装置执行所述指令时，导致所述存储器装置执行操作，所述操作包括：在所述存储器装置处从主机装置接收操作命令，其中所述操作命令包括物理块地址pba和第一签名；基于所述pba在所述存储器装置处产生第二签名；确定所述第一签名与所述第二签名不匹配；以及响应于确定所述第一签名与所述第二签名不匹配，不使用所述pba执行所述操作命令。
附图说明
14.在不一定按比例绘制的图式中，相似标号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同情况。图式借助于实例而非限制性地大体上说明本文件中所论述的各种实施例。
15.图1说明包含可在其上实施本发明主题的一或多个实例的存储器装置的环境的实例系统。
16.图2大体上说明用于使用主机常驻ftl的方面在快闪存储器系统处实施存储器操作的实例方法的流程图。
17.图3大体上说明用于有效地监测和更新用于主机常驻ftl操作的主机映射表数据的实例方法的流程图。
18.图4说明本文中论述的技术(例如，方法)中的任何一或多者可在其上执行的实例机器的框图。
具体实施方式
19.例如nand存储器等基于快闪存储器的存储装置可使用快闪转换层(ftl)来将i/o请求的逻辑地址(常常称为逻辑块地址(lba))转换成存储于一或多个ftl映射表中的对应快闪存储器地址(有时称为物理地址或物理块地址(pba)。lba可为由主机用于管理数据的逻辑地址，且pba可为由快闪存储器用于管理数据存储和检索的物理地址。移动存储装置通
常具有大小受约束的高速缓存，并且因此常常缺乏存储器来存储整个映射表。因此，可按需求从快闪存储器检索映射表的部分，其可致使随机读取性能劣化。
20.为了改进随机读取性能，本文中所描述的技术实现除耦合到主机的存储器装置的存储器单元之外的主机常驻存储器作为ftl映射表的高速缓存的使用。在主机常驻ftl下，从主机存储器读取ftl数据的速度比从快闪存储器读取ftl数据的速度快，并且主机可通过检索快闪存储器的物理块地址(pa)且将pba包含在存储器请求中到快闪存储器来起始存储器操作。pba可由主机使用主机的ftl存储器高速缓存和主机的lba检索。在接收存储器请求后，快闪存储器系统可立即检索与pba相关联的数据，而无与存取基于快闪存储器的映射表以及使用lba获得pba相关联的延迟。
21.在主机常驻ftl的某些实施方案中，随机读取工作负荷性能的改进可为显著的。然而，本发明人已识别可辅助验证主机存储器请求的完整性的用于主机常驻ftl的技术。主机常驻ftl的直接实施方案可假定映射表在主机起始的操作之间保持准确。然而，连接到主机的存储器系统或存储器装置通常在主机起始的操作之间或在主机空闲的时间期间执行内务处理操作，例如垃圾收集和耗损均衡。内务处理操作在存储器装置处常驻的映射表周围移动数据且常常修正和更新所述映射表。在不进行一些有效性检查的情况下，主机常驻ftl的直接实施，例如存储器系统盲目地使用主机提供的pba以存取快闪数据，可能常常导致存储器系统在不正确或非预期的pba处存取快闪存储器。
22.图1说明包含经配置以通过通信接口通信的主机105及存储器装置110的环境100的实例。主机105或存储器装置110可包含于多种产品150中，如用以支持产品150的处理、通信或控制的iot装置(例如，制冷机或其它电器、传感器、马达或致动器、移动通信装置、汽车、移动电话、无人机等)。
23.存储器装置110包含存储器控制器115或控制器电路系统和存储器阵列120，包含例如一或多个个别存储器裸片(例如，三维(3d)nand裸片的堆叠)。在3d架构半导体存储器技术中，竖直结构堆叠于多个层次中，且耦合以形成物理页，从而增大给定占据面积(即外观尺寸)中的存储器装置(例如，存储装置)的存储密度。在一实例中，存储器装置110可为离散存储器装置。
24.一或多个通信接口111可用来在存储器装置110与主机105的一或多个其它组件之间传送数据，例如串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、ufs接口、emmc
tm
接口，或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读卡器或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参看图4的机器400论述的组件的某一部分或全部的机器。数据可经由输入/输出(i/o)总线在存储器装置110与其它组件之间传送，所述输入/输出总线可包含在传送数据时(例如，在从存储器阵列读取或写入到存储器阵列之前)用于暂时地存储数据的一或多个锁存器。
25.存储器控制器115可从主机105接收指令，并可与存储器阵列通信，以便将数据传送到存储器阵列的存储器单元、平面、子块、区或页面中的一或多个(例如，写入或擦除)或传送来自前述各项的数据(例如，读取)。存储器控制器115可尤其包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含被配置成控制存储器阵列120上的存取且在主机105与存储器装置110之间提供转换层的一或多个存储器控制单元、
电路、控制电路系统或组件。存储器控制器115可包含用以将数据传送到存储器阵列120或传送来自存储器阵列的数据的一或多个i/o电路(和对应锁存器)、高速缓存、线或接口。存储器控制器115可包含存储器管理器125和阵列控制器135。
26.阵列控制器135尤其可包含经配置以控制存储器操作的电路系统或组件，所述存储器操作与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元、从所述一或多个存储器单元读取数据或者擦除所述一或多个存储器单元相关联。所述存储器操作可基于例如从主机105接收的主机命令，或在内部由存储器管理器125产生(例如，与耗损均衡、错误检测或校正等结合)。
27.阵列控制器135可包含错误校正码(ecc)组件140，所述ecc组件可尤其包含ecc引擎、或经配置以检测或校正与向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据或从中读取数据相关联的错误的其它电路系统。ecc组件140例如可检测或计算与执行多个存储器操作相关联的误码率(ber)。ber可对应于i/o总线的锁存器中出现的位错误、存储器控制器115的内部错误、nand阵列中的一或多个或存储器装置110的一或多个多层级单元(multi-level cell；mlc)中的任何一或多个中出现的错误。存储器控制器115可被配置成有效地检测并从与各种操作或数据存储相关联的错误出现(例如，位错误、操作错误、崩溃条件、隔栏、挂断等等)恢复，同时维持在主机105与存储器装置110之间传送的数据的完整性、或维持所存储数据的完整性(例如，使用冗余raid存储等等)，并可移除(例如，退除)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等等)以防止未来错误。阵列控制器135可将检测到的ber信息发射到存储器管理器125以进行存储和跟踪。存储器控制器115可包含跟踪从主机接收到的存储器命令的命令队列(未展示)。队列中的命令可以先进先出(first-in first-out；fifo)方式、堆叠方式、失序地、根据优先权或以任何其它适合的次序由存储器控制器115执行。
28.所描述的存储器装置110包含与存储器阵列120相关联的签名电路系统160。在一些实施方案中,存储器装置110的存储器控制器115可包含经配置以实施签名电路系统160的功能的控制电路系统。在其它实施方案中，签名电路系统160可包含用于实施所描述功能性的独立的控制电路系统。在又其它实施方案中，控制电路系统可在签名电路系统160与存储器控制器115之间划分以实施签名电路系统160的所描述功能。在所描绘的实例中，阵列控制器135形成存储器控制器115的一部分，并且签名电路系统160形成阵列控制器的一部分。在其它实施方案中，签名电路系统160可以在阵列控制器135的外部和/或外侧。举例来说，签名电路系统160(或其任何个别组件)可为耦合到环境100中的一或多个组件的独立组件。然而，经物理地定位，提供签名电路系统160的额外功能性的结构用于验证由主机105提供的pba以防止对存储器装置的错误或恶意存取。
29.存储器管理器125可尤其包含电路系统或固件，如与各种存储器管理功能相关联的数个组件或集成电路。出于当前描述的目的，将在nand存储器的上下文中描述实例存储器操作及管理功能。本领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。此类nand管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测(例如，ber监控)或校正、块引退或一或多个其它存储器管理功能。存储器管理器125可以将主机命令(例如，从主机接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或者产生用于阵列控制器135或存储器装置110的一或多个其它
组件的装置命令(例如，以实现各种存储器管理功能)。
30.存储器管理器125可包含管理表130的集合，所述管理表经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115存储器阵列或一或多个存储器单元相关联的各种信息且可包含ftl表)。举例来说，管理表130可包含关于耦合到存储器控制器115的一或多个存储器单元块的ftl映射信息、块使用期(block age)、块擦除计数、错误历史、错误参数信息、主机重置逾时值、存储器操作命令延时或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个(例如，错误参数)检测到的错误的数目高于阈值(例如，可允许的错误阈值)，则位错误可称为不可校正的位错误。管理表130尤其可维持可校正或不可校正位错误的计数。
31.存储器阵列120可包含布置在例如数个装置、平面、子块、块或页中的多个存储器单元。作为一个实例，48gb tlc nand存储器装置可包含每页18,592字节的数据(16,384 2208字节)、每块1536页、每平面548个块和每装置4个或更多个平面。作为另一实例，32gb mlc存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(b)的数据(16,384 2208字节)、每块1024页、每平面548个块及每装置4个平面，但与对应tlc存储器装置相比所需的写入时间为一半且编程/擦除(p/e)循环为两倍。其它实例可以包含其它数量或布置。在一些实例中，存储器装置或其部分可在slc模式中或在所需mlc模式(如tlc、qlc等)中选择性操作。
32.在操作中，数据通常以页写入到存储器装置110或从存储器装置读取，且以块擦除。然而，可按需要对存储器单元的较大或较小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。存储器装置110的数据传送大小通常称为页，而主机装置的数据传送大小通常称为扇区。
33.不同类型的存储器单元或存储器阵列120可提供不同页大小，或可能需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同误码率，这可能引起需要不同量的元数据来确保数据页的完整性(例如，相比于具有较低误码率的存储器装置，具有较高误码率的存储器装置可能需要更多字节的错误校正码数据)。作为实例，mlc nand快闪装置可能具有比对应单层级单元(slc)nand快闪装置更高的位错误率。因此，mlc装置可需要比对应slc装置更多的用于错误数据的元数据字节。
34.图2大体上说明用于使用主机常驻ftl的方面在快闪存储器系统处实施存储器操作的实例方法200的流程图。在某些实例中，所述方法可辅助验证从主机接收到的pba对应于由主机提供的lba。在没有某一形式的验证的情况下，恶意主机可提供lba和不相关pba，其可导致存取并不意欲可由主机存取或并不意欲由主机使用在存储器系统处接收到的特定主机存储器请求存取的快闪存储器数据。在201处，存储器系统可在主机常驻ftl操作模式期间接收包含pba和签名的主机存储器请求。在203处，存储器控制器可产生第二签名。在205处，存储器控制器可将第一签名与第二签名进行比较以提供匹配结果。在207处，如果匹配结果指示第一签名匹配第二签名，则存储器控制器可使用从主机接收的pba执行存储器请求。在209处，当匹配结果指示第一签名不匹配第二签名时，存储器不使用第一签名执行存储器请求。
35.在某些实例中，从主机接收的存储器请求可包含lba。假定lba与pba映射。在一些
实例中，存储器控制器可包含第二映射表，其包含或指示存储器控制器可与所接收的存储器请求相关联的lba，且可确定所接收的lba是否为用于所接收的存储器请求的有效lba。如果lba对于存储器请求未被指示为有效的或未被分配，则存储器控制器并不继续进行以进一步处理存储器请求。在某些实例中，存储器控制器可包含指示存储器请求可存取的pba的表或记录，且可确定所接收的pba是否为用于所接收的存储器请求的有效pba。如果pba未被指示为对于由存储器请求存取为有效的，则存储器控制器不继续进行以进一步处理存储器请求。
36.在某些实例中，存储器请求中由主机提供的签名可由存储器装置使用用于产生第二签名的相同方法产生。当将映射表信息从存储器装置提供到主机以供在主机常驻ftl操作模式期间使用时，存储器装置可产生且提供每一pba的签名。当在主机常驻ftl操作模式期间接收到存储器请求时，基于从主机接收到的pba产生且匹配第二签名可确保pba尚未无意地或有意地更改。
37.图3大体上说明用于产生每一签名的方法的实例流程图。在301处，散列电路可接收映射表的记录的pba和令牌。所述记录可包含相关联lba，使得所述记录包括主机lba到存储器装置pba的映射。令牌可为值或值序列。令牌可为指派到存储器装置或由存储器装置产生的秘密令牌。在303处，散列电路可使用数个散列算法或例程中的一者产生散列。此类算法可包含但不限于无密钥加密散列函数，例如blake、ecoh、fsb、gost、has-160、haval、jh、消息-摘要(mdn)系列函数中的一者、安全散列算法(sah-n)系列函数中的一者等。在一些实例中，散列电路可接收密码本(pad)、密码本值或密码本序列。在一些实例中，密码本可提供加密散列函数如何终止的指示。在305处，签名可为散列的子集，且可从散列提取。在某些实例中，lba可用作指针以从散列提取签名。举例来说，如果散列电路产生256位散列，且签名为32位，则lba可用于确定可从散列的哪一位位置开始提取32位签名。在某些实例中，散列电路系统可包含将lba用作可指定将用于从散列提取签名的位位置的参数的指针函数。在一些实例中，lba可用于识别用以提取可形成签名的位或字节的序列号的起始点。在一些情形中，存储器装置的制造商或存储器装置用户将尝试保持指针函数为秘密以遏制对侵入存储器装置或包含存储器装置的系统的尝试。
38.图4说明本文中论述的技术(例如，方法)中的任何一或多者可在其上执行的实例机器400的框图。在替代实施例中，机器400可作为独立装置而操作，或可连接(例如，联网)到其它机器。在联网部署中，机器400可在服务器-客户端网络环境中以服务机、客户机的容量操作。在一实例中，机器400可充当对等(p2p)(或其它分布式)网络环境中的对等机器。机器400可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、移动电话、网络器具、iot装置、汽车系统，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅示出单个机器，但术语“机器”还应被视为包含单独或联合执行一组(或多组)指令以执行本文论述的方法论中的任何一种或多种的任何机器集合，如云计算、软件即服务(saas)、其它计算机集群配置。
39.如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或可通过逻辑、组件、装置、封装或机构来操作。电路系统为在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可以随时间推移和基础硬件变化而为灵活的。电路包含当操作时可单独或组合地进行特定任务的部件。在实例中，可以不可改变地
设计电路系统的硬件以进行特定操作(例如，硬连线)。在实例中，电路的硬件可以包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，改变硬件组成部分的根本电性质，例如从绝缘体变为导体，或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接创建硬件中的电路系统部件以当在操作中时实行特定任务的部分。因此，当装置操作时计算机可读媒体以通信方式耦合到电路系统的其它组件。在一实例中，物理组件中的任一个可用于超过一个电路中的超过一个部件中。例如，在操作下，执行单元可以在一个时间点用于第一电路系统的第一电路，并且由第一电路系统中的第二电路重新使用，或在不同时间由第二电路系统中的第三电路重新使用。
40.机器(例如，计算机系统)400(例如，主机105、存储器装置110等)可包含处理装置402(例如，硬件处理器、中央处理单元(cpu)、图形处理单元(gpu)、硬件处理器核心或其任何组合，例如存储器装置110的存储器控制器等)、主存储器404(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，如同步dram(sdram)或rambus dram(rdram)等)、静态存储器406(例如，快闪存储器、静态随机存取存储器(sram)等)以及数据存储系统418，其中的一些或全部可经由互连链路(interlink)(例如，总线)430彼此通信。
41.处理装置402可表示一或多个通用处理装置，如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置402可经配置以执行用于进行本文中所论述的操作和步骤的指令426。计算机系统400可进一步包含网络接口装置408以经由网络420通信。
42.数据存储系统418可包含机器可读存储媒体424(也称为计算机可读媒体)，其上存储有一或多组指令426或体现本文中所描述的方法或功能中的任一或多种的软件。指令426还可在其由计算机系统400执行期间完全或至少部分地驻留在主存储器404内或处理装置402内，主存储器404和处理装置402还构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418或主存储器404可对应于图1的存储器装置110。
43.在一个实施方案中，指令426包含用以实施对应于如上文关于图2或图3所论述的一或多个主机常驻ftl操作的功能性的指令。虽然机器可读存储媒体424在实例实施方案中展示为单个媒体，但术语“机器可读存储媒体”应认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。在一实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体为非暂时性传播信号。集中式机器可读媒体的具体实例可包含：非易失性存储器，如半导体存储器装置(例如，电可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom))和快闪存储器装置；磁盘，如内部硬盘和可移式盘；磁光盘；以及cd-rom和dvd-rom盘。
44.机器400可进一步包含显示单元、字母数字输入装置(例如，键盘)和用户接口(ui)导航装置(例如，鼠标)。在一实例中，显示单元、输入装置或ui导航装置中的一或多个可以是触摸屏显示器。机器信号发生装置(例如，扬声器)，或一或多个传感器，例如全球定位系统(gps)传感器、指南针、加速度计或一或多个其它传感器。机器400可包含输出控制器，例如串行(例如，通用串行总线(usb)、平行或其它有线或无线(例如，红外(ir)、近场通信(nfc)等)连接以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
45.指令426(例如，软件、程序、操作系统(os)等)或存储在数据存储装置418上的其它数据可由主存储器404存取以供处理装置402使用。主存储器404(例如，dram)通常快速但易失，并且因此为与适用于长期存储(包含在处于“关断”条件中时)的数据存储装置418(例如，ssd)不同类型的存储装置。供用户或机器400使用的指令426或数据通常加载在主存储器404中，以供处理装置402使用。在主存储器404已满时，可分配来自数据存储装置418的虚拟空间以补充主存储器404；然而，因为数据存储装置418装置通常比主存储器404慢，并且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置延时(相较于主存储器404，例如，dram)而可能极大地降低用户体验。另外，用于虚拟存储器的数据存储装置418的使用可能极大地减少数据存储装置418的可用使用寿命。
46.与虚拟存储器相比，虚拟存储器压缩(例如，linux
tm
内核特征“zram”)使用存储器的部分作为压缩块存储装置以避免对数据存储装置418的寻呼。寻呼可直到有必要将此类数据写入到数据存储装置418时才在压缩块中发生。虚拟存储器压缩增大主存储器404的可用大小，同时减小对数据存储装置418的耗损。
47.针对移动电子装置或移动存储装置而优化的存储装置传统上包含mmc固态存储装置(例如，微安全数字(microsd
tm
)卡，等)。mmc装置包含与主机(例如，主机装置)的若干并行接口(例如，8位并行接口)，且通常可从主机移除且与主机分离的组件。相比之下，emmc
tm
装置附接到电路板且视为主机的组件，其读取速度比得上基于串行ata
tm
(串行高级技术(at)附接，或sata)的ssd装置。然而，对移动装置性能的需求继续增加，以便完全启用虚拟或扩增现实装置，利用提高的网络速度等。响应于此需求，存储装置已从并行通信接口转换到串行通信接口。包含控制器和固件的通用快闪存储(ufs)装置使用具有专用读取/写入路径的低电压差分信令(low-voltage differential signaling；lvds)串行接口与主机通信，从而进一步推进了更高的读取/写入速度。
48.可进一步利用数个传送协议中的任一者(例如，帧中继、因特网协议(ip)、发射控制协议(tcp)、用户数据报协议(udp)、超文本传送协议(http)等)经由网络接口装置408使用发射媒体在网络420上发射或接收指令424。实例通信网络可以包含局域网(lan)、广域网(wan)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通老式电话(pots)网络，以及无线数据网络(例如，电气和电子工程师协会(ieee)802.11系列标准，称为ieee 802.16系列标准，称为)、ieee 802.15.4系列标准、点对点(p2p)网络等。在一实例中，网络接口装置408可包含一或多个物理插孔(例如，以太网、同轴或电话插孔)或一或多个天线以连接到通信网络420。在一实例中，网络接口装置408可包含多个天线以使用单输入多输出(simo)、多输入多输出(mimo)或多输入单输出(miso)技术中的至少一个无线地通信。术语“发射媒体”应被认为包含能够存储、编码或携载指令以由机器400
执行的任何无形媒体，并且包含数字或模拟通信信号或其它无形媒体以促进此类软件的通信。
49.额外注释及实例
50.实例1为一种方法，其包括：在存储器装置处从主机装置接收操作命令，其中所述命令包含逻辑块地址(lba)、物理块地址(pba)和第一签名；在所述存储器装置处产生第二签名；比较所述第一签名与所述第二签名以提供匹配结果；当所述匹配结果指示所述第一签名与所述第二签名相同时，执行操作；以及当所述匹配结果指示所述第一签名不匹配所述第二签名时，不使用所述pba执行所述操作。
51.在实例2中，根据实例1所述的标的物，其包含确定所述逻辑块地址被分配用于与所述操作命令相关联的操作。
52.在实例3中，根据实例1到2中任一项所述的标的物，其包含确定所述lba未被分配用于与所述操作命令相关联的操作，且不执行所述操作。
53.在实例4中，根据实例1到3中任一项所述的标的物，其中所述存储器装置为快闪存储器装置。
54.在实例5中，根据实例1到4中任一项所述的标的物，其中所述存储器装置为nand存储器装置。
55.在实例6中，根据实例1到5中任一项所述的标的物，其包含在所述存储器装置处产生所述第一签名。
56.在实例7中，根据实例6所述的标的物，其包含将逻辑块地址映射信息从所述存储器装置发送到所述主机装置，其中所述逻辑块地址映射信息包含所述第一签名。
57.在实例8中，根据实例6到7中任一项所述的标的物，其中产生所述第一签名包含：在散列电路处接收所述pba及与所述存储器装置相关联的令牌；以及使用所述pba、所述令牌及所述散列电路产生第一散列。
58.在实例9中，根据实例8所述的标的物，其中产生所述第一签名包含在所述散列电路处接收密码本值，以及使用所述密码本值产生所述第一散列。
59.在实例10中，根据实例8到9中任一项所述的标的物，其包含提取所述第一散列的第一子集以提供所述第一签名，其中提取所述第一子集包含在所述第一散列内的位置处开始提取所述第一散列的第一数目个连续字节，所述位置是使用与所述pba映射的逻辑块地址确定。
60.在实例11中，根据实例10所述的标的物，其中产生所述第二签名包含：在所述散列电路处接收所述pba及与所述存储器装置相关联的令牌；以及产生第二散列。
61.在实例12中，根据实例11所述的标的物，其中产生所述第一签名包含在所述散列电路处接收密码本值，以及使用所述密码本值产生所述第二散列。
62.在实例13中，根据实例11到12中任一项所述的标的物，其包含提取所述第二散列的第二子集以提供所述第二签名，其中提取所述第二子集包含在所述第二散列内的位置处开始提取所述第二散列的所述第一数目个连续字节，所述位置是使用从所述主机装置接收的所述逻辑块地址确定。
63.实例14为一种存储器装置，其包括：高速缓存，其经配置以保持所述存储器装置的映射表的一部分；快闪存储器，其经配置以存储和检索主机装置的用户数据，且存储所述存
储器装置的所述映射表；以及控制器电路系统，其经配置以：在存储器装置处从主机装置接收命令以执行存储器操作，其中所述命令包含逻辑块地址(lba)、物理块地址(pba)和第一签名；在所述控制器的散列电路系统处产生第二签名；比较所述第一签名与所述第二签名以提供匹配结果；当所述匹配结果指示所述第一签名与所述第二签名相同时，使用所述pba执行所述存储器操作；以及当所述匹配结果指示所述第一签名不匹配所述第二签名时，不使用所述pba执行所述存储器操作。
64.在实例15中，根据实例14所述的标的物，其中所述控制器经配置以产生所述第一签名。
65.在实例16中，根据实例15所述的标的物，其中所述控制器经配置以将逻辑块地址映射信息从所述存储器装置发送到所述主机装置，其中所述逻辑块地址映射信息包含所述第一签名。
66.在实例17中，根据实例15到16中任一项所述的标的物，其中所述控制器经配置以将所述lba映射到所述快闪存储器的pba，以执行所述散列电路系统的散列例程以基于所述pba和所述存储器装置的令牌产生第一散列。
67.在实例18中，根据实例17所述的标的物，其中所述控制器经配置以接收密码本序列，且执行所述散列电路系统的所述散列例程以基于所述pba、所述令牌和所述密码本序列产生所述第一散列。
68.在实例19中，根据实例17到18中任一项所述的标的物，其中所述控制器经配置以提取所述第一散列的第一子集以提供所述第一签名。
69.在实例20中，根据实例19所述的标的物，其中所述控制器经配置以产生指向所述散列内开始提取所述第一子集的位置的指针，其中所述指针是从所述lba导出。
70.在实例21中，根据实例17到20中任一项所述的标的物，其中所述控制器经配置以：接收从所述主机接收的所述pba；执行所述散列电路系统的所述散列例程以基于所述pba和所述存储器装置的所述令牌产生第二散列；以及提取所述第二散列的第二子集以提供所述第二签名。
71.实例22为至少一种机器可读媒体，其包含指令，所述指令在由处理电路系统执行时致使所述处理电路系统执行操作以实施实例1到21中的任一者。
72.实例23为一种设备，其包括用于实施实例1到21中的任一者的构件。
73.实例24为一种实施实例1到21中的任一者的系统。
74.实例25为一种实施实例1到21中的任一者的方法。
75.以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。图式借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示或所描述的那些元件的实例。此外，本发明人还预期使用相对于特定实例(或其一个或更多个方面)或相对于本文展示或描述的其它实例(或其一个或更多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一个或更多个方面)。
76.在本文件中，如专利文件中常见，使用术语“一”以包含一个或多于一个，这与“至少一个”或“一个或更多个”的任何其它例子或用途无关。在本文档中，术语“或”用于指代非排它性或，使得除非另有指示，否则“a或b”可以包含“a而非b”、“b而非a”以及“a和b”。在所
附权利要求书中，术语“包含”和“其中(in which)”用作相应术语“包括”和“其中(wherein)”的通俗等效术语。同样，在所附权利要求书中，术语“包含”和“包括”是开放式的。权利要求中除了此类术语之后列出的元件之外还包含元件的系统、装置、物品或过程仍视为属于所述权利要求的范围。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且并不意欲对其对象施加数字要求。
77.在各种实例中，本文所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储在物理装置上的物理电路系统或固件。如本文中所使用，“处理器”意指任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(dsp)，或任何其它类型的处理器或处理电路，包含处理器或多核心装置群组。
78.如本文中所使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中称为“编程”，且可以包含对存储器单元写入或从存储器单元擦除两者(例如，存储器单元可经编程为擦除状态)。
79.根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设定、调整、计算、改变、清除、传送、调适、导出、限定、利用、修改、施加等)一定数量的损耗循环或损耗状态(例如，记录耗损循环、在存储器装置的操作发生时对存储器装置的操作进行计数、跟踪其起始的存储器装置的操作、评估对应于损耗状态的存储器装置特性等)。
80.根据本公开的一或多个实施例，存储器存取装置可经配置以关于每一存储器操作将磨损循环信息提供到存储器装置。存储器装置控制电路(例如，控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能改变。存储器装置可接收磨损周期信息且响应于磨损周期信息而确定一或多个操作参数(例如值、特征)。
81.本文中描述的方法实例可至少部分地由机器、装置或计算机实施。一些实例可以包含编码有指令的计算机可读媒体、装置可读媒体或机器可读媒体，所述指令可操作以配置电子装置以执行如以上实例中描述的方法。此类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等等。此类代码可包含用于执行各种方法的计算机可读指令。所述代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储在一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可以包含但不限于：硬盘、可移动磁盘、可移动光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(ram)、只读存储器(rom)、固态驱动器(ssd)、通用快闪存储(ufs)装置、嵌入式mmc(emmc)装置等。
82.以上描述既定是说明性的而非限制性的。举例来说，上文所描述的实例(或其一或多个方面)可彼此组合使用。如所属领域的一般技术人员在查阅以上描述后可使用其它实施例。所述摘要在遵守以下理解的情况下提交：其将不会用于解释或限制权利要求的范围或含义。此外，在以上具体实施方式中，可将各种特征分组在一起以简化本公开。此情况不应解释为期望未要求的公开特征对任何权利要求来说是必需的。实际上，发明主题可在于比特定所公开实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期此些实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附权利要求书以及所述权利要求书所具备的等效物的完整范围来确定。
83.附图翻译
84.图1
85.115存储器控制器
86.125管理
87.130快闪转换层表
88.control控制
89.ecc错误校正码
90.160签名电路
91.3dnand3维nand
92.105主机
93.图2
94.201在主机常驻快闪转换层操作模式期间接收包含物理块地址和签名的主机存储器请求
95.203产生第二签名
96.205将第一签名与第二签名进行比较以提供匹配结果
97.match匹配
98.207执行存储器请求
99.nomatch不匹配
100.209不执行存储器请求
101.图3
102.301在散列电路处接收物理块地址和令牌
103.303基于物理块地址和令牌产生散列
104.305使用与物理块地址相关联的逻辑块地址提取散列的一部分作为签名
105.图4
106.402处理装置
107.426指令
108.404主存储器
109.426指令
110.408网络接口装置
111.420网络
112.430总线
113.406静态存储器
114.418数据存储装置
115.424机器可读媒体
116.426指令