氮化物基半导体装置以及其制造方法与流程

氮化物基半导体装置以及其制造方法
本技术是2021年11月09日提交的题为“氮化物基半导体装置以及其制造方法”的中国专利申请202180004419.2的分案申请。
技术领域
1.本公开总体上涉及一种氮化物基半导体装置。更具体来说，本公开涉及一种具有电流阻挡层的氮化物基半导体装置。


背景技术：

2.近年来，关于高电子迁移率晶体管(hhmt)的深入研究已经非常普遍，尤其是对于高功率切换和高频率应用。iii族氮化物基hhmt利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构，所述量子阱类结构适应二维电子气(2deg)区，从而满足高功率/频率装置的需求。除了hemt之外，具有异质结构的装置的实例进一步包含异质结双极晶体管(hbt)、异质结场效应晶体管(hfet)和调制掺杂fet(modfet)。


技术实现要素：

3.根据本公开的一个方面，提供一种氮化物基半导体装置。氮化物基半导体装置包含第一氮化物基半导体层、单个iii-v族半导体层、第三氮化物基半导体层、第一源极电极和第二电极，以及栅极电极。第一氮化物基半导体层掺杂到第一导电类型。第二氮化物基半导体层安置在第一氮化物基半导体层上方。单个iii-v族半导体层安置在第一和第二氮化物基半导体层之间且掺杂到第一导电类型。单个iii-v族半导体层具有高电阻率区以及由高电阻率区包围的电流孔，其中高电阻率区包括比电流孔更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率。第三氮化物基半导体层安置在第二氮化物基半导体层上方。第一源极电极和第二电极安置在第三氮化物基半导体层上方。栅极电极安置在第三氮化物基半导体层上方以及第一和第二源极电极之间，其中栅极电极与电流孔对准。
4.根据本公开的一个方面，提供一种用于制造半导体装置的方法。方法包含如下步骤。形成第一氮化物基半导体层。单个iii-v族半导体层形成于第一氮化物基半导体层上方。第二氮化物基半导体层形成于第一氮化物基半导体层上方。第三氮化物基半导体层形成于第二氮化物基半导体层上方。执行蚀刻工艺以限定装置边界。执行氧化过程以横向地氧化单个iii-v族半导体层。栅极电极形成于第三氮化物基半导体层上方。
5.根据本公开的一个方面，提供一种氮化物基半导体装置。氮化物基半导体装置包含第一氮化物基半导体层、晶格层、第三氮化物基半导体层、第一源极电极和第二电极，以及栅极电极。第一氮化物基半导体层掺杂到第一导电类型。第二氮化物基半导体层安置在第一氮化物基半导体层上方。晶格层安置在第一和第二氮化物基半导体层之间且掺杂到第一导电类型。晶格层包括交替地堆叠的多个第一iii-v层和多个第二iii-v层。第一iii-v层中的每一个具有高电阻率区以及由高电阻率区包围的电流孔。高电阻率区包括比电流孔更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率。形成于高电阻率区与第一iii-v
层之间的电流孔之间的界面彼此对准。第三氮化物基半导体层安置在第二氮化物基半导体层上方。第一源极电极和第二电极安置在第三氮化物基半导体层上方。栅极电极安置在第三氮化物基半导体层上方以及第一和第二源极电极之间，其中栅极电极与电流孔对准。
6.根据本公开的一个方面，提供一种用于制造半导体装置的方法。方法包含如下步骤。形成第一氮化物基半导体层。晶格层形成于第一氮化物基半导体层上方，其中晶格层包括交替地堆叠的多个第一iii-v层和多个第二iii-v层。第二氮化物基半导体层形成于第一氮化物基半导体层上方。第三氮化物基半导体层形成于第二氮化物基半导体层上方。执行蚀刻工艺以限定装置边界。执行氧化过程以横向地氧化晶格层的第一iii-v层。栅极电极形成于第三氮化物基半导体层上方。
7.根据本公开的一个方面，提供一种氮化物基半导体装置。氮化物基半导体装置包含第一氮化物基半导体层、晶格层、第三氮化物基半导体层、第一源极电极和第二电极，以及栅极电极。第一氮化物基半导体层掺杂到第一导电类型。第二氮化物基半导体层安置在第一氮化物基半导体层上方。晶格层安置在第一和第二氮化物基半导体层之间且掺杂到第一导电类型。晶格层包括交替地堆叠的多个第一iii-v层和多个第二iii-v层。第一iii-v层中的每一个具有高电阻率区以及由高电阻率区包围的电流孔。高电阻率区包括比电流孔更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率。电流孔中的至少两个具有不同尺寸，使得形成于高电阻率区与电流孔之间的界面中的至少一个彼此未对准。第三氮化物基半导体层安置在第二氮化物基半导体层上方。第一源极电极和第二电极安置在第三氮化物基半导体层上方。栅极电极安置在第三氮化物基半导体层上方以及第一和第二源极电极之间，其中栅极电极与电流孔对准。
8.根据本公开的一个方面，提供一种用于制造半导体装置的方法。方法包含如下步骤。形成第一氮化物基半导体层。晶格层形成于第一氮化物基半导体层上方，其中晶格层包括交替地堆叠的多个第一iii-v层和多个第二iii-v层。第二氮化物基半导体层形成于第一氮化物基半导体层上方。第三氮化物基半导体层形成于第二氮化物基半导体层上方。执行蚀刻工艺以限定装置边界。执行氧化过程以横向地氧化晶格层的第一iii-v层，其中第一iii-v层的第一群组和第一iii-v层的第二群组具有横向尺寸不同的氧化区。栅极电极形成于第三氮化物基半导体层上方。
9.根据本公开的一个方面，提供一种氮化物基半导体装置。氮化物基半导体装置包含第一氮化物基半导体层、晶格层、第三氮化物基半导体层、第一源极电极和第二电极，以及栅极电极。第一氮化物基半导体层掺杂到第一导电类型。第二氮化物基半导体层安置在第一氮化物基半导体层上方。晶格层安置在第一和第二氮化物基半导体层之间且掺杂到第一导电类型。晶格层包括交替地堆叠的多个第一iii-v层和多个第二iii-v层。第一iii-v层中的每一个具有高电阻率区以及由高电阻率区包围的电流孔。高电阻率区包括比电流孔更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率。第一iii-v层中的至少两个具有不同浓度的相同第iii族元素。第三氮化物基半导体层安置在第二氮化物基半导体层上方。第一源极电极和第二电极安置在第三氮化物基半导体层上方。栅极电极安置在第三氮化物基半导体层上方以及第一和第二源极电极之间，其中栅极电极与电流孔对准。
10.通过此配置，具有垂直结构的半导体装置可以具有电流阻挡层。电流阻挡层可以通过将氧原子引入到iii-v半导体层中形成，因此电流孔的形成可以不含蚀刻工艺，由此改
进良品率。通过此种方式，可以容易地改变电流阻挡层的轮廓，这将有利于符合不同的装置设计。
附图说明
11.当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，不同特征可以不按比例绘制。也就是说，为了论述的清楚起见，各种特征的尺寸可以任意增大或减小。下文中参考图式更详细描述本公开的实施例，在图式中：
12.图1是根据本公开的一些实施例的半导体装置的竖直截面图；
13.图2a、图2b、图2c和图2d示出根据本公开的一些实施例的用于制造半导体装置的方法的不同阶段；
14.图3是根据本公开的一些实施例的半导体装置的竖直截面图；
15.图4是根据本公开的一些实施例的半导体装置的竖直截面图；
16.图5是根据本公开的一些实施例的半导体装置的竖直截面图；
17.图6是根据本公开的一些实施例的半导体装置的竖直截面图；
18.图7a、图7b、图7c和图7d示出根据本公开的一些实施例的用于制造半导体装置的方法的不同阶段；
19.图8是根据本公开的一些实施例的半导体装置的竖直截面图；
20.图9是根据本公开的一些实施例的半导体装置的竖直截面图；
21.图10是根据本公开的一些实施例的半导体装置的竖直截面图；
22.图11是根据本公开的一些实施例的半导体装置的竖直截面图；
23.图12是根据本公开的一些实施例的半导体装置的竖直截面图；
24.图13是根据本公开的一些实施例的半导体装置的竖直截面图；
25.图14是根据本公开的一些实施例的半导体装置的竖直截面图；
26.图15是根据本公开的一些实施例的半导体装置的竖直截面图；
27.图16是根据本公开的一些实施例的半导体装置的竖直截面图；以及
28.图17是根据本公开的一些实施例的半导体装置的竖直截面图。
具体实施方式
29.贯穿图式和详细描述使用共同参考数字来指示相同或类似组件。本公开的实施例将容易从结合附图进行的以下详细描述理解。
30.相对于某一组件或组件群组，或组件或组件群组的某一平面而指定空间描述，例如“在
……
上面”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等，以用于定向如相关联图中所示的组件。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不会因此类布置而有偏差。
31.此外，应注意，在实际装置中，归因于装置制造条件，描绘为近似矩形的各种结构的实际形状可能弯曲、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角仅为了方便表示层和特征。
32.在以下描述中，将半导体装置/裸片/封装、其制造方法和类似物阐述为优选实例。本领域技术人员将显而易见，可以在不脱离本公开的范围和精神的情况下作出修改，所述修改包含添加和/或取代。可以省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使本领域技术人员能够在不进行不当实验的情况下实践本文中的教示。
33.在本公开中，掺杂区可具有表示为掺杂类型的导电类型。例如，掺杂类型可以是n型或p型。术语“n型”可以包含正/负符号。例如，相对于n型掺杂剂，存在三种导电类型，包含“n
”、“n
‑”和“n”。n

掺杂区具有比n掺杂区高/重的掺杂浓度；并且n掺杂区具有比n-掺杂区高的掺杂浓度。相同符号的掺杂区可以具有不同的绝对掺杂浓度。例如，两个不同的n掺杂区可以具有相同或不同的绝对掺杂浓度。可以对p型掺杂应用定义。
34.在一些实施例中，n型掺杂剂可以包含但不限于硅(si)、碳(c)、锗(ge)、硒(se)、碲(te)等。在一些实施例中，p型掺杂剂可以包含但不限于镁(mg)、铍(be)、锌(zn)等。在本公开的示例性图解中，尽管将元件说明为单个层，但元件可以在其中包含多个层。
35.在本公开中，所使用的术语“晶格层”可以包含超晶格层。可以通过堆叠不同种类的外延生长层来形成超晶格层。在单个超晶格层中的层的数目大于一。在本公开中，对于晶格层的图示是示例性的。也就是说，尽管说明多于一个层以表示晶格层，但是可以使用更多的层安置在单个晶格层中。
36.图1是根据本公开的一些实施例的半导体装置1a的竖直截面图。半导体装置1a包含衬底10、氮化物基半导体层12、单个iii-v族半导体层14a、氮化物基半导体层16和18、源极电极20和22、掺杂的氮化物基半导体层30、栅极电极32和漏极电极40。
37.衬底10可以是掺杂成具有第一导电类型的氮化物基半导体层。在一些实施例中，衬底10被掺杂成具有n导电类型。衬底10的示例性材料可以包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x y≤1)、al
x
ga
(1-y)
n(其中y≤1)。例如，衬底10可以是n型gan衬底。
38.氮化物基半导体层12安置在衬底10上/之上。氮化物基半导体层12可以包含漂移区。漂移区可以允许电流垂直地流过氮化物基半导体层12。例如，至少一个电流可以通过漂移区从氮化物基半导体层12的顶部流到底部。氮化物基半导体层12可以被掺杂成具有第一导电类型。在一些实施例中，氮化物基半导体层12被掺杂成具有n导电类型。氮化物基半导体层12的示例性材料可以包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x y≤1)、al
x
ga
(1-y)
n(其中y≤1)。例如，氮化物基半导体层12可以是n型gan层。
39.单个iii-v族半导体层14a安置在氮化物基半导体层12上/之上。单个iii-v族半导体层14a可以被掺杂成具有第一导电类型。在一些实施例中，单个iii-v族半导体层14a被掺杂成具有n导电类型。单个iii-v族半导体层14a的示例性材料可以包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x y≤1)、in
x
al
(1-x)
n(其中x≤1)、alyga
(1-y)
n(其中y≤1)。例如，单个iii-v族半导体层14a可以包含n型inaln。
40.单个iii-v族半导体层14a具有高电阻率区142a和电流孔144a。电流孔144a由高电阻率区142a包围。本文中，术语“高电阻率区”意指高电阻率区142a的电阻率高于电流孔144a的电阻率。可以通过使高电阻率区142a包括比电流孔144a更多的金属氧化物来实现高电阻率区142a与电流孔144a之间的电阻率差。
41.在一些实施例中，单个iii-v族半导体层14a具有在电流孔144a中的第iii族元素，并且具有在高电阻率区142a中的第iii族元素的氧化物。例如，由于电流孔144a包含inaln，因此高电阻率区142a可以进一步包含氧化铝，例如al2o3。可以通过执行氧化过程而从inaln形成高电阻率区142a的氧化铝。在一些实施例中，在形成高电阻率区142a之前，整个单个iii-v族半导体层14a可以是包括例如inaln的iii-v三元化合物的层。
42.在执行氧化过程期间，将氧原子引入到单个iii-v族半导体层14a的一些部分中，因此氧化过程的化学反应的产物将包含氧化铝。单个iii-v族半导体层14a的这些氧化部分共同地充当高电阻率区142a。单个iii-v族半导体层14a中不含氧化的其余部分充当电流孔144a。通过对单个iii-v族半导体层14a的材料的选择，可以促进高电阻率区142a的形成，并且还可以形成高电阻率区142a与电流孔144a之间的区分界面。
43.在一些实施例中，电流孔144a中的第iii族元素(例如，al)的浓度可以是横向均质的。在一些实施例中，电流孔144a中的第iii族元素(例如，al)的浓度可以是纵向均质的。在一些实施例中，归因于浓度的均质性，高电阻率区142a与电流孔144a之间的区分界面可以沿着基本上垂直的平面扩展。
44.单个iii-v族半导体层14a可以允许电流垂直地流过。由于高电阻率区142a的电阻率高于电流孔144a的电阻率，因此垂直地流动的电流将经由电流孔144a穿过单个iii-v族半导体层14a。
45.氮化物基半导体层16可以安置在氮化物基半导体层12和单个iii-v族半导体层14a上/之上/上方。单个iii-v族半导体层14a存在于氮化物基半导体层12和16之间。单个iii-v族半导体层14a与氮化物基半导体层12和16接触。单个iii-v族半导体层14a的电流孔144a的底部边界与氮化物基半导体层12接触。单个iii-v族半导体层14a的电流孔144a的顶部边界与氮化物基半导体层16接触。氮化物基半导体层18可以安置在氮化物基半导体层16上/之上/上方。
46.氮化物基半导体层16的示例性材料可以包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x y≤1)、alyga
(1-y)
n(其中y≤1)。氮化物基半导体层18的示例性材料可以包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x y≤1)、alyga
(1-y)
n(其中y≤1)。
47.选择氮化物基半导体层16和18的示例性材料，使得氮化物基半导体层18的带隙(即，禁带宽度)大于/高于氮化物基半导体层16的带隙，这会使其电子亲和势彼此不同并且在其间形成异质结。例如，当氮化物基半导体层16是具有约3.4ev的带隙的未掺杂gan层时，可以将氮化物基半导体层18选择为具有约4.0ev的带隙的algan层。因此，氮化物基半导体层16和18可以分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子在三角阱中积聚，由此邻近于异质结而产生二维电子气(2deg)区。因此，半导体装置1a可用于包含至少一个gan基高电子迁移率晶体管(hemt)。
48.在一些实施例中，氮化物基半导体层12是n型gan层；单个iii-v族半导体层14a包含n型inaln；氮化物基半导体层16是未掺杂gan层；并且氮化物基半导体层18是未掺杂algan层。在此类实施例中，与单个iii-v族半导体层14a接触的氮化物基半导体层12和16不含铝。
49.源极电极20和22安置在氮化物基半导体层18上/之上/上方。源极电极20和22与氮
化物基半导体层18接触。源极电极20和22在单个iii-v族半导体层14的高电阻率区142的正上方。源极电极20和22可以与单个iii-v族半导体层14的电流孔144未对准。
50.在一些实施例中，源极电极20和22可以包含例如但不限于金属、合金、掺杂半导体材料(例如，掺杂结晶硅)、例如硅化物和氮化物的化合物、其它导体材料或其组合。源极电极20和22的示例性材料可以包含例如但不限于ti、alsi、tin或其组合。源极电极20和22可以是单个层，或具有相同或不同组成的多个层。在一些实施例中，源极电极20和22与氮化物基半导体层16形成欧姆接触。欧姆接触可以通过将ti、al或其它合适的材料应用于源极电极20和22来实现。在一些实施例中，源极电极20和22中的每一个由至少一个共形层和导电填充物形成。共形层可以包覆导电填充物。共形层的示例性材料例如但不限于ti、ta、tin、al、au、alsi、ni、pt或其组合。导电填充物的示例性材料可以包含例如但不限于alsi、alcu或其组合。
51.漏极电极40a安置在衬底10上。漏极电极40a连接到衬底10。漏极电极40a可以与衬底10接触。氮化物基半导体层12位于漏极电极40a与氮化物基半导体层16之间。氮化物基半导体层12、16、18和单个iii-v族半导体层14a在漏极电极40a与源极电极20和22中的每一个之间。漏极电极40a可以与电流孔144a，这意味着向下流过电流孔144a的电流可以被引导到漏极电极40a。漏极电极40a的材料可以与源极电极20和22的材料相同或相似。
52.掺杂的氮化物基半导体层30可以安置在氮化物基半导体层18上/之上/上方。掺杂的氮化物基半导体层30可以与氮化物基半导体层18接触。掺杂的氮化物基半导体层30位于源极电极20和22之间。
53.掺杂的氮化物基半导体层30的宽度可以大于单个iii-v族半导体层14a的高电阻率区142a的宽度。在其它实施例中，掺杂的氮化物基半导体层30的宽度小于单个iii-v族半导体层14a的高电阻率区142a的宽度。
54.掺杂的氮化物基半导体层30被掺杂成具有第二导电类型。在一些实施例中，掺杂的氮化物基半导体层30被掺杂成具有p导电类型。
55.掺杂的氮化物基半导体层30可以包含例如但不限于p掺杂iii-v族氮化物半导体材料，例如p型gan、p型algan、p型inn、p型alinn、p型ingan、p型alingan，或其组合。在一些实施例中，通过使用例如be、zn、cd和mg的p型杂质来实现p掺杂材料。在一些实施例中，掺杂的氮化物基半导体层30为p型gan层，其可以使下面的带结构向上弯曲且耗尽或部分地耗尽2deg区的对应区，以便将半导体装置1a置于断开状态条件。
56.栅极电极32可以安置在氮化物基半导体层18和掺杂的氮化物基半导体层30上/之上/上方。掺杂的氮化物基半导体层30位于氮化物基半导体层18与栅极电极32之间。栅极电极32与掺杂的氮化物基半导体层30接触。栅极电极32存在于源极电极20和22之间。
57.栅极电极32的宽度可以大于单个iii-v族半导体层14a的高电阻率区142a的宽度。在其它实施例中，栅极电极32的宽度小于单个iii-v族半导体层14a的高电阻率区142a的宽度。
58.栅极电极32的示例性材料可以包含金属或金属化合物。栅极电极32可以形成为单个层，或具有相同或不同组成的多个层。金属或金属化合物的示例性材料可以包含例如但不限于w、au、pd、ti、ta、co、ni、pt、mo、tin、tan、其金属合金或化合物或其它金属化合物。
59.掺杂的氮化物基半导体层30和栅极电极32与单个iii-v族半导体层14a的高电阻
率区142a对准。掺杂的氮化物基半导体层30在单个iii-v族半导体层14a上的竖直突起可以与高电阻率区142a重叠。掺杂的氮化物基半导体层30在栅极电极32上的竖直突起可以与高电阻率区142a重叠。
60.通过此配置，半导体装置1a可以具有增强型装置，所述增强型装置在栅极电极32处于大致零偏压时处于常关状态。具体来说，掺杂的氮化物基半导体层30可以与氮化物基半导体层16产生至少一个p-n结以耗尽或部分地耗尽2deg区，使得2deg区的对应于在对应掺杂的氮化物基半导体层30下方的位置的至少一个区域具有与2deg区的其余部分不同的特性(例如，不同电子浓度)并且因此受阻挡。
61.当施加到栅极电极32的电压达到或高于阈值电压时，可以接通2deg区(即，其允许载流子的流穿过)，并且因此半导体装置1a处于接通状态。在接通状态下，至少一个电流可以经由源极电极20和22进入半导体装置1a的结构。电流可以沿着由单个iii-v族半导体层14a限定的路径流动。也就是说，电流可以从源极电极20和22流到单个iii-v族半导体层14a的电流孔144a且随后穿过电流孔144。在电流穿过单个iii-v族半导体层14a的电流孔144a之后，电流流到漏极电极40a。
62.在本发明的实施例中，用于电流的路径可以由单个iii-v族半导体层14a限定，所述单个iii-v族半导体层是在结构中水平地扩展的层。本文中，短语“在结构中水平地扩展的层”表示配置成服务电流阻挡层的单个iii-v族半导体层14a不含凹口结构。就此而言，为了实现电流阻挡特征，实际上可以使用用于形成电流孔的其它方式。实现电流孔的一种方式是在电流阻挡层中形成凹口结构，因此电流孔将用其它层填充。相对于此凹口结构，需要执行破坏性步骤，例如蚀刻步骤。然而，蚀刻步骤可能会导致表面状态，因此会降低半导体装置的性能。而且，蚀刻步骤中的过程变化可能会导致较低良品率。
63.用于制造半导体装置1a的方法的不同阶段在图2a、图2b、图2c和图2d中示出，如下文所描述。在下文中，沉积技术可以包含例如但不限于原子层沉积(ald)、物理气相沉积(pvd)、化学气相沉积(cvd)、金属有机cvd(mocvd)、等离子体增强型cvd(pecvd)、低压cvd(lpcvd)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
64.参考图2a，提供衬底10。氮化物基半导体层12、单个iii-v族半导体层13以及氮化物基半导体层16和18可以通过使用沉积技术依序形成于衬底10上方。在一些实施例中，可以使用注入技术，使得氮化物基半导体层12和单个iii-v族半导体层13被掺杂成具有所需导电类型，如上文所提及。
65.参考图2b，定义裸片/装置边界。裸片/装置边界可以通过执行蚀刻工艺来实现。在蚀刻工艺之后，可以去除氮化物基半导体层12、单个iii-v族半导体层13以及氮化物基半导体层16和18的部分以形成凹口。不同裸片/装置可以通过对应凹口彼此分离。在一些实施例中，在将单个iii-v族半导体层13分成多个分离部分之后，终止执行蚀刻工艺。在一些实施例中，在蚀刻工艺之后，可以从凹口暴露衬底10的一些部分。
66.参考图2c，执行氧化过程以横向地氧化单个iii-v族半导体层13，因此形成包含高电阻率区142a和电流孔144a的至少一个单个iii-v族半导体层14a。在氧化过程期间，单个iii-v族半导体层13从侧壁(即，邻近于凹口的侧壁)到其内部横向地氧化。终止氧化过程的时间点是任选的。例如，当单个iii-v族半导体层14a具有氧化部分(即，高电阻率区142a)以在中间限定电流孔144a时，可以终止氧化过程。
67.参考图2d，形成源极电极20和22、掺杂的氮化物基半导体30、栅极电极32和漏极电极40a。如上文所提及，掺杂的氮化物基半导体30和栅极电极32形成为与电流孔144a对准。在形成电极之后，可以执行切割过程以分离不同装置。凹口可以充当切割过程中的切割线。在切割过程之后，获得如图1中所示的结构。
68.图3是根据本公开的一些实施例的半导体装置1b的竖直截面图。半导体装置1b类似于半导体装置1a，如参考图1所描述和说明，不同之处在于单个iii-v族半导体层14a由单个iii-v族半导体层14b替代。
69.单个iii-v族半导体层14b具有高电阻率区142b和电流孔144b。高电阻率区142b包围/围绕电流孔144b。电流孔144b具有沿着垂直方向减小的宽度。在本发明的实施例中，垂直方向是从氮化物基半导体层12指向氮化物基半导体层16的向上方向。具有此轮廓的电流孔144b可以应用于不同装置设计。例如，它可以符合电流需要在穿过电流孔144b之后扩展的条件。
70.为了实现电流孔144b的此轮廓，单个iii-v族半导体层14b可以具有沿着垂直方向变化的第iii族元素的浓度。原因是单个iii-v族半导体层14b的氧化倾向程度与其铝浓度有关。因为铝浓度越高，层被氧化的倾向就越高。例如，单个iii-v族半导体层14b的第iii族的浓度可以沿着垂直方向增加。电流孔144b也具有第iii族元素的梯度浓度。在一些实施例中，第iii族元素的浓度是铝浓度。因此，不同高度水平处的浓度被不同程度地氧化，从而形成轮廓。
71.图4是根据本公开的一些实施例的半导体装置1c的竖直截面图。半导体装置1c类似于半导体装置1a，如参考图1所描述和说明，不同之处在于单个iii-v族半导体层14a由单个iii-v族半导体层14c替代。
72.单个iii-v族半导体层14c具有高电阻率区142c和电流孔144c。高电阻率区142c包围/围绕电流孔144c。电流孔144c具有沿着垂直方向增加的宽度。在本发明的实施例中，垂直方向是从氮化物基半导体层12指向氮化物基半导体层16的向上方向。具有此轮廓的电流孔144c可以应用于不同装置设计。例如，它可以符合电流需要在穿过电流孔144c之后会聚的条件。
73.为了实现电流孔144c的此轮廓，单个iii-v族半导体层14c可以具有沿着垂直方向变化的第iii族元素的浓度。例如，单个iii-v族半导体层14b的第iii族的浓度可以沿着垂直方向减小。电流孔144c也具有第iii族元素的梯度浓度。在一些实施例中，第iii族元素的浓度是铝浓度。因此，不同高度水平处的浓度被不同程度地氧化，从而形成轮廓。
74.图5是根据本公开的一些实施例的半导体装置1d的竖直截面图。半导体装置1d类似于半导体装置1a，如参考图1所描述和说明，不同之处在于单个iii-v族半导体层14a由单个iii-v族半导体层14d替代。
75.单个iii-v族半导体层14d具有高电阻率区142d和电流孔144d。高电阻率区142d包围/围绕电流孔144d。电流孔144c具有沿着垂直方向减小且接着增加的宽度。在本发明的实施例中，垂直方向是从氮化物基半导体层12指向氮化物基半导体层16的向上方向。具有此轮廓的电流孔144d可以应用于不同装置设计。例如，它可以符合电流需要在穿过电流孔144d之后会聚且随后扩散的条件。
76.为了实现电流孔144d的此轮廓，单个iii-v族半导体层14d可以具有沿着垂直方向
变化的第iii族元素的浓度。
77.图6是根据本公开的一些实施例的半导体装置1e的竖直截面图。半导体装置1e类似于半导体装置1a，如参考图1所描述和说明，不同之处在于漏极电极40a由漏极电极40e替代。漏极电极40e直接连接到氮化物基半导体层12。
78.用于制造半导体装置1e的方法的不同阶段在图7a、图7b、图7c和图7d中示出，如下文所描述。在下文中，沉积技术可以包含例如但不限于ald、pvd、cvd、mocvd、pecvd、lpcvd、等离子体辅助气相沉积、外延生长或其它合适的工艺。
79.参考图7a，提供衬底50。成核层52和缓冲层54可以通过使用沉积技术依序形成于衬底50上方。此后，氮化物基半导体层12、单个iii-v族半导体层13以及氮化物基半导体层16和18可以通过使用沉积技术依序形成于缓冲层54上方。在一些实施例中，可以应用注入技术，使得氮化物基半导体层12和单个iii-v族半导体层13被掺杂成具有所需导电类型，如上文所提及。
80.参考图7b，定义裸片/装置边界。如上文所提及，在限定边界之后，可以执行氧化过程以横向地氧化单个iii-v族半导体层13，因此形成包含高电阻率区142e和电流孔144e的至少一个单个iii-v族半导体层14e。随后，形成源极电极20和22、掺杂的氮化物基半导体30、栅极电极32。
81.参考图7c，图3c中的所得结构可以由临时衬底56固持。由于结构由临时衬底56固持，因此可以从结构中去除成核层52、缓冲层54和衬底50。因此，暴露氮化物基半导体层12的底表面。
82.参考图7d，漏极电极40e形成为连接到氮化物基半导体层12的底表面。在形成漏极电极40e之后，可以执行切割过程以分离不同装置。凹口可以充当切割过程中的切割线。在切割过程之后，获得如图6中所示的结构。
83.图8是根据本公开的一些实施例的半导体装置2a的竖直截面图。半导体装置2a类似于半导体装置1a，如参考图1所描述和说明，不同之处在于单个iii-v族半导体层14a由晶格层60a替代。
84.晶格层60a安置在氮化物基半导体层12和16之间。晶格层60a与氮化物基半导体层12和16接触。
85.晶格层60a被掺杂成具有第一导电类型。晶格层60a包含多个iii-v层602a和604a。iii-v层602a和604a交替地堆叠在氮化物基半导体层12上。至少一对iii-v层602a与单个iii-v层604a分离。
86.iii-v层602a中的每一个具有高电阻率区606a以及由高电阻率区606a包围的电流孔608a。高电阻率区606a包含比电流孔608a更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率，如上文所描述。
87.高电阻率区606a可以通过如上文所提及的氧化过程形成。为了形成高电阻率区606a，晶格层60a的iii-v层602a中的每一个包含第iii族元素。晶格层60的iii-v层602a中的每一个在其电流孔608a中包含第iii族元素。在一些实施例中，iii-v层602a中的每一个包含iii-v三元化合物。例如，iii-v层602a中的每一个包含inaln。由于电流孔608a包含inaln，因此高电阻率区606a可以进一步包含氧化铝，例如al2o3。可以通过执行氧化过程从inaln形成高电阻率区606a的氧化铝。
88.高电阻率区606a的电阻率高于电流孔608a的电阻率。因此，iii-v层602a可以具有横向地变化的电阻率。具体来说，高电阻率区606a从侧壁朝向每个iii-v层602a的中间氧化，因此氧化程度可以从侧壁朝向每个iii-v层602a的中间减小。氧化度与电阻率正相关，因此高电阻率区606a可以具有横向地变化的电阻率。每个iii-v层602a的电阻率在形成于高电阻率区606a与电流孔608a之间的界面610a处从相对较高极大地变化到相对较低。
89.在执行氧化过程之前，iii-v层602a可以具有相同v/iii比率。在执行氧化过程之前，iii-v层602a可以具有相同铝比率。在执行氧化过程之前，iii-v层602a可以具有相同iii-v分布。因此，在执行氧化过程的阶段，iii-v层602a具有基本上相同的待氧化条件。在执行氧化过程之后，不同iii-v层602a中的高电阻率区604a的分布范围可以基本上相同。
90.更具体来说，相对于每个iii-v层602a，在高电阻率区606a与电流孔608a之间形成界面610a。iii-v层602a中的那些界面610a可以基本上彼此对准。电流孔608a彼此垂直地重叠。电流孔608a在氮化物基半导体层12上的竖直突起具有彼此重合的边界(相对边界，例如左边界和右边界)。
91.氮化物基半导体层30和栅极电极32与电流孔608a对准。氮化物基半导体层30具有比电流孔608a的宽度大的宽度。栅极电极32具有比电流孔608a的宽度大的宽度。
92.iii-v层604a与iii-v层602a具有不同的元素组成。例如，iii-v层602a中的每一个包含iii-v三元化合物，并且iii-v层604a中的每一个包含iii-v二元化合物。在一些实施例中，iii-v层602a中的每一个包含inaln，并且iii-v层604a中的每一个不含铝。在一些实施例中，iii-v层602a中的每一个包含inaln，并且iii-v层604a中的每一个包含gan。
93.由于iii-v层602a和iii-v层604a具有不同元素组成，因此它们的氧化条件完全不同。在一些实施例中，iii-v层602a中的平均氧浓度大于iii-v层604a中的平均氧浓度。在一些实施例中，iii-v层604a可以没有氧化，因此iii-v层604a中的平均氧浓度接近零或约为零。
94.由于至少一对iii-v层602a与单个iii-v层604a分离，因此两个相邻电流孔608a也通过对应iii-v层604a彼此间隔开。
95.晶格层60a可以避免错配位错形成，以便减少外延生长中裂纹或层缺陷的发生，从而提高半导体装置2a的良品率。由于层缺陷的减少(例如，表面状态)，也可以改进半导体装置2a的性能。
96.可以将用于形成高电阻率区606a和电流孔608a的方式引入到包含晶格层60a的半导体装置2a。此方式不含蚀刻步骤，因此可以保留制造过程的成品板。通过执行氧化过程实现的方式与gan基hemt装置高度兼容。用于半导体装置2a的制造过程类似于半导体装置1a的制造过程，不同之处在于，单个iii-v族半导体层的形成由晶格层60a的形成替代，所述晶格层可以通过交替地堆叠两种iii-v层而形成。
97.图9是根据本公开的一些实施例的半导体装置2b的竖直截面图。半导体装置2b类似于半导体装置2a，如参考图8所描述和说明，不同之处在于晶格层60a由晶格层60b替代。
98.晶格层60b包含多个iii-v层602b和604b。iii-v层602b和604b交替地堆叠在氮化物基半导体层12上。iii-v层602b中的每一个具有高电阻率区606b以及由高电阻率区606b包围的电流孔608b。
99.iii-v层602b中的最顶部层与氮化物基半导体层16接触。在iii-v层602b中的最顶
部层中，形成于高电阻率区606b与电流孔608b之间的界面可以与iii-v层602b中的另一个具有不同的轮廓。
100.在iii-v层602b中的最顶部层中，电流孔608b具有沿着向上方向增加的宽度。具有此轮廓的电流孔608b可以应用于不同装置设计。例如，它可以符合电流需要在穿过iii-v层602b中的最顶部层中的电流孔608b之后会聚的条件。为了实现电流孔608b的此轮廓，iii-v层602b中的最顶部层可以具有沿着向上方向变化的第iii族元素的浓度。例如，iii-v层602b中的最顶部层的第iii族的浓度可以沿着向上方向减小。
101.图10是根据本公开的一些实施例的半导体装置2c的竖直截面图。半导体装置2c类似于半导体装置2a，如参考图8所描述和说明，不同之处在于晶格层60a由晶格层60c替代。
102.晶格层60c包含多个iii-v层602c和604c。iii-v层602c和604c交替地堆叠在氮化物基半导体层12上。iii-v层602c中的每一个具有高电阻率区606c以及由高电阻率区606c包围的电流孔608c。
103.iii-v层602c中的最底部层与氮化物基半导体层12接触。在iii-v层602c中的最底部层中，形成于高电阻率区606c与电流孔608c之间的界面可以与iii-v层602c中的另一个具有不同的轮廓。
104.在iii-v层602c中的最底部层中，电流孔608c具有沿着向上方向减小的宽度。具有此轮廓的电流孔608c可以应用于不同装置设计。例如，它可以符合电流需要在穿过iii-v层602c中的最底部层中的电流孔608c之后扩散的条件。为了实现电流孔608c的此轮廓，iii-v层602c中的最底部层可以具有沿着向上方向变化的第iii族元素的浓度。例如，iii-v层602c中的最底部层的第iii族的浓度可以沿着向上方向增加。
105.图11是根据本公开的一些实施例的半导体装置2d的竖直截面图。半导体装置2d类似于半导体装置2a，如参考图8所描述和说明，不同之处在于晶格层60a由晶格层60d替代。
106.晶格层60d包含多个iii-v层602d和604d。iii-v层602d和604d交替地堆叠在氮化物基半导体层12上。iii-v层602d中的每一个具有高电阻率区606d以及由高电阻率区606d包围的电流孔608d。
107.iii-v层602d中的最底部层与氮化物基半导体层12接触。iii-v层602d中的最顶部层与氮化物基半导体层16接触。iii-v层602d中的最底部层和最顶部层可以形成为比iii-v层602d中的其它层厚，因此它们的电流孔608d沿着垂直方向具有比其它电流孔更长的长度。具有较长长度的电流孔608d可以通过较长路径引导至少一个电流，以避免电流的意外扩散。
108.图12是根据本公开的一些实施例的半导体装置2e的竖直截面图。半导体装置2e类似于半导体装置2a，如参考图8所描述和说明，不同之处在于漏极电极40a由漏极电极40e替代。漏极电极40e直接连接到氮化物基半导体层12。
109.图13是根据本公开的一些实施例的半导体装置3a的竖直截面图。半导体装置3a类似于半导体装置1a，如参考图1所描述和说明，不同之处在于单个iii-v族半导体层14a由晶格层70a替代。
110.晶格层70a安置在氮化物基半导体层12和16之间。晶格层70a与氮化物基半导体层12和16接触。
111.晶格层70a被掺杂成具有第一导电类型。晶格层70a包含多个iii-v层702a、703a和
704a。iii-v层702a安置在氮化物基半导体层12与iii-v层703a之间。iii-v层702a和704a交替地堆叠在氮化物基半导体层12上。至少一对iii-v层702a与单个iii-v层704a分离。iii-v层703a和704a交替地堆叠在iii-v层702a上方。至少一对iii-v层703a与单个iii-v层704a分离。iii-v层702a中的最顶部层和iii-v层703a中的最底部层通过单个iii-v层704a彼此分离。
112.iii-v层702a和703a中的每一个具有高电阻率区706a以及由高电阻率区706a包围的电流孔708a。高电阻率区706a包含比电流孔708a更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率，如上文所描述。
113.高电阻率区706a可以通过如上文所提及的氧化过程形成。为了形成高电阻率区706a，晶格层70a的iii-v层702a和703a中的每一个包含第iii族元素。晶格层70a的iii-v层702a和703a中的每一个在相应的电流孔708a中包含第iii族元素。在一些实施例中，iii-v层702a和703a中的每一个包含iii-v三元化合物。例如，iii-v层702a和703a中的每一个包含inaln。由于iii-v层702a和703a中的每一个的电流孔708a包含inaln，因此高电阻率区706a可以进一步包含氧化铝，例如al2o3。可以通过执行氧化过程从inaln形成高电阻率区706a的氧化铝。
114.在执行氧化过程之前，iii-v层702a和703a可以具有不同v/iii比率。在执行氧化过程之前，iii-v层702a和703a可以具有不同铝比率。在执行氧化过程之前，iii-v层702a和703a可以具有不同iii-v分布。因此，在执行氧化过程的阶段，iii-v层702a和703a具有不同的待氧化条件。
115.为了实现具有不同v/iii比率或/和不同iii-v分布的iii-v层702a和703a，iii-v层702a和703a可以具有不同浓度的第iii族元素。也就是说，iii-v层702a和703a可以具有不同浓度的相同第iii族元素。例如，iii-v层702a和703a可以具有不同浓度的铝。iii-v层703a可以具有比iii-v层702a的铝浓度高的铝浓度。
116.在一些实施例中，iii-v层702a和703a中的至少一个具有横向均质的第iii族元素的浓度。例如，iii-v层702a和703a中的至少一个具有横向均质的铝浓度。均质的铝浓度有利于形成iii-v层702a和703a。
117.在执行氧化过程之后，iii-v层702a和703a中的高电阻率区706a的分布范围不同。因此，iii-v层702a和703a的电流孔708a具有不同尺寸。例如，位于氮化物基半导体层12与iii-v层703a的电流孔708a之间的iii-v层702a的电流孔708a比iii-v层703a的电流孔708a宽。在一些实施例中，iii-v层702a的电流孔708a具有相同宽度。在一些实施例中，iii-v层703a的电流孔708a具有相同宽度。
118.更具体来说，相对于每个iii-v层702a，在高电阻率区706a与其电流孔708a之间形成界面710a；并且相对于每个iii-v层703a，在高电阻率区706a与其电流孔708a之间形成界面712a。iii-v层702a和703a中的那些界面710a和712a可以彼此未对准。
119.那些未对准的界面710a和712a与晶格层70a的侧壁间隔开不同距离。例如，从晶格层70a的侧壁到界面710a中的每一个的距离比从晶格层70a的侧壁到界面712a中的每一个的距离短。iii-v层702a和703a的电流孔708a在氮化物基半导体层12上的竖直突起具有彼此间隔开的边界(相对边界，例如左边界和右边界)。
120.氮化物基半导体层30和栅极电极32与iii-v层702a和703a的电流孔708a对准。氮
化物基半导体层30具有比iii-v层703a的电流孔708a的宽度大的宽度。栅极电极32具有比iii-v层703a的电流孔708a的宽度大的宽度。氮化物基半导体层30具有比iii-v层702a的电流孔708a的宽度大的宽度。栅极电极32具有比iii-v层702a的电流孔708a的宽度大的宽度。
121.此外，由于iii-v层702a和703a具有不同的第iii族元素浓度，因此iii-v层702a和703a的电流孔708a也可以具有不同的第iii族元素浓度。例如，iii-v层702a和703a的电流孔708a可以具有不同铝浓度。也就是说，iii-v层702a和703a的电流孔708a可以具有不同浓度的相同第iii族元素。
122.类似地，iii-v层702a和703a的高电阻率区706a可以具有不同浓度的相同第iii族元素。例如，iii-v层702a和703a的高电阻率区706a可以具有不同铝浓度或不同氧浓度。iii-v层702a和703a的高电阻率区706a可以具有不同铝比率。因此，iii-v层702a和703a的高电阻率区706a可以具有不同电阻率。
123.iii-v层704a与iii-v层702a和703a具有不同的元素组成。例如，iii-v层702a和703a中的每一个包含iii-v三元化合物，并且iii-v层704a中的每一个包含iii-v二元化合物。在一些实施例中，iii-v层702a和703a中的每一个包含inaln，并且iii-v层704a中的每一个不含铝。在一些实施例中，iii-v层702a和703a中的每一个包含inaln，并且iii-v层704a中的每一个包含gan。
124.由于iii-v层702a和703a以及iii-v层704a具有不同元素组成，因此它们的氧化条件完全不同。在一些实施例中，iii-v层702a和703a中的平均氧浓度大于iii-v层704a中的平均氧浓度。在一些实施例中，iii-v层704a可以没有氧化，因此iii-v层704a中的平均氧浓度接近零或约为零。
125.由于至少一对iii-v层702a和703a与单个iii-v层704a分离，因此iii-v层702a和703a的两个相邻电流孔708a也通过对应iii-v层704a彼此间隔开。
126.晶格层70a可以避免错配位错形成，以便减少外延生长中裂纹或层缺陷的发生，从而提高半导体装置3a的良品率。由于层缺陷的减少(例如，表面状态)，也可以改进半导体装置3a的性能。
127.可以将用于形成高电阻率区706a和电流孔708a的方式引入到包含晶格层70a的半导体装置3a。如上文所提及，此方式不含蚀刻步骤，因此可以保留制造过程的成品板。
128.另外，由于iii-v层703a的电流孔708a比iii-v层702a的电流孔708a窄，因此穿过晶格层70a的至少一个电流可以变得会聚且接着扩散，这可适应于竖直hemt结构。可以减少横向电流泄漏并且可以由漏极电极40a阱收集穿过晶格层70a的电流。
129.图14是根据本公开的一些实施例的半导体装置3b的竖直截面图。半导体装置3b类似于半导体装置3a，如参考图13所描述和说明，不同之处在于晶格层70a由晶格层70b替代。
130.晶格层70b安置在氮化物基半导体层12和16之间。晶格层70b与氮化物基半导体层12和16接触。
131.晶格层70b被掺杂成具有第一导电类型。晶格层70b包含多个iii-v层702b、703b和704b。iii-v层702b安置在氮化物基半导体层12与iii-v层703b之间。iii-v层702b和704b交替地堆叠在氮化物基半导体层12上。至少一对iii-v层702b与单个iii-v层704b分离。iii-v层703b和704b交替地堆叠在iii-v层702b上方。至少一对iii-v层703b与单个iii-v层704b分离。
132.iii-v层702b和703b中的每一个具有高电阻率区706b以及由高电阻率区706b包围的电流孔708b。高电阻率区706b包含比电流孔708b更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率，如上文所描述。
133.iii-v层702b的数目大于iii-v层703b的数目。因此，iii-v层702b的电流孔708b的数目大于iii-v层703b的电流孔708b的数目。在其它实施例中，iii-v层702b的数目小于iii-v层703b的数目。iii-v层702b的更大数目的电流孔708b可以在更长的路径中提供电流扩散效应。
134.图15是根据本公开的一些实施例的半导体装置3c的竖直截面图。半导体装置3c类似于半导体装置3a，如参考图13所描述和说明，不同之处在于晶格层70a由晶格层70c替代。
135.晶格层70c安置在氮化物基半导体层12和16之间。晶格层70c与氮化物基半导体层12和16接触。
136.晶格层70c被掺杂成具有第一导电类型。晶格层70c包含多个iii-v层702c、703c、705c和704c。iii-v层702c安置在氮化物基半导体层12与iii-v层703b之间。iii-v层703c安置在iii-v层702c和705c之间。iii-v层705c安置在iii-v层703c与氮化物基半导体层16之间。
137.iii-v层702c、703c和705c中的每一个具有高电阻率区706c以及由高电阻率区706c包围的电流孔708c。高电阻率区706c包含比电流孔708c更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率，如上文所描述。
138.iii-v层702c中的每一个的电流孔708c比iii-v层703c中的每一个的电流孔708c宽。iii-v层703c中的每一个的电流孔708c比iii-v层705c中的每一个的电流孔708c宽。因此，晶格层70c可以在逐渐变宽的路径中提供电流扩散效应。
139.图16是根据本公开的一些实施例的半导体装置3d的竖直截面图。半导体装置3d类似于半导体装置3a，如参考图13所描述和说明，不同之处在于晶格层70a由晶格层70d替代。
140.晶格层70d安置在氮化物基半导体层12和16之间。晶格层70d与氮化物基半导体层12和16接触。
141.晶格层70d被掺杂成具有第一导电类型。晶格层70d包含多个iii-v层702d、703d和704d。iii-v层702d安置在氮化物基半导体层12与iii-v层703d之间。iii-v层703c安置在iii-v层702d与氮化物基半导体层16之间。
142.iii-v层702d和703d中的每一个具有高电阻率区706d以及由高电阻率区706d包围的电流孔708d。高电阻率区706d包含比电流孔708d更多的金属氧化物，以便实现比电流孔的电阻率高的电阻率，如上文所描述。
143.iii-v层703d中的最顶部层与氮化物基半导体层16接触。iii-v层703d中的最顶部层的电流孔708d具有沿着垂直向上方向减小的宽度。为了实现此，iii-v层703d中的最顶部层的电流孔708d具有沿着垂直向上方向增加的第iii族元素的浓度。在其它实施例中，iii-v层703d中的最顶部层的电流孔708d可以具有沿着垂直向上方向增加的宽度。而且，在此种实施例中，iii-v层703d中的最顶部层的电流孔708d具有沿着垂直向上方向减小的第iii族元素的浓度。
144.图17是根据本公开的一些实施例的半导体装置3e的竖直截面图。半导体装置3e类似于半导体装置3a，如参考图13所描述和说明，不同之处在于漏极电极40a由漏极电极40e
替代。漏极电极40e直接连接到晶格层70e。
145.选择并描述实施例以便最好地解释本公开的原理和其实际应用，由此使得本领域的其它技术人员能够理解各种实施例的公开内容，并且能够作出适合于所考虑的特定用途的各种修改。
146.如本文中所使用且不另外定义，术语“基本上”、“实质上”、“大致”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，术语可以涵盖事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可以涵盖小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。术语“基本上共面”可以指沿着同一平面定位的在数微米内的两个表面，例如沿着同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
147.如本文所使用，除非上下文清楚地另外指明，否则单数形式“一个/种(a/an)”以及“所述”可以包含复数指代物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可以涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一个或多个介入组件定位于前一组件与后一组件之间的情况。
148.虽然已参考本公开的特定实施例描述并说明本公开，但这些描述及说明并非限制性的。本领域的技术人员应理解，在不脱离如由所附权利要求书界定的本公开的真实精神及范围的情况下，可以做出各种改变且可以取代等效物。所述图示可能未必按比例绘制。归因于制造工艺和公差，本公开中的艺术再现与实际设备之间可能存在区别。此外，应了解，实际装置和层可能相对于图式的矩形层描绘存在偏差，且可能由于例如保形沉积、蚀刻等制造工艺而包含角、表面或边缘、圆角等。可能存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可以做出修改，以使特定情形、材料、物质组成、方法或制程适应于本公开的目标、精神和范围。所有此类修改预期在所附权利要求书的范围内。虽然本文公开的方法已参考按特定次序执行的特定操作描述，但应理解，可以在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制。