混合半导体器件和电子装置的制作方法

技术特征：
1.一种混合半导体器件，包括：中介基板；安装在所述中介基板的上表面上的半导体封装，所述半导体封装包括封装基板、安装在所述封装基板上的半导体芯片、以及在所述封装基板上覆盖所述半导体芯片的侧表面并暴露所述半导体芯片的上表面的模制构件；以及至少部分地围绕所述半导体封装设置在所述中介基板上的加强件。2.根据权利要求1所述的混合半导体器件，其中所述半导体芯片的所述上表面与所述模制构件的上表面共面。3.根据权利要求1所述的混合半导体器件，其中所述封装基板包括无芯基板和芯多层基板中的一个。4.根据权利要求1所述的混合半导体器件，其中所述加强件是围绕所述半导体封装并设置在所述中介基板的外围区域中的四壁结构。5.根据权利要求1所述的混合半导体器件，其中所述中介基板包括芯多层基板。6.根据权利要求1所述的混合半导体器件，其中所述半导体封装还包括安装在所述封装基板的上表面上的第一上无源器件和安装在所述封装基板的下表面上的第一下无源器件中的至少一个。7.根据权利要求6所述的混合半导体器件，其中所述半导体封装还包括设置在所述封装基板的所述下表面上的封装连接端子，并且所述第一下无源器件的高度小于所述封装连接端子的高度。8.根据权利要求7所述的混合半导体器件，进一步包括：安装在所述中介基板的所述上表面上的第二上无源器件和安装在所述中介基板的下表面上的第二下无源器件中的至少一个；以及设置在所述中介基板的所述下表面上的中介连接端子。9.根据权利要求8所述的混合半导体器件，其中所述封装连接端子之间的节距小于所述中介连接端子之间的节距。10.根据权利要求1所述的混合半导体器件，其中所述半导体封装相对于所述中介基板的上表面具有第一高度，并且所述加强件相对于所述中介基板的所述上表面具有不同于所述第一高度的第二高度。11.一种混合半导体器件，包括：中介基板；设置在所述中介基板的上表面上的半导体封装，所述半导体封装包括封装基板、安装在所述封装基板上的半导体芯片以及在所述封装基板上覆盖所述半导体芯片的至少一部分的模制构件；至少部分地围绕所述半导体封装设置在所述中介基板上的加强件；设置在所述半导体封装的下表面和所述中介基板的所述上表面之间的封装连接端子；以及设置在所述中介基板的下表面上的中介连接端子，其中所述封装连接端子之间的节距小于所述中介连接端子之间的节距。12.根据权利要求11所述的混合半导体器件，其中所述半导体芯片的上表面被所述模
制构件暴露。13.根据权利要求11所述的混合半导体器件，其中所述封装基板是无芯基板和芯多层基板中的一个。14.根据权利要求11所述的混合半导体器件，其中所述中介基板是芯多层基板。15.根据权利要求11所述的混合半导体器件，其中，所述半导体封装相对于所述中介基板的所述上表面具有第一高度，并且所述加强件相对于所述中介基板的所述上表面具有不同于所述第一高度的第二高度。16.一种电子装置，包括：主板；设置在所述主板上的中介基板；安装在所述中介基板的上表面上的半导体封装，所述半导体封装包括封装基板、安装在所述封装基板上的半导体芯片、以及在所述封装基板上覆盖所述半导体芯片的至少一部分的模制构件；加强件，至少部分地围绕所述半导体封装设置在所述中介基板的所述上表面上；封装连接端子，插设在所述半导体封装的下表面和所述中介基板的所述上表面之间；中介连接端子，插设在所述中介基板的下表面和所述主板的上表面之间；以及散热器，与所述半导体封装热接触。17.根据权利要求16所述的电子装置，其中所述封装连接端子之间的节距小于所述中介连接端子之间的节距。18.根据权利要求16所述的电子装置，其中所述半导体芯片的上表面被所述模制构件暴露。19.根据权利要求16所述的电子装置，其中所述封装基板包括无芯基板和芯多层基板中的一个。20.根据权利要求16所述的电子装置，进一步包括：安装在所述中介基板的所述上表面和所述下表面中的至少一个上的第二无源器件。

技术总结
本发明公开了一种混合半导体器件和包括该混合半导体器件的电子装置，该混合半导体器件包括：中介基板、安装在中介基板上的半导体封装、在封装基板上覆盖半导体芯片的至少一部分并暴露半导体芯片的上表面的模制构件、以及至少部分地围绕半导体封装设置在中介基板的上表面上的加强件。上表面上的加强件。上表面上的加强件。


技术研发人员：权兴奎 朴浚曙 李稀裼
受保护的技术使用者：三星电子株式会社
技术研发日：2021.12.03
技术公布日：2022/6/7