混合半导体器件和电子装置的制作方法

1.发明构思大体涉及混合半导体器件和包括混合半导体器件的电子装置。更具体地，发明构思涉及包括半导体芯片可以安装在其上的球栅阵列(bga)封装的混合半导体器件、以及包括该混合半导体器件的电子装置。


背景技术：

2.bga封装可以用作电子装置的芯片相关部件，诸如高性能计算系统(hpc)、网络系统、汽车部件等。传统的片上系统(soc)封装通常以相对厚且昂贵的印刷电路板(pcb)基板为特征，该基板提供了改进的信号完整性。然而，仍然需要提供高性能信号的低成本、相对较薄的bga封装结构。


技术实现要素：

3.发明构思的实施方式提供了混合半导体器件，其具有减小的总厚度，并且还提供了改善的信号特性。
4.发明构思的实施方式提供了包括这种混合半导体器件的电子装置。
5.根据一些实施方式，一种混合半导体器件包括：中介基板(interposer substrate)；安装在中介基板的上表面上的半导体封装，该半导体封装包括封装基板、安装在封装基板上的半导体芯片、以及在封装基板上覆盖半导体芯片的侧表面并暴露半导体芯片的上表面的模制构件；以及至少部分地围绕半导体封装设置在中介基板上的加强件。
6.根据一些实施方式，一种混合半导体器件包括：中介基板；设置在中介基板的上表面上的半导体封装，该半导体封装包括封装基板、安装在封装基板上的半导体芯片、以及在封装基板上覆盖半导体芯片的至少一部分的模制构件；至少部分地围绕半导体封装设置在中介基板上的加强件；设置在半导体封装的下表面和中介基板的上表面之间的封装连接端子；以及设置在中介基板的下表面上的中介连接端子，其中封装连接端子之间的节距小于中介连接端子之间的节距。
7.根据一些实施方式，一种电子装置包括：主板；设置在主板上的中介基板；安装在中介基板的上表面上的半导体封装，该半导体封装包括封装基板、安装在封装基板上的半导体芯片、以及在封装基板上覆盖半导体芯片的至少一部分的模制构件；至少部分地围绕半导体封装设置在中介基板的上表面上的加强件；插设在半导体封装的下表面和中介基板的上表面之间的封装连接端子；插设在中介基板的下表面和主板的上表面之间的中介连接端子；以及与半导体封装热接触的散热器。
8.根据一些实施方式，一种混合半导体器件可以包括在其上安装作为soc封装的半导体封装的中介基板、和布置在中介基板上的加强件。半导体封装可以经由封装连接端子被安装和封装在中介基板上，然后，中介基板可以经由中介连接端子被安装在主板上。
9.由于中介基板包括高密度印刷电路板(hdi pcb)，因此可以以低成本减小半导体封装和主板之间的电路宽度差异。
10.此外，半导体封装的封装基板可以包括无芯基板或芯多层基板。因此，封装基板的厚度(例如，电路层的数量)可以减小，可以使用无芯基板或薄芯pcb，并且可以在其上设置无源器件，以降低噪声、改善信号完整性、改善电源完整性和/或改善电源分配网络(pdn)特性。
附图说明
11.通过结合附图考虑以下详细描述，可以更清楚地理解发明构思。总的来说，图1至图15中所示的实施方式作为教导发明构思的形成和使用的示例被呈现。
12.图1是示出根据发明构思的实施方式的混合半导体器件10的截面图。
13.图2是进一步示出图1的混合半导体器件10的平面图(或俯视图)。
14.图3是进一步示出图1中指示的区域
‘
a’的放大图。
15.图4和图5分别是进一步示出图3中的半导体封装的封装基板的截面图。
16.图6、图7、图8、图9、图10、图11、图12和图13(以下统称为“图6至图13”)是相关视图，在一个示例中示出了根据发明构思的实施方式的制造混合半导体器件的方法。
17.图14和图15分别是示出根据发明构思的实施方式的电子装置的截面图。
具体实施方式
18.在整个书面描述和附图中，相同的附图标记和标识用于表示相同或相似的元件和/或特征。在整个书面描述中，可以使用某些几何术语来突出关于发明构思的某些实施方式的元件、部件和/或特征之间的相对关系。本领域技术人员将认识到，这些几何术语本质上是相对的，在(多个)描述关系上是任意的，和/或针对所示实施方式的(多个)方面。几何术语可以包括，例如：高度/宽度；垂直/水平；顶部/底部；更高/更低；更近/更远；更厚/更薄；近/远；之上/之下；上方/下方；上/下；中心/侧面；周围；盖层/底层；等等。
19.图1是示出根据发明构思的实施方式的混合半导体器件10的截面图，图2是进一步示出混合半导体器件10的平面图，图3是进一步示出图1中指示的区域
‘
a’的放大图，以及图4和图5分别是示出图3中的半导体封装的封装基板的截面图。
20.参考图1、图2、图3、图4和图5，混合半导体器件10可以包括中介基板(interposer substrate)100、安装在中介基板100上的半导体封装200以及设置在中介基板100上的至少一个加强件300。在一些实施方式中，混合半导体器件10可以进一步包括以各种方式安装在封装基板210上的第一无源器件250和252和/或以各种方式安装在中介基板100上的第二无源器件400和410。
21.在一些实施方式中，混合半导体器件10可以物理连接和/或电连接到主板(未示出)，诸如通常用作电子装置的芯片相关部件的类型，诸如高性能计算系统(hpc)、网络系统、汽车部件等。半导体封装200可以是作为芯片相关部件的soc封装。在这点上，半导体封装200可以包括半导体芯片220，诸如中央处理单元(cpu)、图形处理单元(gpu)、专用集成电路(asic)、soc等。
22.半导体芯片220上的芯片焊盘的尺寸和节距可以非常小，然而主板上的部件安装焊盘的尺寸和节距可以大得多。因此，由于这些尺寸和/或节距差异，可能难以将半导体芯片220与主板直接安装在一起。因此，包括半导体芯片220的半导体封装200可以安装和封装
在中介基板100上。此后，包括安装的半导体封装200的中介基板100可以更容易地安装在主板上。
23.在一些实施方式中，安装在中介基板100上的半导体封装200可以包括封装基板210、安装在封装基板210上的半导体芯片220以及至少覆盖封装基板210上的半导体芯片220的模制构件260。
24.如图3、图4和图5所示，封装基板210可以被提供为诸如pcb的基板。封装基板210可以是具有上表面210a和相反的下表面210b的基板。这里，封装基板210可以包括无芯基板或芯多层基板。
25.在一些实施方式中，如图4所示，封装基板210可以是使用嵌入式迹线基板(embedded trace substrate，ets)方法形成的无芯基板。例如，封装基板210可以包括分别设置在电路层214a、214b和214c之间的绝缘层212a和212b。诸如阻焊层的保护层218a和218b可以形成在电路层214a、214b和214c中的最外层(上层和/或下层)上。电路层214a、214b和214c中的每个可以包括(多个)电路图案，并且相应的(多个)电路图案可以使用贯穿通路216电互连。本领域技术人员将会理解，与前述描述一致的无芯基板可以用作封装基板210，然而，发明构思的范围不限于此。
26.在一个示例中，无芯基板可以是九(9)层图案掩埋的无芯基板(例如，9层嵌入式迹线基板(ets))。在这种情况下，封装基板210的厚度t1可以在大约40μm到大约280μm的范围内。
27.在一些实施方式中，如图5所示，封装基板210可以是芯多层基板。芯多层基板可以包括芯层211和堆叠在芯层211的上表面和下表面上的电路层215a和215b。通路213可以穿过芯层211形成，并且电路层215a和215b中的电路图案可以通过通路213电互连。这里，可以使用激光钻孔工艺和镀铜工艺来形成通路213。本领域技术人员将会理解，与前述描述一致的芯多层基板可以用作封装基板210，然而，发明构思的范围不限于此。
28.在一个示例中，芯多层基板可以包括大约九(9)到十四(14)个电路层。在这种情况下，封装基板210的厚度t1可以在大约450μm到大约550μm的范围内，并且芯层211的厚度t1a可以是大约40μm。
29.在一些实施方式中，可以使用倒装芯片接合技术将半导体芯片220安装在封装基板210上。半导体芯片220的芯片焊盘可以通过导电凸块230电连接到封装基板210的基板焊盘。例如，导电凸块230之间的节距可以在约100μm至约150μm的范围内。导电凸块可以包括至少一种导电材料，诸如铜(cu)、镍(ni)、锡(sn)、锡/银(sn/ag)、锡/铜(sn/cu)、锡/铟(sn/in)等。
30.第一底部填充构件240可以设置在半导体芯片220和封装基板210之间。在一些实施方式中，第一底部填充构件240可以包括环氧树脂材料。尽管未示出，但是可以在封装基板210的上表面210a上围绕半导体芯片220布置坝结构，其中坝结构可以围绕半导体芯片220以防止底部填充溶液从半导体芯片220向外流动。
31.可以使用表面安装器件(smd)工艺将第一上无源器件250安装在封装基板210的上表面210a上。这里，第一上无源器件250可以包括例如(多个)分立电容器、(多个)电感器和/或(多个)电阻器。第一上无源器件250相对于封装基板210的上表面210a的第三高度h3应该小于半导体芯片220的高度。
32.在一些实施方式中，模制构件260可以提供在封装基板210的上表面210a上，以覆盖半导体芯片220的至少一部分。模制构件260可以覆盖半导体芯片220的四个侧表面。第二表面224(例如，半导体芯片220的背面)可以被模制构件260暴露。在一些实施方式中，半导体芯片220的第二表面224可以与模制构件260的上表面共面。
33.模制构件260可以通过分配工艺、丝网印刷工艺或旋涂工艺形成。模制构件可以包括环氧基、聚酰亚胺基或丙烯酸基材料。
34.在一些实施方式中，封装连接端子270可以分别设置在封装基板210的下表面210b上的外部连接焊盘上。例如，封装连接端子270可以包括焊球。封装连接端子270之间的节距可以在大约0.3mm到大约0.4mm的范围内。
35.第一下无源器件252(例如，(多个)去耦电容器)可以替代地或附加地安装在封装基板210的下表面210b上。第一下无源器件252相对于封装基板210的下表面210b的第四高度h4应该小于封装连接端子270的第五高度h5。
36.在一些实施方式中，中介基板100可以包括芯多层基板，诸如高密度(hdi)pcb。芯多层基板可以包括芯层和堆叠在芯层的上表面和下表面两者上的电路层。通路可以形成在芯层中，并且电路层中的电路图案可以通过通路彼此电连接。通路可以通过激光钻孔工艺和镀铜工艺形成。例如，中介基板可以具有12至14个电路层。中介基板可以具有65μm的厚度。
37.半导体封装200可以经由封装连接端子270安装在中介基板100的上表面100a上。半导体封装200可以通过封装连接端子270电连接到中介基板100的电路图案。第二底部填充构件280可以设置在半导体封装200和中介基板100之间。第二底部填充构件280可以包括环氧树脂材料。
38.如上所述，第二无源器件400和410可以以各种方式安装在中介基板100的上表面100a上(作为第二上无源器件400)和/或下表面100b上(作为第二下无源器件410)。这里，第二无源器件400和410可以使用表面安装器件(smd)工艺安装在中介基板100上，其中第二上无源器件400相对于中介基板100的上表面100a的高度应该小于半导体封装200的高度。
39.在一些实施方式中，加强件300可以至少部分地围绕半导体封装200，并且设置在中介基板100上。例如，可以使用粘合剂310将加强件300附接在中介基板100的上表面100a上。在一些实施方式中，加强件300可以包括散热块。
40.在如图2所示的一些实施方式中，加强件300可以是完全围绕半导体封装200并布置在中介基板100的外围区域中的四壁结构。这里，四壁结构可以防止中介基板100的翘曲。
41.中介连接端子500可以设置在中介基板100的下表面100b上的外部连接焊盘上。例如，中介连接端子500可以包括焊球。中介连接端子500之间的节距可以在大约0.65mm到大约0.8mm的范围内。因此，中介连接端子500之间的节距可以是封装连接端子270之间的节距的至少两倍。
42.第二下无源器件410(例如，(多个)去耦电容器)可以安装在中介基板100的下表面100b上。第二下无源器件410相对于中介基板100的下表面100b的高度应该小于中介连接端子500的高度。
43.因此，如上所述，图1的混合半导体器件10可以包括在其上安装作为soc封装的半导体封装200的中介基板100、以及设置在中介基板100上的作为加强构件的加强件300。半
导体封装200可以安装和封装在中介基板100上，然后安装在主板上作为电子装置的芯片相关部件。
44.半导体封装200可以经由封装连接端子270安装在中介基板100上，并且中介基板100可以经由中介连接端子500安装在主板上。封装连接端子270之间的节距可以小于中介连接端子500之间的节距。中介连接端子500之间的节距可以是封装连接端子270之间的节距的至少两倍。由于中介基板100包括hdi pcb，因此可以以低成本减小半导体封装200和主板之间的电路宽度差异。
45.此外，半导体封装200的封装基板210可以包括无芯基板或芯多层基板。封装基板的第一厚度t1可以在大约40μm到大约280μm的范围内。相比之下，传统soc封装中的封装基板的厚度可以是大约800μm。半导体封装200的封装连接端子270(即，焊球)之间的节距可以在从大约0.3mm到大约0.4mm的范围内。相比之下，传统soc封装中的焊球之间的节距可以是大约0.65mm。
46.因此，封装基板210的总厚度(例如，包括多个电路层)可以减小。可以使用无芯基板或薄芯pcb。并且还可以设置各种第一和第二无源器件(并将其结合在设计中)，以降低噪声、改善信号完整性、改善电源完整性和/或改善电源分配网络(pdn)特性。
47.此外，半导体封装200的模制构件260可以暴露半导体芯片220的背面224，但是覆盖半导体芯片220的侧表面，以保护半导体芯片220免受机械冲击并改善散热。
48.此外，加强件300可以设置在中介基板100的外围区域中，从而完全暴露半导体封装200，以改善半导体封装200的散热。
49.以下，将参照图6至图13描述制造图1的混合半导体器件10的方法。
50.图6是包括多个半导体芯片220的条形基板s的平面图，图7(类似于图8、9和10)是沿着图6中的线a-a'截取的截面图。
51.参考图6和图7，条形基板s可以被提供为诸如印刷电路板(pcb)的基板，在其上执行半导体封装工艺。条形基板s可以包括半导体芯片安装在其中的多个封装区域pr和围绕每个封装区域pr的切割区域cr的图案。如下所述，可以沿着切割区域ca切割条形基板s，以将封装区域pr分离(例如，切单)成单独的封装基板，随后将其结合到单独的半导体封装中。这里，每个封装区域pr可以具有大于或等于(21.25mm
×
21.25mm)的面积。
52.条形基板s可以是具有上表面210a和相反的下表面210b的基板。条形基板s可以包括无芯基板或芯多层基板。
53.无芯基板可以使用嵌入式迹线基板(ets)方法形成。当半导体封装被提供用于电子装置时，无芯基板可以是(例如)9层图案掩埋无芯基板(例如，9层ets无芯基板)。在这种情况下，封装基板210的第一厚度t1可以在从约220μm至约280μm的范围内。
54.芯多层基板可以包括芯层和堆叠在芯层的上表面和下表面两者上的电路层。通路可以形成在芯层中，并且电路层中的电路图案可以通过通路彼此电连接。通路可以通过激光钻孔工艺和镀铜工艺形成。在这种情况下，封装基板210的第一厚度t1可以在从大约450μm到大约550μm的范围内。也就是说，芯层可以具有大约40μm的厚度，并且可以具有9到14个电路层。
55.在一些实施方式中，可以使用倒装芯片接合技术将半导体芯片220安装在条形基板s上。半导体芯片220的芯片焊盘可以通过导电凸块230电连接到条形基板s的基板焊盘。
例如，导电凸块230之间的节距可以在从大约100μm到大约150μm的范围内。
56.因此，在第一表面222(例如，半导体芯片220的有源表面)上形成导电凸块230和芯片焊盘之后，可以使用导电凸块230将多个半导体芯片220以矩阵形式设置在条形基板s上。在这种情况下，导电凸块300可以分别设置在条形基板s上的基板焊盘上。然后，可以使用回流工艺将导电凸块300附接到基板焊盘上，以将半导体芯片220安装在条形基板s上。
57.这里，导电凸块可以包括至少一种导电材料，诸如铜(cu)、镍(ni)、锡(sn)、锡/银(sn/ag)、锡/铜(sn/cu)、锡/铟(sn/in)等。
58.第一底部填充构件240可以设置(即，底部填充)在半导体芯片220和条形基板s之间。第一底部填充构件240可以包括环氧树脂材料。例如，可以使用分配器喷嘴将底部填充溶液注入半导体芯片220和条形基板s之间。底部填充溶液可以通过毛细现象在半导体芯片220和条形基板s之间移动，然后可以被固化以形成第一底部填充构件240。或者，第一底部填充构件可以通过使用用于形成模制构件的模具设备执行模制底部填充(muf)工艺而与模制构件一起形成，如下所述。
59.虽然在图7中没有示出，但是可以在条形基板s的上表面210a上围绕半导体芯片220设置坝结构。坝结构可以沿着半导体芯片220的周边延伸，以防止底部填充溶液从半导体芯片220向外流动。
60.在一些实施方式中，第一上无源器件250可以安装在条形基板s的上表面210a上。第一上无源器件250可以使用表面安装器件(smd)工艺安装在条形基板s上。例如，第一上无源器件可以包括(多个)电容器、(多个)电感器和/或(多个)电阻器。第一上无源器件250相对于条形基板s的上表面210a的第三高度h3可以小于半导体芯片220的高度。
61.参考图8和图9，可以在条形基板s的上表面210a上形成覆盖半导体芯片220的至少一部分的模制构件260。
62.首先，在条形基板s上形成覆盖半导体芯片220的模制材料m之后，可以去除模制材料m的上部以形成暴露半导体芯片220的第二表面224(即，背面)的模制构件260。
63.模制构件260可以覆盖半导体芯片220的四个侧表面。半导体芯片220的第二表面224可以被模制构件260暴露。半导体芯片220的第二表面224可以与模制构件260的上表面共面。
64.模制构件260可以通过分配工艺、丝网印刷工艺或旋涂工艺形成。模制构件可以包括环氧基、聚酰亚胺基或丙烯酸基材料。
65.参考图10，可以在条形基板s的下表面210b上设置封装连接端子270。例如，封装连接端子270可以包括焊球。封装连接端子270之间的节距可以在大约0.3mm到大约0.4mm的范围内。
66.在一些实施方式中，第一下无源器件252(例如，(多个)去耦电容器)可以安装在条形基板s的下表面210b上。第一下无源器件252相对于条形基板s的下表面210b的第四高度h4可以小于封装连接端子270的第五高度h5。
67.在制造方法中的这时，可以沿着切割区域cr切割条形基板s以形成单独的半导体封装200。
68.图11是示出在半导体封装200安装在中介基板100上之前的半导体封装200的截面图。
69.在一些实施方式中，中介基板100可以包括芯多层基板，诸如hdi pcb。芯多层基板可以包括芯层和堆叠在芯层的上表面和下表面上的电路层。通路可以形成在芯层中，并且电路层中的电路图案可以通过该通路彼此电连接。通路可以通过激光钻孔工艺和镀铜工艺形成。例如，中介基板可以包括12至14个电路层。
70.参考图12的截面图，可以使用封装连接端子270将半导体封装200安装在中介基板100的上表面100a上。半导体封装200可以通过封装连接端子270电连接到中介基板100的电路图案。
71.在一些实施方式中，可以使用表面安装器件(smd)工艺将第二上无源器件400安装在中介基板100的上表面100a上。这里，第二上无源器件400相对于中介基板100的上表面100a的高度可以小于半导体封装200的高度。
72.第二底部填充构件280可以设置在半导体封装200和中介基板100之间。第二底部填充构件280可以包括环氧树脂材料。例如，可以使用分配器喷嘴在半导体封装200和中介基板100之间注入底部填充溶液。底部填充溶液可以在半导体封装200和中介基板100之间固化，以形成第二底部填充构件280。
73.参考图13的截面图，加强件300可以在中介基板100上基本上围绕半导体封装200设置。
74.在一些实施方式中，可以使用粘合剂310将加强件300附接在中介基板100的上表面100a上。加强件300可以包括散热块。加强件300可以是围绕中介基板100的外围区域延伸的四壁结构，从而防止中介基板100的翘曲。
75.中介连接端子500可以设置在中介基板100的下表面100b上。例如，中介连接端子500可以包括焊球。中介连接端子500之间的节距可以在大约0.65mm到大约0.8mm的范围内
76.在一些实施方式中，第二下无源器件410(例如，(多个)去耦电容器)可以安装在中介基板100的下表面100b上。第二下无源器件410相对于中介基板100的下表面100b的高度可以小于中介连接端子500的高度。
77.在制造方法中的这时，可以沿着锯切区域sr(见图12)切割中介基板100，以形成图1的混合半导体器件。
78.图14是示出根据发明构思的实施方式的电子装置的截面图。
79.参考图14，电子装置可以包括主板600、安装在主板600上的混合半导体器件以及在主板600上与混合半导体器件10的半导体封装200热接触的散热器700。混合半导体器件可以与图1的混合半导体器件10基本相同。
80.在一些实施方式中，混合半导体器件10可以经由中介连接端子500安装在主板600上。半导体封装200可以具有相对于中介基板100的上表面100a的第一高度h1，并且加强件300可以具有相对于中介基板100的上表面100a的第二高度h2，其中第一高度h1大于第二高度h2。
81.散热器700可以具有与半导体封装200热接触的下表面。散热器700的平坦下表面可以与半导体封装200的上表面热接触，并且可以与加强件300的上表面间隔开。
82.在一些实施方式中，在应用于混合半导体器件10的测试工艺期间，可以考虑混合半导体器件10和周围材料/部件的已知翘曲行为，基于半导体封装200的第一高度h1和加强件300的第二高度h2之间的关系来设计测试推动器。
83.由于半导体封装200的第一高度(h1)大于加强件300的第二高度(h2)，在混合半导体器件10的“微笑”翘曲的情况下，测试推动器具有测试推动器首先接触加强件300而不是半导体封装200的结构，使得具有微笑翘曲的混合半导体器件可以在测试期间展开。相反，在混合半导体器件10的哭泣翘曲的情况下，测试推动器被设计成首先接触半导体封装200而不是加强件300，使得具有哭泣翘曲的混合半导体器件可以在测试期间展开。
84.图15是示出根据发明构思的实施方式的电子装置的截面图。这里，除了散热器的结构之外，电子装置可以与关于图14描述的电子装置基本相同。
85.参考图15，半导体封装200相对于中介基板100的上表面100a具有第一高度h1，并且加强件300相对于中介基板100的上表面100a具有第二高度h2。然而，在这里，第一高度h1小于第二高度h2。
86.因此，散热器700可以包括与半导体封装200热接触的突起710。散热器700的突起710可以与半导体封装200的上表面热接触。散热器700的外围区域的对应于加强件300的下表面可以接触加强件300的上表面。
87.前述说明性实施方式是作为教导示例呈现的。尽管已经描述了几个实施方式，但是本领域的技术人员将容易理解，在实质上不脱离由所附权利要求限定的发明构思的情况下，许多修改是可能的。
88.本技术要求于2020年12月3日在韩国知识产权局提交的第10-2020-0167328号韩国专利申请的优先权，其公开通过引用整体结合于此。