错误类型指示的制作方法

错误类型指示
1.相关申请的交叉引用
2.本专利申请要求由布赫(buch)于2020年12月4日提交的标题为“错误类型指示(error type indication)”的第63/121,744号美国专利申请的优先权，所述美国专利申请转让给本受让人，并且明确地以全文引用的方式并入本文中。
技术领域
3.本技术领域涉及错误类型指示。


背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一个，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
5.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、静态ram(sram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫属化物存储器技术和其它。存储器单元可以是易失性的或非易失性的。非易失性存储器，例如feram，可维持其所存储逻辑状态很长一段时间，即使无外部电源存在也是这样。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。


技术实现要素：

6.描述了一种设备。所述设备可以包含：解码器，其配置成检测码字中的一或多个错误；第一逻辑门，其与所述解码器耦合且配置成对从所述解码器输出的第一位集合执行第一逻辑或运算，所述第一位集合表示包含在所述码字中的奇偶校验位集合的错误标志；以及第二逻辑门，其与所述解码器耦合且配置成对从所述解码器输出的第二位集合执行第二逻辑或运算，所述第二位集合表示包含在所述码字中的数据位集合的错误标志。
7.描述了一种方法。所述方法可由存储器装置执行并且可以包含：由解码器对受错误校正码保护的码字执行错误检测程序；由所述解码器至少部分地基于所述错误检测程序输出表示包含在所述码字中的奇偶校验位集合的错误标志的第一位集合和表示包含在所述码字中的数据位集合的错误标志的第二位集合；对表示包含在所述码字中的所述奇偶校验位集合的错误标志的所述第一位集合执行第一逻辑或运算；以及对表示包含在所述码字中的所述数据位集合的错误标志的所述第二位集合执行第二逻辑或运算。
8.描述一种设备。所述设备可以包含：控制器，其配置成与存储器装置耦合，其中所述控制器配置成使得所述设备：向所述存储器装置传输针对数据集合的读取命令；至少部
分地基于传输所述读取命令而从所述存储器装置接收所述数据集合；以及从所述存储器装置接收与所述数据集合相关联且指示在所述数据集合的错误检测程序期间检测到的错误类型的位集合，所述错误类型包括数据位错误、奇偶校验位错误或多位错误。
附图说明
9.图1示出根据本文公开的实例的支持错误类型指示的系统的实例。
10.图2示出根据本文公开的实例的支持错误类型指示的装置的实例。
11.图3示出根据本文公开的实例的支持错误类型指示的装置的实例。
12.图4示出根据本文公开的实例的支持错误类型指示的装置的实例。
13.图5示出根据本文公开的实例的支持错误类型指示的过程流程的实例。
14.图6示出根据本公开的实例的支持错误类型指示的存储器装置的框图。
15.图7示出根据本公开的实例的支持错误类型指示的主机装置的框图。
16.图8和9示出流程图，示出根据本文公开的实例的支持错误类型指示的一或多种方法。
具体实施方式
17.例如电子装置的装置可以通过对从装置的存储器阵列读取的数据执行错误检测和校正来提高可靠性。为此，装置可以在将数据存储在存储器阵列中之前对数据进行编码。在接收到读取命令后，装置可以读取和解码数据，以便装置可以在例如将数据发送到请求装置(例如，主机)之前检测和校正任何错误。实施这种错误校正方案的装置可能会遇到不同类型的错误，但可能无法对错误进行分类或向请求装置指示错误的类型。因此，请求装置可能不知道装置检测到或校正或检测到并校正的错误类型，这可能对系统性能产生负面影响。
18.根据本文描述的技术，装置可以向例如请求装置(例如，主机)传输一或多个错误标志，这些错误标志指示由装置返回(例如，已经返回、同时返回或将要返回)的数据集合中检测到的或校正的或检测到并校正的错误类型(如果有的话)。错误标志可以由与装置的解码器耦合的电路系统生成。所述电路系统可以对输入到解码器中的校验子位和由解码器输出的错误指示位执行逻辑运算。逻辑运算的结果可以是呈位形式的一或多个错误标志，它们单独地或共同地指示码字中的特定类型的错误。通过将错误标志传输到请求装置，所述装置可以指示在返回到请求装置的数据集合中是否存在检测到的特定类型的错误。
19.首先在如参考图1描述的系统的上下文中描述本公开的特征。在参考图2-4描述的装置的上下文中描述本公开的特征。在参考图5描述的过程流程的上下文中描述本公开的额外特征。通过与参考图6-9描述的错误类型指示相关的设备图和流程图进一步示出且参考所述设备图和流程图描述本公开的这些和其它特征。
20.图1示出根据本文公开的实例的支持错误类型指示的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。
21.系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它
系统的电子装置的部分。例如，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是可用于存储用于系统100的一或多个其它组件的数据的系统的组件。
22.系统100的至少部分可以是主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器、芯片上系统(soc)或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
23.存储器装置110可以是可用于提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可以是可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用于支持以下中的一或多个：用于调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。
24.存储器装置110可以是可操作的以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应和执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
25.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。
26.处理器125可以是可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可以是通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可以是中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
27.bios组件130可以是包含作为固件操作的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
28.在一些实例中，系统100或主机装置105可以包含i/o控制器。i/o控制器可以管理处理器125与外围组件、输入装置或输出装置之间的数据通信。i/o控制器可管理未集成到系统100或主机装置105中或与所述系统或主机装置集成的外围设备。在一些实例中，i/o控制器可表示到外部外围组件的物理连接或端口。
29.在一些实例中，系统100或主机装置105可以包含输入组件、输出组件或两者。输入组件可以表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。在一些实例中，输入组件可以包含用户接口或与其它装置的接口或在其它装置之间的接
口。在一些实例中，输入组件可以是经由一或多个外围组件与系统100介接的外围设备，或者可以由i/o控制器管理。输出组件可以表示系统100外部的装置或信号，可用于接收来自系统100或其任何组件的输出。输出组件的实例可以包含显示器、音频扬声器、打印装置、印刷电路板上的另一处理器等。在一些实例中，输出可以是经由一或多个外围组件与系统100介接的外围设备，或者可以由i/o控制器管理。
30.在一些实例中，存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。在一些实例中(例如，在低功率双倍数据速率(lpddr)应用中)，存储器装置110可不包括装置存储器控制器155。每个存储器裸片160可以包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-n)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每一存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
31.装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
32.在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。例如，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
33.本地存储器控制器165(例如，对于存储器裸片160来说是本地的)可包含可用于控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含可执行本文描述的各种功能的装置存储器控制器155和本地存储器控制器165或外部存储器控制器120。由此，本地存储器控制器165可用于与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
34.外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可以是由处理器125或系统100的其它组件或主
机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。
35.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可以是可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可以是在主机装置105与存储器装置之间运载信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可以是可用于运载信号的导电路径的实例。例如，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可以是可操作的以充当信道的部分。
36.信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。例如，信道115可以包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令在信道115上传送信令。在sdr信令中，信号的一个调制符号(例如，信号电平)可针对每一时钟周期(例如，在时钟信号的上升或下降沿上)进行登记。在ddr信令中，信号的两个调制符号(例如，信号电平)可针对每一时钟周期(例如，在时钟信号的上升沿和下降沿上)进行登记。
37.系统100可包含支持用于垃圾收集的数据分离的任何数量的非暂时性计算机可读媒体。例如，主机装置105或存储器装置110可以包含或以其它方式可存取存储指令的一或多个非暂时性计算机可读媒体(例如，固件)，所述指令用于执行本文归于主机装置105或存储器装置110的功能。例如，此类指令当由主机装置105(例如，由处理器125或外部存储器控制器120)或由存储器装置110(例如，由装置存储器控制器155或本地存储器控制器165)执行时可以使主机装置105或存储器装置110执行如本文描述的相关联功能。
38.在一些情况下，存储器装置110中的数据可能被错误地存储或随着时间的推移而被破坏，从而导致数据中的一或多个错误。为了提高存储器装置110的可靠性，存储器装置110可以实施错误校正方案来检测、识别和校正此类错误。例如，在存储数据集合之前，存储器装置110可以使用错误校正码来生成可由存储器装置110使用的由数据位和对应奇偶校验位组成的码字以检测码字中的错误。码字的奇偶校验位可以通过将错误校正码应用于数据集合来生成，这可能涉及通过逻辑电路运行数据集合，所述逻辑电路例如由一系列组件组成，例如异或逻辑门。存储器装置110可以在存储器中存储数据集合和奇偶校验位(统称为“码字”)，从而可以在读取操作期间检测到码字中的一或多个错误。例如，存储器装置110可以基于从存储在存储器中的码字的位生成(例如，在解码过程期间)的校验子位来检测码字中的错误。
39.存储器装置110在解码码字时可能遇到不同类型的错误。例如，存储器装置110可以检测数据位错误(或“单位错误”(sbe))，其可以是码字的数据位中的错误。作为另一实例，存储器装置110可以检测奇偶校验位错误，其可以是码字的奇偶校验位中的错误。作为另一实例，存储器装置110可以检测地址位错误，在错误校正码应用于除数据位之外的地址
位的实例中，所述错误可以是码字的地址位中的错误。作为另一实例，存储器装置110可以检测多位错误(mbe)，其可能在码字的两个或更多位中存在错误。在一些实例中，多位错误也可以被称为幻象错误。此外，存储器装置110可能根本检测不到任何错误(例如，数据集合可能无错误)。
40.在检测到代码字中的错误时，存储器装置110可以在将数据集合返回到请求装置(例如主机装置105)之前校正错误(如果错误是可校正的)。存储器装置110还可以向主机装置105指示数据集合曾具有或现在有存储器装置110检测到的错误。然而，存储器装置110可能不具有用于向主机装置105指示由存储器装置110检测到的错误类型的机制，这可能影响或损害主机装置105的性能。例如，主机装置105可能即使存储器装置110无法校正数据中检测到的错误(例如，多位错误)也将返回的数据视为无错误，或者可能不采取在主机装置105已知错误类型的情况下本可以采取的校正措施。
41.根据本文描述的技术，存储器装置110可以向主机装置105传输呈位形式的错误标志集合，其单独地或共同地表示在码字解码过程期间检测到的一或多种类型的错误。主机装置105可以基于由错误标志指示的错误类型来处理码字的数据或采取其它措施，这可以提高系统性能。如本文所使用，集合可以包含一或多个元素，使得错误标志集合例如可以包含一或多个错误标志。
42.图2示出根据本文公开的实例的支持错误类型指示的装置200的实例。装置200可以包含存储器205，装置200在其中存储信息，例如码字。装置200还可以包含校验子生成电路系统210、解码器215、校正电路系统220、错误分类电路系统225和计数器230。如本文所述，错误分类电路系统225可输出指示从存储器205读取的码字中检测到的错误类型的一或多个错误标志。错误标志可以被输出到主机装置(或其它装置)，使得主机装置可以在处理来自码字的数据或与装置200交互时考虑错误的类型。与参考图3和4描述的错误分类电路系统相比，错误分类电路系统225可配置成针对解码器215可检测的每种类型的错误传输相应的错误标志。
43.在所示实例中，装置200的组件配置用于错误校正码，所述错误校正码使用三个奇偶校验位来保护四个数据位(当然，奇偶校验位也受错误校正码保护)。这种错误校正码(ecc)可以表示为ecc(4，3)。然而，本文描述的技术不限于ecc(4，3)并且可以针对不同或更复杂的错误校正码实施，例如ecc(136，128)等。对于其它错误校正码，可以使用不同数量的逻辑门和/或不同数量的每逻辑门输入而不脱离本文描述的技术。
44.在高级别，装置200可以将码字存储在存储器205中。当接收到码字的读取命令时，校验子生成电路系统210可以通过对从存储器205读取的码字的位执行逻辑运算来生成码字的校验子位。解码器215可以使用校验子位来检测码字中的一或多个错误(假设所述码字具有一或多个错误，但可能并非如此)。解码器215可以输出一或多个错误指示位，所述错误指示位可以使校正电路系统220在将码字的数据位返回到主机装置之前校正数据位中的错误。解码器215还可以驱动错误分类电路系统225的各种组件，其可以输出指示由解码器215检测到的错误类型的错误标志(或者，如果没有检测到错误，则指示没有错误)。本文描述了关于装置300的各种组件的功能的额外细节。
45.如所指出的，错误分类电路系统225可以输出错误标志，每个错误标志可以表示相应错误类型。例如，错误分类电路系统225可以输出指示码字中的错误的码字错误标志、指
示多位错误的多位错误标志、指示奇偶校验位错误的奇偶校验错误标志，以及指示数据位错误的数据位错误标志。错误标志中的每一个可以与相同的码字相关联并且可以通过相应导线传输。错误标志的传输可以与来自校正电路系统220的相应数据的传输在时间上至少部分地重叠，或者可以在所述数据传输之前或之后发生。另外，错误标志可以并行(例如，在重叠时间段期间)或串行(例如，在不同时间)传输。错误标志也可称为位、信号、指示或其它合适的术语。
46.错误分类电路系统225可以通过对码字的校验子位执行一或多个或运算来生成码字错误标志。例如，逻辑门240(例如，或门)可以对由解码器215解码的码字的校验子位(表示为s0、s1和s2)执行或运算。逻辑门240可以在校验子位都是逻辑零(在码字无错误时发生)时输出逻辑零并且可以在一或多个校验子位是逻辑一(在码字有错误时发生)时输出逻辑一。因此，当码字无错误时，逻辑门240可以输出逻辑零，而当码字有错误时，逻辑门240可以输出逻辑一。因此，主机装置可以至少部分地基于码字错误标志的逻辑值来确定是否检测到码字的错误。可以使用单个逻辑门(如图所示)或逻辑门的组合来生成码字错误标志。
47.错误分类电路系统225可以通过对码字的奇偶校验错误指示位(例如，指示码字中的哪个奇偶校验位(如果有的话)有错误的位)执行一或多个或运算并反转所得信号来生成奇偶校验错误标志。例如，逻辑门235-a(例如，或门)可以对由解码器215解码的码字的奇偶校验位的奇偶校验错误指示位(例如，表示为e1、e2、e3)执行或运算。并且反相器245-a可以反转由或运算产生的信号。逻辑门235-a可以在奇偶校验错误指示位都是零(在奇偶校验位无错误时发生)时输出逻辑零并且可以在一或多个奇偶校验错误指示位是逻辑一(在奇偶校验位有错误时发生)时输出逻辑一。因此，当奇偶校验位无错误时反相器245-a可以输出逻辑一，而当奇偶校验位有错误时反相器245-a可以输出逻辑零。
48.错误分类电路系统225可以通过对码字的数据错误指示位(例如，指示码字中的哪个数据位(如果有的话)有错误的位)执行一或多个或运算并反转所得信号来生成数据错误标志。例如，逻辑门235-b(例如，或门)可以对经历由解码器215进行的解码过程的码字的数据位的数据错误指示位(例如，表示为q1到q3)执行或运算。并且反相器245-b可以反转由或运算产生的信号。逻辑门235-b可在数据错误指示位都是零(在数据位无错误时发生)时输出逻辑零并且可以在一或多个数据错误指示位是逻辑一(在数据位有错误时发生)时输出逻辑一。因此，当数据位无错误时反相器245-b可输出逻辑一，而当数据位有错误时反相器345-a可输出逻辑零。
49.尽管分别参考由单个或门执行的单个或运算和由单个反相器执行的单个反转运算进行了描述，但可以使用由多个或门执行的多个或运算和由多个反相器执行的多个反转运算或其某种组合来生成奇偶校验错误标志和数据错误标志。
50.当解码器215配置成检测单位错误(与多位错误相反)并且码字有多个错误时，装置200可能无法校正这些错误。此外，在这种情况下，码字错误标志可能与奇偶校验错误标志和数据错误标志冲突。例如，码字错误标志可能指示码字中的错误，但奇偶校验错误标志和数据错误标志可能指示码字无错误(或反之亦然)。当校验子位指示错误，但校验子位所指示的错误的位置不存在(例如，校验子位可能指示码字中的第十个数据位，但是所述码字少于十个数据位)时可能发生这种现象。例如，如果多位错误导致冲突的错误标志，则主机装置错误地确定码字无错误，这可能对系统性能产生负面影响。因此可能需要多位错误的
检测和指示。
51.错误分类电路系统225可以通过对码字错误标志、奇偶校验错误标志和数据位错误标志执行一或多个与运算来生成多位错误标志。例如，逻辑门250(例如，与门)可以对逻辑门240输出的码字错误标志、反相器245-a输出的奇偶校验错误标志和反相器245-a输出的数据错误标志执行与运算。逻辑门250可以在码字、奇偶校验位或数据位中没有检测到错误时输出逻辑零(例如，当码字没有多位错误时，多位错误标志可以是逻辑零)。逻辑门250可以在码字中有错误但奇偶校验位或数据位中没有错误时或者在奇偶校验位和数据位中有错误但码字中没有错误时输出逻辑一(例如，当码字有多位错误时，多位错误标志可以是逻辑一)。尽管参考由单个与门执行的单个与运算进行描述，但可以使用由多个与门执行的多个与运算来生成多位错误标志。
52.校验子生成电路系统210可以为存储器205中存储的码字生成校验子位(表示为s0、s1和s2)。校验子位可以允许解码器215检测码字中的错误。如上所述，码字可以由受错误校正码保护的数据位和奇偶校验位组成。例如，码字可以包含数据位237
‑‑
其可以包含数据位0(d0)、数据位1(d1)、数据位2(d2)和数据位3(d30)
‑‑
以及奇偶校验位239，其可以包含奇偶校验位0(p0)、奇偶校验位1(p1)和奇偶校验位2(p2)。因此，校验子生成电路系统210可以基于可以包含在数据位237中的数据位d0到d3来生成校验子位(例如，s0、s1、s2)。另外，校验子生成电路系统210可以基于奇偶校验位p0到p2生成校验子位(例如，s0、s1、s2)。
53.校验子生成电路系统210可以通过对码字中的位执行逻辑运算来生成校验子位。例如，如图所示，异或门a、异或门b和异或门c可以对数据位d0到d2执行逻辑异或运算。异或门a、b、c输出的位可以表示基于从存储器读取的数据位的奇偶校验位(例如，p0、p1、p2)的版本，且因此表示为p0'、p1'和p2'。为了完成校验子位(例如，s0、s1、s2)的生成，校验子生成电路系统210可以对存储的奇偶校验位(例如，p0、p1、p2)和生成的奇偶校验位(例如，p0'、p1'，p2')执行异或运算。例如，异或门d可以通过对p0和p0'执行逻辑异或运算来生成校验子位s0。对异或门e和异或门f应用类似的分析。因此，校验子生成电路系统210可以为存储器205中存储的码字生成校验子位。
54.解码器215可以对码字的校验子位进行解码以检测码字中的错误。例如，解码器215可以对校验子位s0、s1和s2进行解码以检测从存储器205读取的码字中的错误。在一些实例中，如果校验子位(例如，s0、s1、s2)都是逻辑零，则解码器215可以检测码字无错误。如果一或多个校验子位是逻辑一，则解码器215可以检测错误并基于校验子位的值确定错误的位置。因此，解码器215可以对码字执行解码过程以不仅确定哪些位(如果有的话)有错误，而且确定那些位的位置。
55.在完成码字的解码过程后，解码器215可以输出错误指示位，其指示码字中的哪个位有错误。错误指示位可以使校正电路系统220校正码字中的错误并且可以驱动错误分类电路系统225的各种组件。解码器215可以为码字中的每个位输出错误指示位，并且错误指示位可以指示所述位的错误状态。因此，解码器215可以为奇偶校验位p0、p1和p2中的每一个输出错误指示位；并且解码器215可以为数据位d0、d1、d2和d3中的每一个输出错误指示位。奇偶校验位x的错误指示位可以称为奇偶校验错误指示位并且可以表示为ex。数据位y的错误指示位可以称为数据错误指示位并且可以表示为qy。
56.除了针对码字中的每一位输出一或多个错误指示位之外，解码器215还可以输出
指示码字是否有错误的错误指示位，表示为qc。码字的错误指示位可以被称为码字错误指示位并且可以被传输到计数器230，使得装置200可以监控装置200的可靠性。
57.校正电路系统220可以在将码字的数据位传输到主机装置之前校正数据位中的错误。校正电路系统220可以通过对数据位和所述数据位的数据错误指示标志执行异或运算来校正数据位中的错误(因为如果数据错误指示位是逻辑“1”，表示错误，则此类异或运算将反转数据位)。例如，当数据位d0有错误时，异或门j可以通过对数据位d0和错误指示位q0执行异或运算来校正数据位d0。对异或门g、异或门h和异或门i应用类似的分析。因此，除了驱动错误分类电路系统225的各种组件之外，错误指示位还可以驱动码字中错误数据位的校正。
58.装置200可以包含一或多个开关，例如开关255，所述开关当适当激活时可选择性地耦合不同导电路径。例如，开关255-a可以选择性地将存储器205耦合到与异或门a、b和c的输入耦合的不同导电路径，以便将适当的数据位加载到异或门a、b和c中。类似地，开关255-b可以选择性地将存储器205耦合到与异或门d、e和f的输入耦合的不同导电路径，以便将适当的奇偶校验位加载到异或门d、e和f中。并且开关255-c可以选择性地将存储器205耦合到与或门g到j的输入耦合的不同导电路径，以便将适当的数据位加载到或门g到j中。
59.尽管在实例配置中参考实例逻辑门进行了描述，但是错误分类电路系统225可以由其它类型的逻辑门(例如，与门、与非门、或门、或非、异或门和非门)以不同的配置组成，可以提供本文描述的逻辑门的功能或类似的功能。另外，被描述为由一些数量的逻辑门执行的逻辑运算在一些实例中可以使用不同数量的逻辑门来执行。
60.图3示出根据本文公开的实例的支持错误类型指示的装置300的实例。装置300可以包含存储器305，装置300在其中存储信息，例如码字。装置300还可以包含校验子生成电路系统310、解码器315、校正电路系统320和计数器330，它们可以用作参考图2描述的对应组件。此外，装置300可以包含错误分类电路系统325，其可以输出指示在从存储器305读取的码字中检测到的错误类型的一或多个错误标志。错误标志可以被输出到主机装置(或其它装置)，使得主机装置可以在处理来自码字的数据或与装置300交互时考虑错误的类型。开关355(例如，开关355-a、开关355-b和开关355-c)可以类似于参考图2描述的开关255操作。
61.与错误分类电路系统225相比，错误分类电路系统325可配置成传输错误标志集合(例如，一或多个错误标志)，这些错误标志共同指示由解码器315检测到的错误类型(例如，错误分类电路系统325可以对错误类型指示进行编码，使得用于传送错误类型指示的位数量相对于由错误分类电路系统225输出的数量减少)。出于图3的目的，错误标志可被称为错误位。
62.错误分类电路系统325可以输出共同指示在码字中检测到的错误类型的第一错误位(b1)和第二错误位(b2)。错误位的逻辑值的每个组合可以映射到相应类型的错误，如表1所示。例如，当错误位b1和错误位2两者都是逻辑零时，可指示多位错误。当错误位b1是逻辑零且错误位b2是逻辑一时，可指示数据位错误。当错误位b1是逻辑一且错误位b2是逻辑零时，可指示奇偶校验位错误。并且当错误位b1和错误位b2都是逻辑一时，可指示无错误。错误位可由错误分类电路系统325的组件生成。
63.表1
64.错误类型b1b2多位错误00数据位错误01奇偶校验位错误10无错误11
65.第一错误位b1可以通过对反相器345输出的信号和逻辑门335-a输出的信号执行或运算来生成，逻辑门335-a可以是参考图2描述的逻辑门235-a的实例(例如，或门)。例如，逻辑门350-a(例如，或门)可以对可从反相器345输出的信号i1和可从逻辑门335-a输出的信号i2执行或运算。由反相器345反转的信号可以从逻辑门340接收。信号i1在码字有错误时可以是逻辑零且在码字无错误时可以是逻辑一。此外，信号i2在奇偶校验位无错误时可以是逻辑零且在奇偶校验位有错误时可以是逻辑一。因此，当校验子位指示码字错误而奇偶校验错误指示位指示无错误(这可能在多位错误或数据位错误时发生)时，错误位b1可以是逻辑零。
66.第二错误位b2可以通过对反相器345输出的信号和逻辑门335-b输出的信号执行或运算来生成，逻辑门335-b可以是参考图2描述的逻辑门235-b的实例。例如，逻辑门350-b(例如，或门)可以对可从反相器345输出的信号i1和可从逻辑门335-b(例如，或门)输出的信号i3执行或运算。如所提及，信号i1在码字有错误时可以是逻辑零且在码字无错误时可以是逻辑一。此外，信号i3在数据位无错误时可以是逻辑零且在数据位有错误时可以是逻辑一。因此，当校验子位指示码字错误而数据错误指示位指示无错误(这可能在多位错误或奇偶校验位错误时发生)时，错误位b2可以是逻辑零。
67.参考装置200描述的扩展语言和免责声明也可以类似地适用于相对于装置300描述的方面。例如，虽然参考由一或多个门或组件进行的一或多个运算进行描述，但是可以使用由任何数量的门执行的任何数量的运算或使用由任何数量的各种组件执行的任何数量的运算来生成一或多个错误标志。装置300的各个方面可以并入装置200和装置400中，反之亦然。
68.图4示出根据本文公开的实例的支持错误类型指示的装置400的实例。虽然为便于说明在图4中进行了省略，但装置400可以包含参考图2描述的存储器、校验子生成电路系统、计数器和错误校正电路系统。装置400还可以包含解码器415和错误分类电路系统425。错误分类电路系统425可以类似于错误分类电路系统325，但是可配置成输出额外错误标志，允许装置400除了本文描述的其它类型的错误之外还指示地址位错误。出于图4的目的，错误标志可被称为错误位。
69.在一些实例中，码字可以包含地址位以及数据位和奇偶校验位。例如，码字可以包含一或多个位，这些位表示数据集合被写入的地址。除了数据集合之外，还可以通过将错误校正码应用于地址位来生成此类码字(例如，地址位可以被播种到ecc中)，以便奇偶校验位保护地址位以及数据集合的。在码字中包含地址位可以允许装置400检测何时写入或读取了不正确的地址。
70.作为实例，考虑装置400接收用于存储在存储器中的数据集合的场景。在接收到数据集合之后，装置400可以基于数据位和与数据将被写入的地址相对应的一或多个地址位来生成码字。然而，不是将整个码字存储在存储器中，装置400可以仅存储码字的数据位和
奇偶校验位(例如，装置400可以从存储中排除地址位)。当装置400接收到针对数据集合的读取命令时，装置400可以基于存储在存储器中的数据位、存储在存储器中的奇偶校验位以及与装置400读取的地址相对应的一或多个地址位来生成(在类似于参考图2描述的过程中)校验子位。然后，解码器415可以对码字的校验子位执行解码过程以检测码字中的任何错误。地址位中的错误可以指示装置400从错误地址读取(例如，装置400从不同存储器地址写入和读取)。如果解码器415检测到地址位中的错误，则解码器415可以输出地址错误指示标志(对于地址位x表示为ax)，其指示哪个地址位含有错误。因此，地址错误指示位可用于检测写入地址与读取地址之间的不一致，这可被称为地址错误。
71.错误分类电路系统425可配置成指示地址错误。例如，错误分类电路系统425可以输出共同指示在码字中检测到的错误类型的第一错误位(b1)、第二错误位(b2)和第三错误位(b3)。错误位的逻辑值的每个组合可以映射到相应类型的错误，如表2所示。例如，当所有错误位都是逻辑零时，可指示多位错误。当错误位b1和b2是逻辑零且错误位b3是逻辑1时，可指示地址位错误。当错误位b1和b3是逻辑零且错误位b2是逻辑1时，可指示数据位错误。当错误位b1是逻辑一且错误位b2和b3是逻辑零时，可指示奇偶校验位错误。并且当所有错误位都是逻辑一时，可指示无错误。错误位可由错误分类电路系统425的组件生成。
72.表2
73.错误类型b1b2b3多位错误000地址位错误001数据位错误010奇偶校验位错误100无错误111
74.第一错误位b1和第二错误位b2可以如参考图3描述的那样生成。因此，逻辑门435-a、逻辑门435-b、逻辑门440、反相器445、逻辑门450-a和逻辑门450-b可以与参考图3描述的相应组件类似地起作用。
75.第三错误位b3可以通过对反相器445输出的信号和逻辑门435-c(其可以对码字的地址错误指示位(a0，a1)执行或运算)输出的信号执行或运算来生成。例如，逻辑门450-c可以对可从反相器445输出的信号i1和可从逻辑门435-c(例如，或门)输出的信号i4执行或运算。如所提及，信号i1在码字有错误时可以是逻辑零且在码字无错误时可以是逻辑一。此外，信号i4在地址位无错误时可以是逻辑零且在地址位有错误时可以是逻辑一。因此，当校验子位指示码字错误而地址错误指示位指示无错误(这可能在多位错误、奇偶校验位错误或数据位错误时发生)时，错误位b3可以是逻辑零。
76.装置400的各个方面可以并入装置200和装置300中，反之亦然。例如，逻辑门435-c可以被添加到错误分类电路系统225，使得装置200输出指示码字中的地址位错误的地址位错误标志。在此类实例中，逻辑门435-c在地址位无错误时可以输出逻辑零，并且在地址位有错误时可以输出逻辑一。尽管分别参考由单个或门执行的单个或运算进行了描述，但是可以使用由多个或门执行的多个或运算来生成地址错误标志。
77.参考装置200描述的扩展语言和免责声明也可以适用于装置400。例如，虽然参考由一或多个门或组件进行的一或多个运算进行描述，但是可以使用由任何数量的门执行的
任何数量的运算或使用由任何数量的各种组件执行的任何数量的运算来生成一或多个错误标志。
78.图5示出根据本文公开的实例的支持错误类型指示的过程流程500的实例。在一些实例中，过程流程500可以由如参考图1描述的主机装置105实施。当然，其它类型的装置也可以实施过程流程500。过程流程500可以说明接收本文描述的错误标志并且使用错误标志来确定在码字中检测到的错误类型的装置的操作。
79.为了便于参考，参考主机装置来描述过程流程500。例如，过程流程500的方面可以由与存储器装置耦合的主机装置来实施。另外或替代地，过程流程500的方面可以由控制器(例如，主机装置或存储器装置的控制器)以及其它组件实施。另外或替代地，过程流程500的方面可以被实施为存储在存储器中的指令(例如，存储在存储器装置110中的固件)。例如，指令在由控制器(例如，处理器125或外部存储器控制器120)执行时可以使控制器执行过程流程500的操作。
80.在505，可以传输针对数据集合的读取命令。例如，主机装置可以向存储器装置传输针对数据集合的读取命令。如本文所使用，术语“集合”可指集合中的一或多个元素。
81.在510，主机装置可以从存储器装置接收数据集合和错误标志集合。可以至少部分地基于读取命令的传输来接收数据集合和错误标志集合。可以在错误标志集合之前、错误标志集合之后或与错误标志集合同时接收数据集合(例如，数据集合的接收可以与错误标志集合的接收在时间上至少部分地重叠)。错误标志集合可以串行接收(例如，在不同时间)或部分或完全并行接收(例如，可以同时接收多个标志)。在一些实例中，错误标志集合包含通过不同引脚和/或导电路径接收的错误标志。在一些实例中，错误标志集合包含在不同时间通过相同导电路径接收的错误标志(例如，错误标志可以是时分复用的)。
82.在515，可以使用电路系统或其它组件的各种实例来确定错误标志的逻辑值。
83.在520，可以将错误标志的逻辑值关联或映射到一或多个错误类型。例如，如果存储器装置的错误校正电路系统如图2所示配置，则主机装置可以将每个错误标志与参考图2描述的相应错误类型相关联。如果存储器装置的错误校正电路系统如图3或图4所示配置，则主机装置可以将逻辑值的集合与参考图3和图4描述的特定错误类型相关联。
84.在525，可以至少部分地基于错误标志集合的逻辑值和所确定的关联来确定码字的错误类型。例如，主机装置可以确定在码字中检测到码字错误、多位错误、奇偶校验错误、数据错误、地址位错误或没有错误。
85.在530，可以至少部分地基于错误类型来处理数据和/或操作存储器装置。例如，如果错误标志集合指示多位错误(例如，因为代码字有存储器装置无法校正的至少两个错误)，则主机装置可以舍弃数据集合。作为另一实例，如果指示地址错误(例如，因为存储器装置返回了错误数据集合)，则主机装置可以传输针对数据集合的第二读取命令。作为另一实例，主机装置可以(例如，如果在阈值时间量内检测到阈值数量的错误)指示存储器装置执行提高存储器装置可靠性的一或多个程序。因此，主机装置可以基于针对码字检测到的错误类型做出一或多个操作决策，这可以提高系统性能，以及其它益处。
86.图6示出根据本文公开的实例的支持错误类型指示的存储器装置605的框图600。存储器装置605可以是如参考图2到4描述的装置的方面的实例。存储器装置605可以包含解码器610、第一逻辑组件615、第二逻辑组件620、第一反相器625、第二反相器630、第三逻辑
组件635、第四逻辑组件640、第五逻辑组件645、第六逻辑组件650、第三反相器655、第七逻辑组件660、第八逻辑组件665和第四反相器670。这些模块中的每一个都可以直接或间接地彼此通信(例如，经由一或多个总线)。
87.解码器610可以由解码器对受错误校正码保护的码字执行错误检测程序。
88.在一些实例中，解码器610可以基于错误检测程序输出表示包含在码字中的奇偶校验位集合的错误标志的第一位集合和表示包含在码字中的数据位集合的错误标志的第二位集合。第一逻辑组件615可以对表示包含在码字中的奇偶校验位集合的错误标志的第一位集合执行第一逻辑或运算。第一逻辑组件615可以是一或多个逻辑或门或配置成用作一或多个逻辑或门的电路。第二逻辑组件620可以对表示包含在码字中的数据位集合的错误标志的第二位集合执行第二逻辑或运算。第二逻辑组件620可以是一或多个逻辑或门或配置成用作一或多个逻辑或门的电路。
89.第一反相器625可以反转基于第一逻辑或运算的第一信号。第二反相器630可以反转基于第二逻辑或运算的第二信号。
90.第三逻辑组件635可以对经反转第一信号和经反转第二信号执行逻辑与运算。第三逻辑组件635可以是一或多个逻辑与门或配置成用作一或多个逻辑与门的电路。第四逻辑组件640可以对码字的校验子位集合执行第三逻辑或运算，其中对基于第三逻辑或运算的第三信号执行逻辑与运算。第四逻辑组件640可以是一或多个逻辑或门或配置成用作一或多个逻辑或门的电路。
91.在一些实例中，第四逻辑组件640可以对码字的校验子位集合执行第五逻辑或运算。在一些实例中，第四逻辑组件640可以对码字的校验子位集合执行第七逻辑或运算。
92.第五逻辑组件645可以对基于第一逻辑或运算的第一信号执行第三逻辑或运算。第五逻辑组件645可以是一或多个逻辑或门或配置成用作一或多个逻辑或门的电路。在一些实例中，第五逻辑组件645可以对基于第一逻辑或运算的第一信号执行第四逻辑或运算。
93.第六逻辑组件650可以对基于第二逻辑或运算的第二信号执行第四逻辑或运算。第六逻辑组件650可以是一或多个逻辑或门或配置成用作一或多个逻辑或门的电路。在一些实例中，第六逻辑组件650可以对基于第二逻辑或运算的第二信号执行第五逻辑或运算。
94.第三反相器655可以反转基于第五逻辑或运算的第三信号，其中对经反转第三信号执行第三逻辑或运算并且对经反转第三信号执行第四逻辑或运算。
95.第七逻辑组件660可以对表示包含在码字中的地址位集合的错误标志的第三位集合执行第三逻辑或运算。第七逻辑组件660可以是一或多个逻辑或门或配置成用作一或多个逻辑或门的电路。第八逻辑组件665可以对基于第三逻辑或运算的第三信号执行第六逻辑或运算。第八逻辑组件665可以是一或多个逻辑或门或配置成用作一或多个逻辑或门的电路。
96.第四反相器670可以反转基于第七逻辑或运算的第四信号，其中对经反转第四信号执行第四逻辑或运算、第五逻辑或运算和第六逻辑或运算。
97.图7示出根据本文公开的实例的支持错误类型指示的主机装置705的框图700。主机装置705可以是参考图1描述的主机装置的方面的实例。主机装置705可以包含驱动器710、接收器715和处理器720。这些模块中的每一个都可以直接或间接地彼此通信(例如，经由一或多个总线)。
98.驱动器710可以向存储器装置传输针对数据集合的读取命令。驱动器710可以是或包含传输器、收发器或配置成用作传输器或收发器的电路。接收器715可以基于传输读取命令而从存储器装置接收数据集合。接收器715可以是或包含收发器、数据总线接口或配置成用作收发器或数据总线接口的电路。在一些实例中，接收器715可以从存储器装置接收与数据集合相关联且指示在数据集合的错误检测程序期间检测到的错误类型的位集合，错误类型包含数据位错误、奇偶校验位错误或多位错误。
99.在一些情况下，主机装置705配置成与接收数据集合在时间上至少部分地重叠地接收位集合。在一些情况下，主机装置705配置成通过不同导线接收位集合。在一些情况下，主机装置705配置成通过同一导线在不同时间接收位集合。
100.处理器720可以基于第一位、第二位和第三位的相应逻辑值来确定在错误检测程序期间检测到的错误类型。在一些实例中，处理器720可以基于所确定的错误类型处理数据集合。
101.在一些实例中，处理器720可以确定位集合具有与错误类型相关联的逻辑值集合。
102.在一些实例中，处理器720可以基于逻辑值集合与错误类型相关联来确定在错误检测程序期间检测到的错误类型。在一些实例中，处理器720可以基于所确定的错误类型处理数据集合。
103.在一些实例中，处理器720可以确定第一位的第一逻辑值和第二位的第二逻辑值。
104.在一些实例中，处理器720可以基于错误类型与第一位的第一逻辑值和第二位的第二逻辑值相关联来确定在错误检测程序期间检测到的错误类型。在一些实例中，处理器720可以基于所确定的错误类型处理数据集合。
105.在一些实例中，处理器720可以确定第三位的第三逻辑值，其中基于地址位错误与第三位的第三逻辑值相关联来确定地址位错误。
106.图8示出流程图，示出根据本公开的方面的支持错误类型指示的一或多种方法800的流程图。方法800的操作可以由本文描述的存储器装置或其组件实施。例如，方法800的操作可由参考图6描述的存储器装置执行。在一些实例中，存储器装置可执行指令集合以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
107.在805，所述方法可以包含由解码器对受错误校正码保护的码字执行错误检测程序。805的操作可以根据本文描述的方法来执行。在一些实例中，805的操作的方面可以由参考图6描述的解码器来执行。
108.在810，所述方法可以包含由解码器基于错误检测程序输出表示包含在码字中的奇偶校验位集合的错误标志的第一位集合和表示包含在码字中的数据位集合的错误标志的第二位集合。810的操作可以根据本文描述的方法来执行。在一些实例中，810的操作的方面可以由参考图6描述的解码器来执行。
109.在815，所述方法可以包含对表示包含在码字中的奇偶校验位集合的错误标志的第一位集合执行第一逻辑或运算。815的操作可以根据本文描述的方法来执行。在一些实例中，815的操作的方面可以由参考图6描述的第一逻辑组件来执行。
110.在820，所述方法可以包含对表示包含在码字中的数据位集合的错误标志的第二位集合执行第二逻辑或运算。820的操作可以根据本文描述的方法来执行。在一些实例中，
820的操作的方面可以由参考图6描述的第二逻辑组件来执行。
111.在一些实例中，如本文描述的设备可以执行一或多种方法，例如方法800。所述设备可以包含用于以下项的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：由解码器对受错误校正码保护的码字执行错误检测程序；由解码器至少部分地基于错误检测程序输出表示包含在码字中的奇偶校验位集合的错误标志的第一位集合和表示包含在码字中的数据位集合的错误标志的第二位集合；对表示包含在码字中的奇偶校验位集合的错误标志的第一位集合执行第一逻辑或运算；以及对表示包含在码字中的数据位集合的错误标志的第二位集合执行第二逻辑或运算。
112.方法800和本文描述的设备一些实例可进一步包含用于以下项的操作、特征、构件或指令：反转可基于第一逻辑或运算的第一信号，以及反转可基于第二逻辑或运算的第二信号。
113.方法800和本文描述的设备一些实例可进一步包含用于以下项的操作、特征、构件或指令：对经反转第一信号和经反转第二信号执行逻辑与运算。
114.方法800和本文描述的设备一些实例可进一步包含用于以下项的操作、特征、构件或指令：对码字的校验子位集合执行第三逻辑或运算，其中可以对可基于第三逻辑或运算的第三信号执行逻辑与运算。
115.方法800和本文描述的设备一些实例可进一步包含用于以下项的操作、特征、构件或指令：对可基于第一逻辑或运算的第一信号执行第三逻辑或运算；以及对可基于第二逻辑或运算的第二信号执行第四逻辑或运算。
116.方法800和本文描述的设备一些实例可进一步包含用于以下项的操作、特征、构件或指令：对码字的校验子位集合执行第五逻辑或运算；以及反转可基于第五逻辑或运算的第三信号，其中可对经反转第三信号执行第三逻辑或运算并且可对经反转第三信号执行第四逻辑或运算。
117.方法800和本文描述的设备一些实例可进一步包含用于以下项的操作、特征、构件或指令：对表示包含在码字中的地址位集合的错误标志的第三位集合执行第三逻辑或运算。
118.方法800和本文描述的设备一些实例可进一步包含用于以下项的操作、特征、构件或指令：对可基于第一逻辑或运算的第一信号执行第四逻辑或运算；对可基于第二逻辑或运算的第二信号执行第五逻辑或运算；以及对可基于第三逻辑或运算的第三信号执行第六逻辑或运算。
119.方法800和本文描述的设备一些实例可进一步包含用于以下项的操作、特征、构件或指令：对码字的校验子位集合执行第七逻辑或运算；以及反转可基于第七逻辑或运算的第四信号，其中可对经反转第四信号执行第四逻辑或运算、第五逻辑或运算和第六逻辑或运算。
120.在一些实例中，如本文描述的设备可以执行一或多种方法，例如方法800。所述设备可以包含：解码器，其配置成检测码字中的一或多个错误；第一逻辑门，其与解码器耦合且配置成对从解码器输出的第一位集合执行第一逻辑或运算，第一位集合表示包含在码字中的奇偶校验位集合的错误标志；以及第二逻辑门，其与解码器耦合且配置成对从解码器输出的第二位集合执行第二逻辑或运算，第二位集合表示包含在码字中的数据位集合的错
误标志。
121.所述设备的一些实例可以包含第一反相器，其与第一逻辑门耦合且配置成反转来自第一逻辑门的可基于第一逻辑或运算的信号；以及第二反相器，其与第二逻辑门耦合且配置成反转来自第二逻辑门的可基于第二逻辑或运算的信号。
122.所述设备的一些实例可以包含第三逻辑门，其与第一反相器和第二反相器耦合且配置成对来自第一反相器的信号和来自第二反相器的信号执行逻辑与运算。
123.所述设备的一些实例可以包含第四逻辑门，其与解码器耦合且配置成对码字的校验子位集合执行逻辑或运算，其中第三逻辑门可配置成对来自第四逻辑门的信号执行逻辑与运算。
124.所述设备的一些实例可以包含第三逻辑门，其配置成对来自第一逻辑门的可基于第一逻辑或运算的信号执行第三逻辑或运算；以及第四逻辑门，其配置成对来自第二逻辑门的可基于第二逻辑或运算的信号执行第四逻辑或运算。
125.所述设备的一些实例可以包含第五逻辑门，其与解码器耦合且配置成对码字的校验子位集合执行逻辑或运算；以及反相器，其与第五逻辑门耦合且配置成反转来自第五逻辑门的信号，其中第三逻辑门可配置成对来自反相器的信号执行第三逻辑或运算，并且其中第四逻辑门可配置成对来自反相器的信号执行第四逻辑或运算。
126.所述设备的一些实例可以包含第三逻辑门，其与解码器耦合且配置成对从解码器输出的第三位集合执行第三逻辑或运算，第三位集合表示包含在码字中的地址位集合的错误标志。
127.所述设备的一些实例可以包含第四逻辑门，其与第一逻辑门耦合且配置成对来自第一逻辑门的信号执行第四逻辑或运算；第五逻辑门，其与第二逻辑门耦合且配置成对来自第二逻辑门的信号执行第五逻辑或运算；以及第六逻辑门，其与第三逻辑门耦合且配置成对来自第三逻辑门的信号执行第六逻辑或运算。
128.所述设备的一些实例可以包含第七逻辑门，其与解码器耦合且配置成对码字的校验子位集合执行第七逻辑或运算；以及反相器，其与第七逻辑门耦合且配置成反转来自第七逻辑门的信号，其中第四逻辑门可配置成对来自反相器的信号执行第四逻辑或运算，第五逻辑门可配置成对来自反相器的信号执行第五逻辑或运算，并且第六逻辑门可配置成对来自反相器的信号执行第六逻辑或运算。
129.图9示出流程图，示出根据本公开的方面的支持错误类型指示的一或多种方法900的流程图。方法900的操作可以由本文描述的主机装置或其组件实施。例如，方法900的操作可由参考图7描述的主机装置来执行。在一些实例中，主机装置可执行指令集合以控制主机装置的功能元件以执行所描述的功能。另外或替代地，主机装置可使用专用硬件执行所描述的功能的方面。
130.在905，所述方法可以包含向存储器装置传输针对数据集合的读取命令。905的操作可以根据本文描述的方法来执行。在一些实例中，905的操作的方面可以由参考图7描述的驱动器来执行。
131.在910，所述方法可以包含基于传输读取命令而从存储器装置接收数据集合。910的操作可以根据本文描述的方法来执行。在一些实例中，910的操作的方面可以由参考图7描述的接收器来执行。
132.在915，所述方法可以包含从存储器装置接收与数据集合相关联且指示在数据集合的错误检测程序期间检测到的错误类型的位集合，错误类型包含数据位错误、奇偶校验位错误或多位错误。915的操作可以根据本文描述的方法来执行。在一些实例中，915的操作的方面可以由参考图7描述的接收器来执行。
133.在一些实例中，如本文描述的设备可以执行一或多种方法，例如方法900。所述设备可以包含用于以下项的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：向存储器装置传输针对数据集合的读取命令；基于传输读取命令而从存储器装置接收数据集合；以及从存储器装置接收与数据集合相关联且指示在数据集合的错误检测程序期间检测到的错误类型的位集合，错误类型包含数据位错误、奇偶校验位错误或多位错误。
134.方法900和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令：基于第一位、第二位和第三位的相应逻辑值来确定在错误检测程序期间检测到的错误类型；以及基于所确定的错误类型处理数据集合。
135.方法900和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令：确定位集合可具有与错误类型相关联的逻辑值集合；基于逻辑值集合与错误类型相关联来确定在错误检测程序期间检测到的错误类型；以及基于所确定的错误类型处理数据集合。
136.在方法900和本文描述的设备的一些实例中，位集合可以包含用于以下项的操作、特征、构件或指令：确定第一位的第一逻辑值和第二位的第二逻辑值；基于错误类型与第一位的第一逻辑值和第二位的第二逻辑值相关联来确定在错误检测程序期间检测到的错误类型；以及基于所确定的错误类型处理数据集合。
137.在方法900和本文描述的设备的一些实例中，错误类型可以包含用于以下项的操作、特征、构件或指令：确定第三位的第三逻辑值，其中可基于地址位错误与第三位的第三逻辑值相关联来确定地址位错误。
138.在方法900和本文描述的设备的一些实例中，所述设备可配置成与接收数据集合在时间上至少部分地重叠地接收位集合。在方法900和本文描述的设备的一些实例中，所述设备可配置成通过不同导线接收位集合。在方法900和本文描述的设备的一些实例中，所述设备可配置成通过同一导线在不同时间接收位集合。
139.在一些实例中，本文描述的技术可通过一种设备实施。所述设备可以包含：解码器，其配置成检测码字中的一或多个错误；第一逻辑门，其与解码器耦合且配置成对从解码器输出的第一位集合执行第一逻辑或运算，第一位集合表示包含在码字中的奇偶校验位集合的错误标志；以及第二逻辑门，其与解码器耦合且配置成对从解码器输出的第二位集合执行第二逻辑或运算，第二位集合表示包含在码字中的数据位集合的错误标志。
140.在一些实例中，所述设备可以包含第一反相器，其与第一逻辑门耦合且配置成反转来自第一逻辑门的至少部分地基于第一逻辑或运算的信号；以及第二反相器，其与第二逻辑门耦合且配置成反转来自第二逻辑门的至少部分地基于第二逻辑或运算的信号。在一些实例中，所述设备可以包含第三逻辑门，其与第一反相器和第二反相器耦合且配置成对来自第一反相器的信号和来自第二反相器的信号执行逻辑与运算。在一些实例中，所述设备可以包含第四逻辑门，其与解码器耦合且配置成对码字的校验子位集合执行逻辑或运
算，其中第三逻辑门配置成对来自第四逻辑门的信号执行逻辑与运算。
141.在一些实例中，所述设备可以包含第三逻辑门，其配置成对来自第一逻辑门的至少部分地基于第一逻辑或运算的信号执行第三逻辑或运算；以及第四逻辑门，其配置成对来自第二逻辑门的至少部分地基于第二逻辑或运算的信号执行第四逻辑或运算。在一些实例中，所述设备可以包含第五逻辑门，其与解码器耦合且配置成对码字的校验子位集合执行逻辑或运算；以及反相器，其与第五逻辑门耦合且配置成反转来自第五逻辑门的信号，其中第三逻辑门配置成对来自反相器的信号执行第三逻辑或运算，并且其中第四逻辑门配置成对来自反相器的信号执行第四逻辑或运算。
142.在一些实例中，所述设备可以包含第三逻辑门，其与解码器耦合且配置成对从解码器输出的第三位集合执行第三逻辑或运算，第三位集合表示包含在码字中的地址位集合的错误标志。在一些实例中，所述设备可以包含第四逻辑门，其与第一逻辑门耦合且配置成对来自第一逻辑门的信号执行第四逻辑或运算；第五逻辑门，其与第二逻辑门耦合且配置成对来自第二逻辑门的信号执行第五逻辑或运算；以及第六逻辑门，其与第三逻辑门耦合且配置成对来自第三逻辑门的信号执行第六逻辑或运算。在一些实例中，所述设备可以包含第七逻辑门，其与解码器耦合且配置成对码字的校验子位集合执行第七逻辑或运算；以及反相器，其与第七逻辑门耦合且配置成反转来自第七逻辑门的信号，其中第四逻辑门配置成对来自反相器的信号执行第四逻辑或运算，第五逻辑门配置成对来自反相器的信号执行第五逻辑或运算，并且第六逻辑门配置成对来自反相器的信号执行第六逻辑或运算。
143.应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。另外，可组合来自所述方法中的两种或更多种的部分。
144.可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。一些图可将信号示为单个信号；然而，所属领域的一般技术人员应理解，信号可表示三信号的总线，其中总线可具有各种位宽度。
145.术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
146.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
147.术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间
存在开路，则组件彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
148.如本文所用，术语“大体上”意指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
149.本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可以是绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
150.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端子装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型(例如，大部分载流子为电子)，那么fet可以被称作n型fet。如果沟道是p型的(即，大部分载体为空穴)，那么fet可被称为p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“去激活”。
151.本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文所用的术语“示例性”意指“充当实例、例子或说明”，而不是“优选”或“优于其它实例”。详细描述包含具体细节，以提供对所描述技术的理解。然而，可以在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
152.在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
153.本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本公开和所附权利要求书的范围内。例如，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。
154.例如，可用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的公开内容而描述的各种说明性块和模块。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以实施为计算装
置的组合(例如，dsp和微处理器的组合、多个微处理器、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。
155.如本文中所使用，包含在权利要求书中，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
156.计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、压缩光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软盘和蓝光光盘，其中磁盘通常以磁性方式复制数据，而光盘使用激光以光学方式复制数据。以上各者的组合也包含在计算机可读媒体的范围内。
157.提供本文中的描述使得所属领域技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。