二阶噪声整形逐次逼近型模数转换器及其控制方法与流程

1.本发明涉及模数转换技术领域，具体地涉及一种二阶噪声整形逐次逼近型模数转换器及其控制方法、芯片、传感器。


背景技术：

2.逐次逼近型(sar)模数转换器(adc)凭借着其较低的功耗以及较小的芯片面积，成为中等分辨率以及中等带宽adc研究中的热门。然而，由于量化噪声、比较器噪声以及数模转换器(dac)噪声的限制，sar adc难以实现高分辨率。相关技术中，为了解决这个问题，将sar adc与噪声整形(ns)技术结合在一起，通过结合它们的优点同时实现高分辨率和低功耗，目前这项技术在医疗产品以及穿戴设备应用中具有广泛前景。
3.传统的ns sar adc大致可以分为误差反馈(ef)和级联积分反馈(ciff)两大类，通常采用二阶噪声整形技术。二阶噪声整形技术包含二阶ef结构的噪声整形结构或者二阶ciff结构的噪声整形结构。二阶ef结构通常采用两个用于延时反馈的电容，通过延时反馈的电容采样量化结束后的残差电压并反馈到dac极板上，实现对信号频谱的二阶整形，达到提高系统信噪比的目的。二阶ciff结构采用两个积分电容，对量化后的残差信号进行一阶积分、二阶积分，并累加到下一比较周期的比较器输入端，实现二阶噪声整形效果。


技术实现要素：

4.二阶ef结构因为是通过使用电荷重分配方式采样量化残差，并延时反馈回dac极板，因此采样的残差电压会被衰减，影响噪声整形的效果。基于此，ef结构通常在ef通路上使用运算放大器弥补采样残差的衰减，提高噪声整形的效果。而额外引入的运算放大器使得电路整体的功耗大大增加。
5.二阶ciff结构采用残差电压积分的方式对输出信号频谱进行整形，达到提高有效信号频率范围内的信噪比。不过对残差进行积分的通路上的噪声无法被系统整形，也就是说用于积分的积分电容所产生的噪声是需要额外考虑的。电容小则噪声大，电容大则衰减大。大电容占据着较大的电路面积，增大生产成本，尤其在对面积有特殊需求的应用中，影响整体的电路设计参数。而小电容会产生较大的噪声。因此需要在电容大小和噪声之间进行折衷。
6.鉴于相关技术中存在的上述缺陷，本技术提供一种二阶噪声整形逐次逼近型模数转换器及其控制方法，采用ef结构和ciff结构混合方式实现二阶噪声整形效果，并将前置放大器耦接于dac电容模块和噪声整形模块之间。
7.本发明实施例的目的是提供一种二阶噪声整形逐次逼近型模数转换器，包括：数模转换器dac电容模块、噪声整形模块、放大器模块，其中所述噪声整形模块包括误差反馈模块和积分模块，所述放大器模块用于对所述dac电容模块输出的量化误差电压放大处理，所述误差反馈模块用于对所述放大器模块放大后的量化误差电压进行采样，并在下一量化周期将采样的量化误差电压反馈至所述dac电容模块；所述积分模块用于对所述放大器模
块放大后的量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块的反向放大输入端以用于所述下一量化周期，其中所述放大器模块包括前置放大器。
8.可选的，所述误差反馈模块包括第一采样电容c
res
、第一采样开关φ
res
和反馈开关φ
ef
、第一复位开关φ
rst
，其中所述第一采样电容c
res
的一端耦接至地，另一端耦接至所述dac电容模块，所述第一采样电容c
res
经由所述第一采样开关φ
res
对所述放大后的量化误差电压进行采样，并且经由所述反馈开关φ
ef
将采样的量化误差电压在下一量化周期反馈至所述dac电容模块，所述第一复位开关φ
rst
的一端与所述第一采样电容c
res
的所述另一端耦接，所述第一复位开关φ
rst
的另一端与复位电压耦接。
9.可选的，所述积分模块包括第二采样电容cs和积分电容c
int
、积分开关φ
ns
、第二复位开关φ
oos
，其中，所述第二采样电容cs的一端耦接至所述dac电容模块，所述比较器模块的正向输入端和所述积分电容c
int
的一端分别耦接至所述第二采样电容cs的另一端，所述积分电容c
int
的另一端耦接至地，所述积分电容c
int
的所述一端还与所述比较器模块的反向放大输入端耦接，所述积分电容c
int
的所述一端经由所述积分开关φ
ns
与所述第二采样电容cs的所述另一端耦接。所述第二采样电容cs的所述另一端和所述比较器模块的正向输入端分别与所述第二复位开关φ
oos
的一端耦接，所述第二复位开关φ
oos
的另一端与复位电压耦接。
10.可选的，在所述二阶噪声整形逐次逼近型模数转换器包括放大器模块的情况下，在所述积分模块进行所述积分处理后，所述第二复位开关φ
oos
由断开状态变换为接通状态，使得所述第二采样电容cs对所述放大器模块的失调电压进行存储，以消除所述放大器模块在所述下一量化周期的失调误差。
11.可选的，还包括第三复位开关φ
drst
和第二采样开关φ
samp
，所述第三复位开关φ
drst
的一端与所述dac电容模块耦接，所述第三复位开关φ
drst
的另一端与复位电压耦接，所述dac电容模块经由所述第二采样开关φ
samp
与输入电平耦接。
12.可选的，所述二阶噪声整形逐次逼近型模数转换器的结构采用全差分结构。
13.相应的，本发明实施例还提供一种用于二阶噪声整形逐次逼近型模数转换器的控制方法，所述方法包括：控制放大器模块对dac电容模块输出的量化误差电压放大处理；
14.控制噪声整形模块的误差反馈模块对所述放大器模块放大后的量化误差电压进行采样，并在下一量化周期将采样的量化误差电压反馈至所述dac电容模块；以及控制所述噪声整形模块的积分模块对所述放大器模块放大后的量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块的反向放大输入端以用于所述下一量化周期，其中所述放大器模块包括前置放大器。
15.可选的，所述方法还包括在一量化周期内执行以下控制：在第一时间段，控制所述dac电容模块对输入的电压信号进行采样；在所述第一时间段之后的第二时间段，控制所述误差反馈模块将前一量化周期产生的量化误差电压反馈给所述dac电容模块；在所述第二时间段之后的第三时间段，周期地的执行以下控制：控制所述dac电容模块输出的电压信号耦合并输入给比较器模块的正向输入端，控制所述比较器模块基于反向放大输入端的信号和所述正向输入端的信号得到比较结果，使得所述sar逻辑模块基于所述比较结果控制所述dac电容模块的dac电容阵列中的电容接地或接参考电压，其中所述反向放大输入端的信号为所述积分模块在前一量化周期积分处理后输出的信号；在所述第三时间段之后的第四
时间段，控制所述误差反馈模块对dac电容模块产生的量化误差电压进行采样；以及在所述第四时间段之后的第五时间段，控制所述积分模块对所述量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块的反向放大输入端以用于所述下一量化周期。
16.可选的，所述方法还包括：在所述第三时间段，控制所述放大器模块对所述dac电容模块输出的信号进行周期地放大处理，以使得放大后的所述电压信号耦合并输入给比较器模块的正向输入端；以及在所述第四时间段和所述第五时间段，控制所述放大器模块对所述dac电容模块输出的信号放大处理，使得：所述误差反馈模块对所述放大器模块放大后的量化误差电压进行采样，所述积分模块对所述放大后的量化误差电压进行所述积分处理。
17.可选的，所述第三时间段的长度分别大于以下时间段的长度：所述第一时间段、所述第二时间段、所述第四时间段、所述第五时间段；所述第一时间段的长度分别大于以下时间段的长度：所述第二时间段、所述第四时间段、所述第五时间段；以及以下时间段的长度相同：所述第二时间段、所述第四时间段、所述第五时间段。
18.可选的，所述方法还包括：在所述第五时间段之后，控制所述积分模块复位，以使得积分模块的第二采样电容对所述放大器模块的失调电压进行存储，以消除所述放大器模块在所述下一量化周期的失调误差。
19.可选的，所述方法还包括在所述一量化周期内执行以下一者或多者：在所述第四时间段之前，控制所述误差反馈模块复位；在所述第四时间段之后，控制所述dac电容模块复位；以及在所述第五时间段之前，控制所述积分模块复位。
20.相应的，本发明实施例还提供一种用于二阶噪声整形逐次逼近型模数转换器的设备，所述设备包括：上述的二阶噪声整形逐次逼近型模数转换器；以及控制器，用于执行上述的用于二阶噪声整形逐次逼近型模数转换器的控制方法。
21.相应的，本发明实施例还提供一种芯片，所述芯片包括上述的二阶噪声整形逐次逼近型模数转换器。
22.相应的，本发明实施例还提供一种传感器，所述传感器包括上述的二阶噪声整形逐次逼近型模数转换器。
23.本技术提供的二阶噪声整形逐次逼近型模数转换器及其控制方法、芯片具有以下技术效果：(1)误差模块相当于ef结构，积分模块相当于ciff结构，采用ef结构和ciff结构混合方式来实现二阶噪声整形效果，避免了采用单一方式的局限性以及电路实现的复杂性。(2)先使用前置放大器对量化误差电压进行放大，再由噪声整形模块对放大后的量化误差电压进行处理，能够减小噪声整形模块中电容所带来的噪声影响，并实现电容尺寸的减小，进而减小电路整体尺寸。另外，还可以弥补噪声整形过程中因电荷重分布导致的量化误差电压的衰减。
24.本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
25.附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
26.图1示出了根据本发明一实施例的二阶噪声整形逐次逼近型模数转换器的框图；
27.图2示出了根据本发明另一实施例的二阶噪声整形逐次逼近型模数转换器的框图；
28.图3示出了根据本发明一实施例的二阶噪声整形逐次逼近型模数转换器的电路结构示意图；
29.图4示出了图3所示的电路结构的时序图；
30.图5示出了图3所述的电路结构的频域信号流程图；以及
31.图6示出了根据本发明一实施例的用于二阶噪声整形逐次逼近型模数转换器的控制方法的流程示意图。
具体实施方式
32.以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
33.本发明实施例中的耦接、连接，可以是指耦接或连接二者之间直接连接，也可以是指二者之间通过一个或多个其它器件或模块间接连接，并不作特别限定。
34.图1示出了根据本发明一实施例的二阶噪声整形逐次逼近型模数转换器的框图。如图1所示，本发明实施例提供一种二阶噪声整形逐次逼近型模数转换器，包括dac电容模块110、噪声整形模块120、比较器模块130、sar逻辑模块140，其中所述噪声整形模块120包括误差反馈模块121和积分模块122。
35.误差反馈模块121的输入端可以与dac电容模块110的输出端耦接，误差反馈模块121的输出端可以与dac电容模块110的输入端耦接。积分模块122的输入端可以与dac电容模块110的输出端耦接，积分模块122的输出端可以与比较器模块的反向放大输入端耦接。比较器模块130的正向输入端可以与dac电容模块110的输出端耦接，比较器模块130的输出端可以与sar逻辑模块140的输入端耦接。sar逻辑模块140的输出端可以与dac电容模块110的控制端耦接。
36.所述误差反馈模块121用于将所述dac电容模块在当前量化周期产生的量化误差电压在下一量化周期反馈至所述dac电容模块110。所述积分模块122用于对所述量化误差电压进行采样和积分处理，并将采样和积分处理后的信号输入给所述比较器模块130的反向放大输入端以用于所述下一量化周期。误差反馈模块121可以使用电容对量化误差进行采样。积分模块122可以使用不同的电容分别对量化误差电压进行采样和积分处理。
37.所述比较器模块130用于基于所述积分模块在前一量化周期积分处理后的信号以及所述dac电容模块的输出信号得到比较结果，其中所述dac电容模块的输出信号被耦合至比较器模块的正向输入端以执行比较。所述sar逻辑模块140用于基于所述比较结果控制所述dac电容模块110。
38.二阶噪声整形逐次逼近型模数转换器的一个量化周期分为以下两个过程：采样量化过程；采样量化结束后的噪声整形过程。下面结合本发明实施例提供的二阶噪声整形逐次逼近型模数转换器来对所述两个过程进行描述。
39.sar逻辑模块140还可以存储比较器模块的比较结果。基于比较器的结果控制dac电容模块10中的电容阵列中各电容接地还是接参考电压。
40.在采样量化过程期间，dac电容模块110对输入信号v
ip
进行采样。采样结束后，误差反馈模块121将前一量化周期产生的量化误差电压反馈给dac电容模块110，使得dac电容模块110采集的电压变化。之后，dac电容模块110输出的电压信号被耦合并输入给比较器模块130的正向输入端，其中例如可以使用一电容对dac电容模块110输出的电压信号执行电压耦合。比较器模块130将正向输入端接收的信号和反向放大输入端的信号进行比较得到比较结果，其中反向输入端的信号为前一噪声整形过程中积分模块提供的经积分处理后的信号，所述比较结果为一逻辑高电平或逻辑低电平。sar逻辑模块140基于所述比较结果控制dac电容模块110。所述sar逻辑模块140针对所述比较结果中的逻辑高电平和逻辑低电平具有不同的控制策略，以用于控制dac电容模块110的电容阵列中各电容接地还是接参考电压。积分模块122的采样、比较器模块130的比较过程、sar逻辑模块140对dac电容模块110的控制量化周期期间持续执行，直到量化周期结束，dac电容模块110产生量化误差电压。可以理解，在第一个量化周期内，误差反馈模块121反馈的可以是0幅值的电压。在采样量化过程期间，积分模块122不执行积分处理，可以使用积分模块122中电容对dac电容模块110输出的电压信号执行电压耦合。
41.在噪声整形期间，误差反馈模块121对dac电容模块110产生的量化误差电压进行采样，并将采样的量化误差电压延时处理，以在下一量化周期反馈至dac电容模块110。积分模块122对dac电容模块110产生的量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块130的反向放大输入端，以由比较器模块130在下一量化周期进行使用。
42.可以通过一控制器采用时序图对二阶噪声整形逐次逼近型模数转换器进行控制，具体地，所述时序图可以使得在一量化周期内控制器执行以下控制：在第一时间段，控制所述dac电容模块110对输入的电压信号进行采样；在所述第一时间段之后的第二时间段，控制所述误差反馈模块121将前一量化周期产生的量化误差电压反馈给所述dac电容模块110；在所述第二时间段之后的第三时间段，周期地的执行以下控制：控制所述dac电容模块110输出的电压信号耦合并输入给比较器模块130的正向输入端，控制所述比较器模块130基于反向放大输入端的信号和所述正向输入端的信号得到比较结果，使得所述sar逻辑模块140基于所述比较结果控制所述dac电容模块110的dac电容阵列中的电容接地或接参考电压，其中所述反向放大输入端的信号为所述积分模块122在前一量化周期积分处理后输出的信号；在所述第三时间段之后的第四时间段，控制所述误差反馈模块对dac电容模块110产生的量化误差电压进行采样；以及在所述第四时间段之后的第五时间段，控制所述积分模块122对所述量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块130的反向放大输入端以用于所述下一量化周期。所述第一时间段至第五时间段中各时间段的长度可以根据具体情况进行设置。在一些可选情况下，所述第三时间段的长度可以分别大于以下时间段的长度：所述第一时间段、所述第二时间段、所述第四时间段、所述第五时间段；所述第一时间段的长度可以分别大于以下时间段的长度：所述第二时间段、所述第四时间段、所述第五时间段；以及所述第二时间段、所述第四时间段、所述第五时间段的长度可以相同。
43.误差模块相当于ef结构，积分模块相当于ciff结构。本发明实施例提供的二阶噪声整形逐次逼近型模数转换器采用ef结构和ciff结构混合方式来实现二阶噪声整形效果，避免了采用单一方式的局限性以及电路实现的复杂性。
44.图2示出了根据本发明另一实施例的二阶噪声整形逐次逼近型模数转换器的框图。如图2所示，基于前述任意实施例，本发明实施例提供的二阶噪声整形逐次逼近型模数转换器可以进一步包括放大器模块150。放大器模块150可以耦接于dac电容模块110和噪声整形模块120之间。放大器模块150的输入端可以与dac电容模块110的输出端耦接，放大器模块150的输出端可以与噪声整形模块120的输入端耦接。所述放大器模块150可以包括前置放大器。
45.放大器模块150用于对dac电容模块110输出的信号进行放大。
46.在量化周期期间，放大器模块150用于对dac电容模块110输出的电压信号进行放大。积分模块122用于对放大后的电压信号进行采样，并将采样的信号输入至比较器模块130的正向输入端。
47.具体而言，在采样量化过程期间，dac电容模块110对输入信号v
ip
进行采样。采样结束后，误差反馈模块121将前一量化周期产生的量化误差电压反馈给dac电容模块110，使得dac电容模块110采集的电压变化。之后，放大器模块150对dac电容模块110输出的电压信号进行放大，放大后的电压信号被耦合并输入给比较器模块130的正向输入端，其中例如可以使用一电容对放大后的电压信号执行电压耦合。比较器模块130将正向输入端接收的信号和反向放大输入端的信号进行比较得到比较结果，其中反向输入端的信号为前一噪声整形过程中积分模块提供的经积分处理后的信号，所述比较结果为一逻辑高电平或逻辑低电平。sar逻辑模块140基于所述比较结果控制dac电容模块110。所述sar逻辑模块140针对所述比较结果中的逻辑高电平和逻辑低电平具有不同的控制策略，以用于控制dac电容模块110的电容阵列中各电容的接地还是接参考电压。积分模块122的采样、比较器模块130的比较过程、sar逻辑模块140对dac电容模块110的控制量化周期期间持续执行，直到量化周期结束，dac电容模块110产生量化误差电压。可以理解，在第一个量化周期内，误差反馈模块121反馈的可以是0幅值的电压。在采样量化过程期间，积分模块122不执行积分处理，可以使用积分模块122中电容对放大后的电压信号执行电压耦合。
48.在噪声整形期间，放大器模块150用于对dac电容模块110产生的量化误差电压进行放大。误差反馈模块121对放大后的量化误差电压进行采样，并将采样的量化误差电压延时处理，以在下一量化周期将采样的放大后的量化误差电压反馈至所述dac电容模块110。积分模块122对放大后的量化误差电压进行积分处理，然后将积分处理后的信号输入至比较器模块130的反向放大输入端，以由比较器模块130在下一量化周期进行使用。
49.可以通过设置开关来对各个模块进行控制，通过各个模块的功能或使用顺序，控制相应开关的打开和闭合。可选地，可以在一次量化工作期间为相应的开关设置时序控制图，以对各个模块进行控制。
50.误差反馈模块121可以使用电容对量化误差进行采样。积分模块122可以使用不同的电容分别对量化误差电压进行采样和积分处理。
51.可以通过一控制器采用时序图对二阶噪声整形逐次逼近型模数转换器进行控制，具体地，所述时序图可以使得在一量化周期内控制器执行以下控制：在第一时间段，控制所述dac电容模块110对输入的电压信号进行采样；在所述第一时间段之后的第二时间段，控制所述误差反馈模块121将前一量化周期产生的量化误差电压反馈给所述dac电容模块110；在所述第二时间段之后的第三时间段，周期地的执行以下控制：控制所述放大器模块
150对所述dac电容模块输出的信号进行周期地放大处理；控制放大后的电压信号耦合并输入给比较器模块130的正向输入端，控制所述比较器模块130基于反向放大输入端的信号和所述正向输入端的信号得到比较结果，使得所述sar逻辑模块140基于所述比较结果控制所述dac电容模块110的dac电容阵列中的电容接地或接参考电压，其中所述反向放大输入端的信号为所述积分模块122在前一量化周期积分处理后输出的信号；在所述第三时间段之后的第四时间段，控制所述放大器模块150对所述dac电容模块输出的信号放大处理，控制所述误差反馈模块121对放大后的量化误差电压进行采样；以及在所述第四时间段之后的第五时间段，控制所述积分模块122对放大后的量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块130的反向放大输入端以用于所述下一量化周期。所述第一时间段至第五时间段中各时间段的长度可以根据具体情况进行设置。在一些可选情况下，所述第三时间段的长度可以分别大于以下时间段的长度：所述第一时间段、所述第二时间段、所述第四时间段、所述第五时间段；所述第一时间段的长度可以分别大于以下时间段的长度：所述第二时间段、所述第四时间段、所述第五时间段；以及所述第二时间段、所述第四时间段、所述第五时间段的长度可以相同。在一些情况下，在第三时间段、和/或第四时间段和第五时间段的放大处理可以是选择地执行的。
52.将放大器模块150耦接于dac电容模块110和噪声整形模块120之间，相当于将噪声整形模块120放置于放大器模块150之后。如此，能够减小噪声整形模块120中电容所带来的噪声影响。因此，可以减小电容尺寸，进而减小电路整体尺寸。另外，首先使用放大器模块150对量化误差电压进行放大，再由噪声整形模块120对放大后的量化误差电压进行处理，可以弥补噪声整形过程中因电荷重分布导致的量化误差电压的衰减。
53.在对电容尺寸或者电路整体尺寸要求不高的情况下，也可以将放大器模块150放置于噪声整形模块120之后，对噪声整形模块150(包括误差反馈模块121和积分模块122)输出的信号进行放大处理。
54.图3示出了根据本发明一实施例的二阶噪声整形逐次逼近型模数转换器的电路结构示意图。在可选情况下，本发明实施例提供的二阶噪声整形逐次逼近型模数转换器的结构可以采用全差分结构。因全差分结构的正极侧和负极侧的电路结构完全相同，仅在图3示出的是正极侧电路结构。如图3所示，dac电容模块可以包括dac电容阵列，dac电容阵列可以包括n个电容，分别为电容c0、c1、c2……cn-1
，其中n为大于或等于1的正整数。
55.放大器模块150包括前置放大器，所述前置放大器的正相输入端连接所述dac电容模块110的dac电容阵列的执行采样的极板，以对dac电容阵列输出的信号进行放大。dac电容阵列的执行采样的极板在对输入电平进行采样和接收误差反馈模块121反馈的电压时可以作为输入端，在向放大器模块150输出信号时可以作为输出端。
56.误差反馈模块121可以包括第一采样电容c
res
，其中所述第一采样电容c
res
的一端耦接至地，另一端耦接至所述dac电容模块110。所述误差反馈模块还可以包括第一采样开关φ
res
和反馈开关φ
ef
。第一采样电容c
res
可以通过前置放大器、第一采样开关φ
res
和反馈开关φ
ef
与dac电容模块110耦接。所述第一采样开关φ
res
的一端与前置放大器的负向输入端耦接，另一端与所述第一采样电容c
res
的另一端耦接。所述反馈开关φ
ef
的一端与所述第一采样电容c
res
的另一端耦接，另一端与dac电容阵列的执行采样的极板耦接。所述第一采样电容c
res
经由所述第一采样开关φ
res
对前置放大器放大后的量化误差电压进行采样，并
且经由所述反馈开关φ
ef
将采样的所述量化误差电压在下一量化周期反馈至所述dac电容模块。误差反馈模块还可以包括第一复位开关φ
rst
，所述第一复位开关φ
rst
的一端与所述第一电容c
res
的所述另一端耦接，所述第一复位开关φ
rst
的另一端与复位电压v
cm
耦接。
57.积分模块122可以包括第二采样电容cs和积分电容c
int
。所述第二采样电容cs的一端耦接至所述dac电容模块，所述比较器模块的正向输入端和所述积分电容c
int
的一端分别耦接至所述第二采样电容cs的另一端，所述积分电容c
int
的另一端耦接至地，所述积分电容c
int
的所述一端还与所述比较器模块的反向放大输入端耦接。所述第二采样电容cs的一端可以通过前置放大器耦接至所述dac电容模块，即，所述第二采样电容cs的一端可以与前置放大器的反向输出端耦接。所述比较器模块的正向输入端可以为图3中的“1x”指示的端，反向放大输入端可以为图3中的“gx”指示的端。
58.所述积分模块122还可以包括积分开关φ
ns
，所述积分电容c
int
的所述一端经由所述积分开关φ
ns
与所述第二采样电容cs的所述另一端耦接。在执行量化时，积分电容c
int
处于断开状态，所述第二采样电容cs处于接通状态，用于对dac电容模块输出的电压信号执行电压耦合。在噪声整形期间，积分电容c
int
和第二采样电容cs均处于接通状态，第二采样电容cs用于对量化误差进行采样，积分电容c
int
用于对采样的量化误差进行积分。
59.所述积分模块122还可以包括第二复位开关φ
oos
，所述第二采样电容cs的所述另一端和所述比较器模块的正向输入端分别与所述第二复位开关φ
oos
的一端耦接，所述第二复位开关φ
oos
的另一端与复位电压v
cm
耦接。在所述积分模块进行所述积分处理后，所述第二复位开关φ
oos
由断开状态变换为接通状态，使得所述第二采样电容cs对所述放大器模块150的失调电压进行存储，以消除所述放大器模块150在所述下一量化周期的失调误差。
60.进一步地，可以为dac电容模块设置第三复位开关φ
drst
，所述第三复位开关φ
drst
的一端与所述dac电容模块耦接，所述第三复位开关φ
drst
的另一端与复位电压v
cm
耦接。dac电容阵列可以通过第二采样开关φ
samp
与输入电平v
ip
耦接。
61.sar逻辑模块通过控制dac电容阵列中各电容接地还是接入参考电压v
ref
而控制dac电容模块的量化过程。
62.图3中φa为放大器模块的控制开关，φ
l
为比较器模块的控制开关。
63.相关技术中，前置放大器通常直接设置于比较器模块中，并在比较器模块中设置于比较器之前，仅参与采样量化过程。这种结构的优势在于前置放大器可以放宽比较器的精度和速度，并且很好的隔绝比较器的回踢噪声。
64.本发明实施例中将误差反馈模块和积分模块组成的噪声整形模块放在前置放大器和比较器之间的优势在于：不需要增加额外放大器实现残差放大效果，即减小了电路复杂度又降低了电路功耗。进一步的优势在于：在没有引入额外的放大器的情况下，利用前置放大器隔绝了误差反馈模块的电容cres与dac上级板，使得电容cres可以做的更小，弥补衰减，使得噪声整形效果更好。另外，在使用前置放大器隔绝误差反馈模块的电容cres与dac上级板的情况下，因为前置放大器能够放大残差电压。因此有效避免小电容带来的采取的残差电压值小的问题。
65.本发明实施例提供的二阶噪声整形逐次逼近型模数转换器在每个周期采样、量化结束之后，dac电容极板上的量化误差电压由前置放大器放大至其输出端，该放大信号被第一采样电容c
res
、第二采样电容cs采样。第一采样电容c
res
采样之后经延时处理，在下一个量
化周期反馈回dac电容极板。第二采样电容cs采样之后信号由积分电容c
int
做积分处理，积分后的电压连接在比较器的反向g倍放大输入端，在下一个量化周期直接参与量化。在第二采样电容cs和积分电容c
int
执行积分处理之后，利用开关φ
oos
以及电容cs对前置放大器进行失调储存，消除前置放大器在下一个量化周期的失调误差。通过第三复位开关φ
drst
使得所述dac电容阵列复位，并通过第一复位开关φ
rst
使得电容c
res
复位，为下一周期的信号采样量化做准备。
66.图4示出了图3所示的电路结构的时序图。图4为一次量化工作期间图3中的各个开关信号的时序图，这里图4的时序图仅用于示例，根据不同的实际情况下，时序图可以不同。所述时序图中的时序可以通过一控制器输入给二阶噪声整形逐次逼近型模数转换器。
67.具体地，在第一时间段，第二采样开关φ
samp
接通，所述dac电容模块110对输入的电压信号进行采样。
68.在所述第一时间段之后的第二时间段，反馈开关φ
ef
接通，所述误差反馈模块121将前一量化周期产生的量化误差电压反馈给所述dac电容模块110。
69.在所述第二时间段之后的第三时间段，周期地的执行以下控制：放大器模块150的控制开关φa周期接通，所述放大器模块150对所述dac电容模块输出的信号进行周期地放大处理；比较器模块130的控制开关φa的周期接通，放大后的电压信号耦合并输入给比较器模块130的正向输入端，所述比较器模块130基于反向放大输入端的信号和所述正向输入端的信号得到比较结果，使得所述sar逻辑模块140基于所述比较结果控制所述dac电容模块110的dac电容阵列中的电容接地或接参考电压，其中所述反向放大输入端的信号为所述积分模块122在前一量化周期积分处理后输出的信号。比较器模块130的控制开关φa与放大器模块150的控制开关φa同时周期接通，或者比较器模块130的控制开关φa比放大器模块150的控制开关φa周期地错后接通，错后的时间小于第三时间段内的周期。
70.在所述第三时间段之后的第四时间段，放大器模块150的控制开关φa接通且第一采样开关φ
res
接通，所述放大器模块150对所述dac电容模块输出的信号放大处理，所述误差反馈模块121对放大后的量化误差电压进行采样。在一些可选情况下，在所述第四时间段之前且所述第三时间段期间，控制第一复位开关φ
rst
接通一时间段后断开，使得所述误差反馈模块121复位。可选地，可以在所述第四时间段之前的任意时间控制第一复位开关φ
rst
接通。
71.在所述第四时间段之后的第五时间段，放大器模块150的控制开关φa保持接通且积分开关φ
ns
接通，所述放大器模块150对所述dac电容模块输出的信号放大处理，所述积分模块122对放大后的量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块130的反向放大输入端以用于所述下一量化周期。在一些可选情况下，在所述第四时间段之后，可以控制第三复位开关φ
drst
接通一时间段后断开，使得所述dac电容模块复位，其中例如，第三复位开关φ
drst
可以在该量化周期结束后断开。
72.在一些可选情况下，在所述第五时间段之前所述第三时间段之后，可以控制第二复位开关φ
oos
接通一时间段后断开，使得所述积分模块122复位。可选地，可以在所述第五时间段之前的任意时间控制第二复位开关φ
oos
接通。
73.在一些可选情况下，在所述第五时间段之后，可以控制第二复位开关φ
oos
接通一时间段后断开，使得所述积分模块122复位，从而使得积分模块122的第二采样电容cs对所
述放大器模块的失调电压进行存储，以消除所述放大器模块150在所述下一量化周期的失调误差。
74.第一复位开关φ
rst
、第二复位开关φ
oos
、第三复位开关φ
drst
接通的时间段，可以根据实际情况，设置为任意合适的长度。
75.所述第一时间段至第五时间段中各时间段的长度可以根据具体情况进行设置。在一些可选情况下，所述第三时间段的长度可以分别大于以下时间段的长度：所述第一时间段、所述第二时间段、所述第四时间段、所述第五时间段；所述第一时间段的长度可以分别大于以下时间段的长度：所述第二时间段、所述第四时间段、所述第五时间段；以及所述第二时间段、所述第四时间段、所述第五时间段的长度可以相同。在一些情况下，在第三时间段、和/或第四时间段和第五时间段的放大处理可以是选择地执行的。
76.下面结合图3和图4对本发明实施例提供的二阶噪声整形逐次逼近型模数转换器的第k次量化工作的各步骤进行描述，其中步骤1为采样量化过程，步骤2和3为噪声整形过程，步骤4为失调存储。在该示例中放大器模块采用一前置放大器，比较器模块采样一比较器。dac电容阵列执行采样的极板为上极板。
77.步骤1：二阶噪声整形逐次逼近型模数转换器采样、上一次量化误差电压反馈以及量化。在第二采样开关φ
samp
导通期间，dac电容阵列将输入信号v
ip
采样到dac电容阵列的上极板，采样结束后，关断第二采样开关φ
samp
。闭合反馈开关φ
ef
，将第一采样电容c
res
在前一量化周期采样得到的残差电压反馈回dac电容阵列的上极板，第一采样电容c
res
和dac电容阵列进行电荷重分配，则dac电容阵列的上极板电压为：
[0078][0079]
其中v
dac
(k)表示dac电容阵列表示第k次量化周期的采样信号v
in
(k)与第一采样电容c
res
上的在前一量化周期(第k-1次)采样得到电荷q
cres
(k-1)进行电荷重分配后的dac电容阵列的上极板电压值，c
dac
表示dac电容阵列的总电容值，c
res
表示第一采样电容c
res
的电容值。
[0080]
量化误差电压反馈结束后，关断反馈开关φ
ef
。令前置放大器的控制开关φa导通，比较器的控制开关φ
l
导通，以及控制sar逻辑模块对信号进行正常量化，在第k次量化结束之后，dac电容阵列的上极板产生量化误差电压v
res
(k)。
[0081]
步骤2：量化误差电压的采样。在第一复位开关φ
rst
导通期间，第一电容c
res
上极板被复位至v
cm
电平，然后第一复位开关φ
rst
断开。前置放大器的控制开关φa、第二复位开关φ
oos
以及第一采样开关φ
res
导通，前置放大器的失调电压v
os
以及第k次的量化误差电压v
res
(k)被放大并采集至第一采样电容c
res
和第二采样电容cs上，第一采样电容c
res
的执行采样的极板上的电荷q
cres
(k)为：
[0082]qcres
(k)＝g*(vres(k) vos)*c
res
[0083]
其中g为前置放大器的放大倍数，vres(k)为第k次量化结束后的残差电压，v
os
为前置放大器的失调误差；第一采样电容cres采样后，断开第一采样开关φ
res
。第二采样电容cs执行采样的极板上的电荷q
cs
(k)为：
[0084]
qc(k)＝-g*(vres(k) vos)*cs
[0085]
其中g为前置放大器的放大倍数，vres(k)为第k次量化结束后的残差电压，v
os
为前
置放大器的失调误差，cs为第二采样cs电容的电容值。
[0086]
二阶噪声整形逐次逼近型模数转换器结构中，误差反馈模块引入的失调误差可以被噪声整形减弱；积分模块的失调误差被前一次进行的失调储存进行校正，失调误差被消除。
[0087]
步骤3：电压积分。在第二复位开关φ
oos
断开后，闭合第三复位开关φ
drst
和积分开关φ
ns
，第二采样电容cs上的电荷与积分电容c
int
上的电荷重分配，从而实现第二采样电容cs上采样的量化误差电压与积分电容c
int
上的电压的积分。第二采样电容cs与积分电容c
int
进行电荷重分配，得到的积分电压v
int
(k)为：
[0088][0089]vint
(k-1)为在前一量化周期(第k-1次)后积分电容c
int
上的电压，g为前置放大器的放大倍数，vres(k)为第k次量化结束后的残差电压，cs和c
int
分别为第二采样电容cs与积分电容c
int
的电容值。
[0090]
步骤4：失调储存。在第二采样电容cs与积分电容c
int
上的电荷重分配之后，积分开关φ
ns
由导通转换为断开，第二复位开关φ
oos
由断开转换为导通，此时第二采样电容cs将对前置放大器的失调电压进行储存，进而消除下一量化周期的前置放大器的失调误差。
[0091]
也可以在频域对图3所示的电路结构的信号传输过程进行描述，如图5所示。图5的流程图所对应的传输函数表达式为：
[0092][0093]dout
(z)为最后的量化输出，q(z)为adc的量化误差，b为误差反馈模块通路上的衰减系数，a为积分模块通路上的信号衰减系数，g为积分电压vint的放大倍数。v
in
(z)为adc的输入信号，z为频域变量。
[0094]
其中：
[0095][0096][0097]
其中，g为前置放大器的放大倍数，cs和c
int
分别为第二采样电容cs与积分电容c
int
的电容值，c
dac
表示dac电容阵列的总电容值，c
res
表示第一采样电容c
res
的电容值。
[0098]
在实际应用中，对传输函数表达式可取a＝0.25，g＝3，b＝0.75，则图5的流程图所对应的传输函数的表达式变为：
[0099]dout
(z)＝v
in
(z) q*(1-0.75z-1
)2[0100]
根据此传输函数可以看出，该电路结构实现了对噪声的二阶整形。
[0101]
二阶噪声整形逐次逼近型模数转换器的结构采用全差分结构可以消除偶次谐波，另外可以实现前置放大器的失调存储。可以理解，在对失调存储和消除偶次谐波没有要求的情况下，二阶噪声整形逐次逼近型模数转换器的结构也可以采用单端结构。
[0102]
本发明任意实施例中，只要能够实现各个模块的对应功能的结构均可以用于各个模块，并不作特定限制。
[0103]
dac电容模块中dac电容阵列可以是二进制电容阵列、非二进制电容阵列、分段式电容阵列、分列式电容阵列等。二阶噪声整形逐次逼近型模数转换器的结构采用全差分结构的情况下，放大器模块中的前置放大器可以是全差分式共源放大器、全差分式共源共栅放大器等。二阶噪声整形逐次逼近型模数转换器的结构采用单端结构的情况下，放大器模块中的前置放大器也可以是其它常规类型的放大器。比较器模块中的比较器可以采用nmos输入管的比较器、pmos输入管的比较器，比较器的比较逻辑可以是同步逻辑、异步逻辑等。
[0104]
对于要求精度不高的模数转换器可以采用常规的二进制电容阵列。非二进制电容阵列由于其可冗余一定范围的建立误差，因此可用于更高精度的模数转换器设计电路中。对于面积要求比较苛刻的模数转换器设计参数，可以采用分段式电容阵列结构。
[0105]
常规的前置放大器实现一定程度的放大功能的同时可以有效隔离回踢噪声、又可以加快比较器的比较速度。但全差分共源放大器放大倍数有限；若需要提供较大的放大倍数，则可以采用全差分式共源共栅放大器。
[0106]
若前级提供的输入信号共模值较高，可采用nmos输入管的比较器、共模值低则采用pmos输入管的比较器。对于速度要求高的模数转换器可采用异步逻辑结构。对于速度要求不高，但精度要求高的模数转换器可采用同步逻辑电路。
[0107]
表1列出了对二阶噪声整形逐次逼近型模数转换器具有不同需求的情况下各个模块的适用的结构类型。表1中符号“/”代表该模块要求不高，均可使用。
[0108]
表1
[0109][0110]
图6示出了根据本发明一实施例的用于二阶噪声整形逐次逼近型模数转换器的控制方法的流程示意图。如图6所示，本发明实施例还提供一种用于二阶噪声整形逐次逼近型模数转换器的控制方法，所述方法可以应用于本发明任意实施例所述的二阶噪声整形逐次逼近型模数转换器。所述方法可以包括以下步骤：步骤s610，控制噪声整形模块的误差反馈模块将dac电容模块在当前量化周期产生的量化误差电压在下一量化周期反馈至所述dac
电容模块；步骤s620，控制所述噪声整形模块的积分模块对所述量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块的反向放大输入端以用于所述下一量化周期；步骤s630，控制所述比较器模块基于所述积分模块在前一量化周期所述积分处理后的信号以及所述dac电容模块的输出信号得到比较结果；以及步骤s640，控制所述sar逻辑模块基于所述比较结果控制所述dac电容模块。
[0111]
在一些可选实施例中，本发明实施例提供的用于二阶噪声整形逐次逼近型模数转换器的控制方法还可以包括在一量化周期内执行以下控制：在第一时间段，控制所述dac电容模块对输入的电压信号进行采样；在所述第一时间段之后的第二时间段，控制所述误差反馈模块将前一量化周期产生的量化误差电压反馈给所述dac电容模块；在所述第二时间段之后的第三时间段，周期地的执行以下控制：控制所述dac电容模块输出的电压信号耦合并输入给比较器模块的正向输入端，控制所述比较器模块基于反向放大输入端的信号和所述正向输入端的信号得到比较结果，使得所述sar逻辑模块基于所述比较结果控制所述dac电容模块的dac电容阵列中的电容接地或接参考电压，其中所述反向放大输入端的信号为所述噪声整形模块的积分模块在前一量化周期积分处理后输出的信号；在所述第三时间段之后的第四时间段，控制所述误差反馈模块对dac电容模块产生的量化误差电压进行采样；以及在所述第四时间段之后的第五时间段，控制所述积分模块对所述量化误差电压进行积分处理，并将积分处理后的信号输入给比较器模块的反向放大输入端以用于所述下一量化周期。
[0112]
在一些可选实施例中，本发明实施例提供的用于二阶噪声整形逐次逼近型模数转换器的控制方法还可以包括：控制放大器模块对所述dac电容模块输出的信号放大处理，其中，在所述第三时间段，控制所述放大器模块对所述dac电容模块输出的信号进行周期地放大处理，以使得放大后的所述电压信号耦合并输入给比较器模块的正向输入端；和/或其中，在所述第四时间段和所述第五时间段，控制所述放大器模块对所述dac电容模块输出的信号放大处理，使得：所述误差反馈模块对所述放大器模块放大后的量化误差电压进行采样，所述积分模块对所述放大后的量化误差电压进行所述积分处理。
[0113]
在一些可选实施例中，所述第三时间段的长度分别大于以下时间段的长度：所述第一时间段、所述第二时间段、所述第四时间段、所述第五时间段；所述第一时间段的长度分别大于以下时间段的长度：所述第二时间段、所述第四时间段、所述第五时间段；以及以下时间段的长度相同：所述第二时间段、所述第四时间段、所述第五时间段。
[0114]
在一些可选实施例中，本发明实施例提供的用于二阶噪声整形逐次逼近型模数转换器的控制方法还可以包括：在所述第五时间段之后，控制所述积分模块复位，以使得积分模块的第二采样电容对所述放大器模块的失调电压进行存储，以消除所述放大器模块在所述下一量化周期的失调误差。
[0115]
在一些可选实施例中，本发明实施例提供的用于二阶噪声整形逐次逼近型模数转换器的控制方法还可以包括在所述一量化周期内执行以下一者或多者：在所述第四时间段之前，控制所述误差反馈模块复位；在所述第四时间段之后，控制所述dac电容模块复位；以及在所述第五时间段之前，控制所述积分模块复位。
[0116]
本发明实施例提供的用于二阶噪声整形逐次逼近型模数转换器的控制方法的具体工作原理及益处与本发明实施例提供的二阶噪声整形逐次逼近型模数转换器的工作原
理及益处相同，这里将不再赘述。
[0117]
相应的，本发明实施例还提供一种用于二阶噪声整形逐次逼近型模数转换器的设备，所述设备包括：根据本发明任意实施例所述的二阶噪声整形逐次逼近型模数转换器；以及控制器，用于执行根据本发明任意实施例所述的用于二阶噪声整形逐次逼近型模数转换器的控制方法。
[0118]
相应的，本发明实施例还提供一种芯片，所述芯片包括上述的二阶噪声整形逐次逼近型模数转换器。所述芯片可以任意一种需要使用模数转换器的芯片。
[0119]
相应的，本发明实施例还提供一种传感器，所述传感器包括上述的二阶噪声整形逐次逼近型模数转换器。所述传感器可以是任一种需要使用模数转换器的传感器，例如湿度传感器、温度传感器、光电传感器等各种类型的传感器。
[0120]
本发明实施例提供的二阶噪声整形逐次逼近型模数转换器不限于应用于芯片和传感器，其可以应用于任意需要使用模数转换器的结构。
[0121]
本技术提供一种二阶噪声整形逐次逼近型模数转换器及其控制方法具有以下技术效果：
[0122]
(1)采用ef结构和ciff结构混合方式来实现二阶噪声整形效果，避免了采用单一方式的局限性以及电路实现的复杂性。
[0123]
(2)将噪声整形模块放置于放大器模块之后，能够减小噪声整形模块120中电容所带来的噪声影响。因此，可以减小电容尺寸，进而减小电路整体尺寸。
[0124]
(3)首先使用放大器模块对量化误差电压进行放大，再由噪声整形模块对放大后的量化误差电压进行处理，可以弥补噪声整形过程中因电荷重分布导致的量化误差电压的衰减。
[0125]
(4)复用采样残差电容cs对放大器模块的失调电压进行存储，消除下一周期的失调误差，能够有效避免失调对量化的影响。
[0126]
本领域内的技术人员应明白，本技术的实施例可提供为方法、系统、或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
[0127]
本技术是参照根据本技术实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0128]
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0129]
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计
算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0130]
在一个典型的配置中，计算设备包括一个或多个处理器(cpu)、输入/输出接口、网络接口和内存。
[0131]
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(ram)和/或非易失性内存等形式，如只读存储器(rom)或闪存(flash ram)。存储器是计算机可读介质的示例。
[0132]
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
[0133]
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
[0134]
以上仅为本技术的实施例而已，并不用于限制本技术。对于本领域技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本技术的权利要求范围之内。