显示面板及其制造方法与流程

显示面板及其制造方法
1.相关申请的交叉引用
2.本技术要求于2020年12月29日提交的韩国专利申请no.10-2020-0186711的优先权，为了所有目的通过引用将该专利申请的全部公开内容结合到本技术中，如同在本文全部阐述一样。
技术领域
3.本发明涉及一种显示面板及其制造方法。


背景技术：

4.构成有机发光显示装置的有机发光器件(下文称为发光器件)自身发光，不需要单独的光源。因此，可减小显示装置的厚度和重量。此外，有机发光显示装置展示出包括低功耗、高亮度、高响应速度等的高质量特性。
5.一般而言，发光器件具有其中阳极、围绕阳极的边缘部分的堤部、在堤部内形成在阳极上的发光材料层以及覆盖发光材料层和堤部的阴极堆叠的结构。
6.有机发光显示装置具有两种发光方法，比如前侧型和后侧型。根据后侧型，在阳极面对阴极的方向上执行显示。后侧型具有其中驱动发光器件的像素电路放置在阳极(即发光部)的前方并且阻挡来自发光部的光的结构。由于这个原因，确保开口率尤其更为重要。


技术实现要素：

7.本发明的一个目的是提供一种具有改进的开口率的显示面板。
8.本发明具有以下实施方式。
9.一个实施方式是一种显示面板的制造方法，所述显示面板包括发光器件和驱动所述发光器件的像素电路，所述制造方法包括：在基板上形成所述像素电路；以及在所述像素电路上形成所述发光器件，其中形成所述像素电路包括：在所述基板上形成第一电极层；在所述第一电极层上形成缓冲层；以及在所述缓冲层上形成有源层，其中形成有源层包括：沉积第一有源层并且在所述第一有源层上沉积第二有源层；第一图案化步骤，其将光刻胶材料涂覆在所述第二有源层上、通过半色调掩模形成光刻胶图案、并且第一次蚀刻所述第二有源层；半色调蚀刻步骤，其暴露第一次蚀刻后的第二有源层的一部分；以及第二图案化步骤，其蚀刻所述第一有源层。
10.在所述第二图案化步骤中，可执行过蚀刻以使得位于所述第一有源层下方的缓冲层的一部分一起被蚀刻。
11.形成有源层可进一步包括附加地蚀刻所述第二有源层的第三图案化步骤。
12.所述第三图案化步骤可包括湿蚀刻。
13.所述第一图案化步骤可包括干蚀刻。
14.所述第二图案化步骤可包括湿蚀刻。
15.所述第一有源层可由氧化铟嫁锌(ingazno)构成，所述第二有源层可由钼钛
(moti)构成
16.另一个实施方式是一种显示面板，在所述显示面板中以矩阵形式布置有多个子像素，其中所述子像素包括发光器件、向所述发光器件提供驱动电流的驱动晶体管、以及存储电容器，所述存储电容器将用于控制所述驱动电流的幅度的电压保持确定时间段，其中所述存储电容器包括下电极、设置在所述下电极上的缓冲层、覆盖所述缓冲层的一部分的中间电极、覆盖所述中间电极和所述缓冲层的栅极绝缘层、以及覆盖所述栅极绝缘层的一部分的上电极，其中在所述缓冲层中，被所述中间电极覆盖的第一区域的厚度大于与所述栅极绝缘层接触的第二区域的厚度。
17.其中所述中间电极可由双层构成。。
18.所述中间电极可包括：由氧化铟嫁锌(ingazno)构成的第一有源层；以及由钼钛(moti)构成的第二有源层。
19.所述中间电极可连接至所述驱动晶体管的栅极，其中所述下电极和所述上电极可连接至所述发光器件的阳极。
附图说明
20.用以提供对本发明的进一步理解并且并入本技术并构成本技术一部分的附图图解了本发明的实施方式，并与说明书一起解释本发明的原理。在附图中：
21.图1是示出根据实施方式的显示装置的配置的框图；
22.图2是示出图1所示的像素的实施方式的电路图；
23.图3a和3b示出根据实施方式的像素的平面布局；
24.图4是根据实施方式的像素的剖视图，具体地，图4是沿图3b的线i-i’截取的剖视图；
25.图5是示出根据实施方式的显示面板的制造方法的流程图；
26.图6示出根据实施方式的图4的存储电容器cst的剖面；
27.图7示出通过电路符号表示的存储电容器cst；
28.图8至12是用于描述有源层形成步骤的具体工艺的视图；
29.图13示出图6的另一实施方式并且示出通过图7至12的制造工艺形成的存储电容器cst的剖面。
具体实施方式
30.通过参考下文详细描述的实施方式以及附图，用于实现本发明的特征、优点和方法将更加明显。但是，本发明不限于下文公开的实施方式，而且以不同的各种形式实现。实施方式给出本发明的完整公开内容，并且仅被提供用以使所属领域的普通技术人员能够充分理解本发明的范围。本发明仅由所附权利要求书的范围限定。
31.在描述本发明实施方式的附图中公开的形状、尺寸、比例、角度、数量等是例示性的，本发明不限于所示的细节。相同的参考标记通篇对应于相同的元件。此外，在本发明的整个说明书中，如果对本文涉及的已知技术的详细描述会使本发明的主题不清楚，将省略其详细描述。本技术中提及的诸如“包括”、“具有”、“包含”等之类的术语被采用时，也可添加其他部件，除非使用了术语“仅”。
32.在解释组件时，除非有相反的明确提及，否则其被解释为包括误差范围。
33.在描述位置关系时，当两个部件之间的位置关系例如被描述在“在
…
上”、“在
…
上方”、“在
…
下方”、“在
…
之后”等时，只要未采用术语“直接”或“紧接”，一个或多个其他部件可位于这两个部件之间。
34.尽管诸如第一和第二等之类的术语可用于描述各种组件，但是这些组件不受上述术语的限制。这些术语仅是用于在一个组件和其他组件之间进行区分。因此，下文所述的第一组件在本发明的精神内可以是第二组件。
35.相似的参考标记通篇对应于相似的元件。
36.在本发明的实施方式中，形成在显示面板的基板上的像素电路可被实现为具有n型或p型金属氧化物半导体场效应晶体管(mosfet)结构的薄膜晶体管(tft)。tft是包括栅极、源极和漏极的三电极器件。源极是向晶体管提供载流子的电极。在tft内，载流子从源极开始流动。漏极是载流子离开tft的电极。也就是说，在mosfet中，载流子从源极流到漏极。在n型tft(nmos)的情形下，由于载流子是电子，源极电压低于漏极电压，从而电子能够从源极流到漏极。在n型tft中，由于电子从源极流到漏极，所以电流从漏极流到源极。在p型tft(pmos)的情形下，由于载流子是空穴，所以源极电压高于漏极电压，使得空穴能够从源极流到漏极。在p型tft中，由于空穴从源极流到漏极，所以电流从源极流到漏极。应注意，mosfet的源极和漏极不是固定的。例如，mosfet的源极和漏极可根据施加的电压而改变。
37.下文，栅极导通电压是指能够使tft导通的栅极信号的电压。栅极截止电压是指能够使tft截止的电压。在pmos中，栅极导通电压是栅极低电压vgl，栅极截止电压是栅极高电压vgh。在nmos中，栅极导通电压是vgh，栅极截止电压是vgl。
38.下文，将参照附图详细描述本发明的各实施方式。考虑到更易于撰写说明书来选择在下文描述中采用的组件名称，其可能与实际产品的组件名称不同。
39.图1是示出根据实施方式的显示装置的配置的框图。
40.参照图1，显示装置1包括时序控制器10、栅极驱动器20、数据驱动器30、电源40和显示面板50。
41.时序控制器10可从外部接收图像信号rgb和控制信号cs。图像信号rgb可包括多个灰度级数据。控制信号cs例如可包括水平同步信号、垂直同步信号和主时钟信号。
42.时序控制器10可将图像信号rgb和控制信号cs处理为适于显示面板50的操作条件的信号，以产生和输出图像数据data、栅极驱动控制信号cont1、数据驱动控制信号cont2以及电源控制信号cont3。
43.栅极驱动器20可通过多条第一栅极线gl11至gl1n连接至显示面板50的像素(或子像素)px。栅极驱动器20可基于从时序控制器10输出的栅极驱动控制信号cont1产生栅极信号。栅极驱动器20可通过多条第一栅极线gl11至gl1n将所产生的栅极信号提供给像素px。
44.在各实施方式中，栅极驱动器20可进一步通过多条第二栅极线gl21至gl2n连接至显示面板50的像素px。栅极驱动器20可通过多条第二栅极线gl21至gl2n将感测信号提供给像素px。可提供感测信号以测量位于像素px内部的驱动晶体管和/或发光器件的特性。
45.数据驱动器30可通过多条数据线dl1至dlm连接至显示面板50的像素px。数据驱动器30可基于从时序控制器10输出的图像数据data和数据驱动控制信号cont2产生数据信号。数据驱动器30可通过多条数据线dl1至dlm将所产生的数据信号提供给像素px。
46.在各实施方式中，数据驱动器30可进一步通过多条感测线(或基准线)sl1至slm连接至显示面板50的像素px。数据驱动器30可通过多条感测线sl1至slm将基准电压(或感测电压、初始化电压)提供给像素px，或者可基于从像素px反馈的电信号来感测像素px的状态。
47.电源40可通过多条电源线pl1和pl2连接至显示面板50的像素px。电源40可基于电源控制信号cont3产生待提供给显示面板50的驱动电压。驱动电压例如可包括高电位驱动电压elvdd和低电位驱动电压elvsss。电源40可通过相应的电源线pl1和pl2将所产生的驱动电压elvdd和elvss提供给像素px。
48.在显示面板50中，设置多个像素(或称为子像素)px。像素px例如可在显示面板50上布置为矩阵形式。
49.每个像素px可电连接至相应的栅极线和相应的数据线。这种像素px可发射具有与分别通过第一栅极线gl11至gl1n和数据线dl1至dlm提供的栅极信号和数据信号对应的亮度的光。
50.每个像素px可呈现第一色至第三色的任意之一。在一实施方式中，每个像素px可呈现红色、绿色和蓝色的任一种。在另一实施方式中，每个像素px可呈现青色、品红色和黄色的任一种。在不同的实施方式中，像素px可呈现四种或更多种颜色的任一种。例如，每个像素px可呈现红色、绿色、蓝色和白色的任一种。
51.时序控制器10、栅极驱动器20、数据驱动器30和电源40可被配置为各自分离的集成电路(ic)，或者可被配置为其至少一些集成在一起的ic。例如，数据驱动器30和电源40的至少之一可被配置为与时序控制器10集成在一起的ic。
52.此外，在图1中，栅极驱动器20和数据驱动器30被图示为与显示面板50分离的组件，但是栅极驱动器20和数据驱动器30的至少之一可按照与显示面板50形成为一体的面板内(in-panel)方法来实现。例如，栅极驱动器20可按照面板内栅极(gip)方法与显示面板50一体地形成。
53.图2是示出图1所示的像素的实施方式的电路图。图2显示了连接至第i条第一栅极线gl1i和第j条数据线dlj的像素pxij作为示例。
54.参照图2，像素px包括开关晶体管st、驱动晶体管dt、感测晶体管sst、存储电容器cst以及发光器件ld。
55.开关晶体管st的第一电极(例如源极)电连接至第j条数据线dlj，开关晶体管st的第二电极(例如漏极)电连接至第一节点n1。开关晶体管st的栅极电连接至第i条第一栅极线gl1i。当栅极导通电平的栅极信号施加给第i条第一栅极线gl1i时，开关晶体管st导通并且将施加给第j条数据线dlj的数据信号传输给第一节点n1。
56.存储电容器cst的第一电极电连接至第一节点n1，存储电容器cst的第二电极电连接至第二节点n2。存储电容器cst可充入与施加给第一节点n1的电压和施加给第二节点n2的电压之差对应的电压。
57.驱动晶体管dt的第一电极(例如漏极)被配置为接收高电位驱动电压elvdd，并且驱动晶体管dt的第二电极(例如源极)电连接至发光器件ld的第一电极(例如阳极)。驱动晶体管dt的栅极电连接至第一节点n1。当栅极导通电平的电压经由第一节点n1施加时，驱动晶体管dt可导通，并且可响应于提供给栅极的电压，即存储在存储电容器cst中的电压，控
制流经发光器件ld的驱动电流量。存储电容器cst可将用于控制驱动电流的幅度的电压保持确定时间段。
58.感测晶体管sst的第一电极(例如漏极)电连接至第j感测线slj，感测晶体管sst的第二电极(例如源极)电连接至发光器件ld的第一电极(例如阳极)。感测晶体管sst的栅极电连接至第i条第二栅极线gl2i。当栅极导通电平的感测信号施加给第i条第二栅极线gl2i时，感测晶体管sst导通并且将施加给第j条感测线slj的基准电压传输给发光器件ld的阳极。
59.发光器件ld输出对应于驱动电流的光。发光器件ld可输出对应于红色、绿色和蓝色的任意一种颜色的光。发光器件ld可以是有机发光二极管(oled)或者具有从微米级至纳米级范围的尺寸的微型无机发光二极管，但本发明不限于此。下文，将描述发光器件ld由有机发光二极管构成的实施方式。
60.在本发明中，像素px的结构不限于图2所示的结构。根据实施方式，像素px可进一步包括用于补偿驱动晶体管dt的阈值电压或者用于将驱动晶体管dt的栅极电压初始化和/或用于将发光器件ld的阳极电压初始化的至少一个元件。
61.图2示出了开关晶体管st、驱动晶体管dt和感测晶体管sst是nmos晶体管的示例。但是，本发明不限于此。例如，构成每个像素px的至少一些或全部晶体管可以由pmos晶体管构成。在电路符号中的nmos晶体管和pmos晶体管中，源极和漏极的定位彼此相反。
62.在各实施方式中，开关晶体管st、驱动晶体管dt和感测晶体管sst可分别由低温多晶硅(ltps)薄膜晶体管、氧化物薄膜晶体管或低温多晶氧化物(ltpo)薄膜晶体管实现。
63.图3a和3b示出根据实施方式的像素的平面布局。
64.一起参照图2、3a和3b，显示面板50包括多个像素区域pxa，像素区域pxa限定在沿第一方向(例如像素列方向dr1)延伸的数据线dl与沿第二方向(例如像素行方向dr2)延伸的第一栅极线gl1和gl2的交叉区域中。像素px分别设置在像素区域pxa中。
65.每个像素区域pxa可包括其中设置有像素px的发光器件ld的发光区域ea并且可包括其中设置有用于驱动发光器件ld的电路元件(例如开关晶体管st、驱动晶体管dt、感测晶体管sst和存储电容器cst)的非发光区域nea。发光器件ld可由设置在非发光区域nea中的电路元件驱动，并且可发射具有具体颜色的光。像素区域pxa可包括允许来自发光器件ld的光透过并且向外部显示图像的开口区(opening area)。开口区可被形成为对应于呈现红色、绿色、蓝色和白色的任一种颜色的像素px。
66.布线区域wa可限定在像素列之间。沿第一方向dr1延伸的数据线dl和感测线sl设置在每个布线区域wa中。数据线dl可接收来自数据驱动器30的数据信号。感测线sl可接收来自数据驱动器30的基准电压，或者可将来自相应像素px的电信号输出传输给数据驱动器30。
67.在实施方式中，可在布线区域wa的一部分中进一步形成用于将高电位驱动电压elvdd施加给像素px的第一电源线pl1。第一电源线pl1可沿着大致平行于数据线dl和感测线sl的第一方向dr1延伸。
68.第一栅极线dl1和第二栅极线gl2沿第二方向dr2延伸穿过非发光区域nea。在这种情形下，第一栅极线dl1和第二栅极线dl2可沿着第一方向dr1以规则间隔布置。
69.数据线dl、感测线sl、第一电源线pl1、第一栅极线gl1和第二栅极线gl2通过接触
孔电连接至电路元件。具体地，数据线dl可电连接至开关晶体管st的一个电极(例如漏极)，感测线sl可电连接至感测晶体管sst的一个电极(例如漏极)。第一栅极线gl1电连接至开关晶体管st的栅极，并且第二栅极线gl2电连接至感测晶体管sst的栅极。
70.如参照图2描述的，像素px可包括开关晶体管st、驱动晶体管dt、感测晶体管sst、存储电容器cst和发光器件ld。
71.开关晶体管st可包括第一栅极ge1、第一源极se1和第一漏极de1。
72.第一栅极ge1可设置为与形成在有源层中的第一沟道ch1交叠。第一沟道ch1可以是其中未在有源层中掺杂杂质的半导体图案。第一栅极ge1可电连接至第一栅极线gl1。例如，第一栅极ge1可以是与第一栅极线gl1上的第一沟道ch1交叠的区域。
73.第一源极se1可连接至形成在有源层的第一沟道ch1的一侧上的第一源极区域sa1。第一源极se1可进一步通过第一接触孔ct1连接至数据线dl。
74.第一漏极de1可连接至形成在有源层的第一沟道ch1的另一侧上的第一漏极区域da1。第一漏极de1可通过第二接触孔ct2电连接至存储电容器cst的下电极be。
75.驱动晶体管dt可包括第二栅极ge2、第二源极se2和第二漏极de2。
76.第二栅极ge2可设置为与形成在有源层中的第二沟道ch2交叠。第二栅极ge2可通过第三接触孔ct3电连接至存储电容器cst的下电极be。
77.第二源极se2可连接至形成在有源层的第二沟道ch2的一侧上的第二源极区域sa2。第二源极se2可通过第四接触孔ct4电连接至被施加高电位驱动电压elvdd的第一电源线pl1。在实施方式中，第二源极se2可由大致设置在布线区域wa中的导电图案构成。第二源极se2可电连接至存储电容器cst的上电极ue。例如，第二源极se2可与存储电容器cst的上电极ue一体形成，以构成一个图案。如稍后将要描述的，由于存储电容器cst的上电极ue经由第一通孔via1连接至发光器件ld的阳极ae，驱动晶体管dt的第二源极se2经由存储电容器cst的上电极ue电连接至发光器件ld的阳极ae。
78.第二漏极de2可连接至形成在有源层的第二沟道ch2的另一侧上的第二漏极区域da2。
79.此外，第二漏极de2可通过第五接触孔ct5连接至遮光层ls。由此，当通过使用修复图案(repair pattern)rp修复像素px中的缺陷时，修复图案rp和遮光层ls通过激光焊接进行连接，从而相邻像素px(i 1)j的阳极ae和驱动晶体管dt的第二漏极de2可进行电连接。
80.感测晶体管sst可包括第三栅极ge3、第三源极se3和第三漏极de3。
81.第三栅极ge3可设置为与形成在有源层中的第三沟道ch3交叠。第三栅极ge3可电连接至第二栅极线gl2。例如，第三栅极ge3可以是与第二栅极线gl2上的第三沟道ch3交叠的区域。
82.第三源极se3可连接至形成在有源层的第三沟道ch3的一侧上的第三源极区域sa3。第三源极se3可经由第六接触孔ct6电连接至桥接图案brp。桥接图案brp经由第八接触孔ct8电连接至感测线sl。因此，第三源极se3可经由桥接图案brp电连接至感测线sl。
83.第三漏极de3可连接至形成在有源层的第三沟道ch3的另一侧上的第三漏极区域da3。此外，第三漏极de3可经由第七接触孔ct7连接至遮光层ls。在实施方式中，由于遮光层ls经由第五接触孔ct5连接至驱动晶体管dt的第二漏极de2，所以第三漏极de3经由遮光层ls电连接至驱动晶体管dt的第二漏极de2。
84.存储电容器cst可包括下电极be和上电极ue。
85.下电极be可经由第二接触孔ct2电连接至开关晶体管st的第一漏极de1。此外，下电极be可经由第三接触孔ct3电连接至驱动晶体管dt的第二栅极ge2。
86.在实施方式中，下电极be可包括下电极be的延伸部ext，以连接至驱动晶体管dt的第二栅极ge2。在延伸部ext的一个区域中，下电极be与第二栅极ge交叠，并且经由第三接触孔ct3电连接至第二栅极ge2。
87.上电极ue形成为使得上电极ue的至少一个区域覆盖下电极be。由于与上电极ue和下电极be之间的电位差对应的电荷存储在两个电极之间，上电极ue和下电极be可用作存储电容器cst。
88.可根据上电极ue和下电极be交叠的面积来确定存储电容器cst的容量。因此，上电极ue和下电极be可具有满足存储电容器cst的所需容量的面积(尺寸)。
89.上电极ue可经由第五接触孔ct5电连接至驱动晶体管dt的第二漏极de2。此外，上电极ue可经由第一通孔via1电连接至发光器件ld的阳极ae。
90.上述存储电容器cst经由下电极be连接至驱动晶体管dt的第二栅极ge2。下文描述的发光器件ld的阴极ce可形成在驱动晶体管dt上。在这种情形下，电场可形成在阴极ce和驱动晶体管dt的第二栅极ge2之间。这可降低电连接至第二栅极ge2的存储电容器cst的充电速率。换句话说，可形成寄生电容器，其具有第二栅极ge2作为一个电极，并且具有阴极ce作为另一个电极。如实施方式中描述的，当第二栅极ge2电连接至存储电容器cst的下电极be而不是上电极ue时，从寄生电容器到存储电容器cst的电路径变为相对较长，从而可减小寄生电容器的作用。此外，由于存储电容器cst的下电极be形成在显示面板50的基板上，所以防止了在第二栅极ge2和阴极ce之间形成电场，由此消除寄生电容器。
91.发光器件ld可包括阳极ae、阴极ce和设置在阳极ae与阴极ce之间的发光材料层eml。在实施方式中，阳极ae、发光材料层eml和阴极ce可设置为与发光区域ea直接接触。
92.阳极ae可经由第一通孔via1连接至存储电容器cst的上电极ue。堤层、发光材料层eml和阴极ce可在下文描述的非发光区域nea中设置在阳极ae上。阳极ae大致形成在发光区域ea中。但是，阳极ae的至少一个区域可延伸至非发光区域nea以便阳极ae接触存储电容器cst的上电极ue。
93.发光材料层eml和阴极ce宽范围地形成在发光区ea和非发光区域nea中。在此，发光材料层eml覆盖阳极ae。
94.在实施方式中，像素px可进一步包括修复图案rp。修复图案rp的一个区域设置为不与相邻像素px(i 1)j的阳极ae交叠，并且与遮光层ls交叠。
95.在这种情形下，修复图案rp经由第二通孔via2在除了那一个区域之外的区域中电连接至相邻像素px(i 1)j的阳极ae。为了电连接至相邻像素px(i 1)j的阳极ae，修复图案rp可被设置为在非发光区域nea中靠近相邻像素px(i 1)j的阳极ae。
96.由于修复图案rp在非发光区域nea中设置为靠近相邻像素px(i 1)j的阳极ae，设置为在那一个区域中与修复图案rp交叠的遮光层ls可具有从与驱动晶体管dt交叠的部分延伸到那一个区域的宽面积。
97.修复图案rp可以是大致沿第二方向dr2延伸的具有条形(bar shape)的岛状(island-shaped)电极。但是，修复图案rp的形状不限于此，其可根据包括遮光层ls和阳极
ae的其他组件的相对布置而进行各种变化。
98.图3a和图3b显示出显示装置1具有包括白色像素w的wrgb结构的示例。但是，上述实施方式不仅应用于具有wrgb结构的显示装置1。也就是说，在上述实施方式中不与白色像素w相关的各个特征可应用于具有不包括白色像素w的rgb结构或rgbg结构的显示装置。此外，在上述实施方式中与白色像素w相关的各个特征可不仅应用于具有wrgb结构的显示装置1，而且可应用于具有包括白色像素w的各种结构的显示装置。
99.下文，将参照附图更详细地描述根据实施方式的像素px的堆叠结构(剖面结构)。
100.图4是根据实施方式的像素的剖视图，具体地，图4是沿图3b的线i-i’截取的剖视图。
101.与图3a和3b一起参照图4，显示面板50可包括基板sub、像素电路层和发光器件层。
102.基板sub是显示面板50的基础材料(base material)并且可以是透光基板。基板sub可以是包括玻璃或钢化玻璃的刚性基板或者由塑料形成的柔性基板。例如，基板sub可由诸如聚酰亚胺、聚对苯二甲酸乙二醇酯(pet)、聚萘二甲酸乙二醇酯(pen)或者聚碳酸酯(pc)等之类的塑料材料形成。但是，基板sub的材料不限于此。
103.像素区域pxa限定在基板sub上。像素区域pxa可被限定为包括设置在像素电路层上的至少一个电路元件和设置在发光器件层上的发光器件ld的区域。至少一个电路元件和发光器件ld可构成一个像素px。
104.像素电路层形成在基板sub上，并且可包括构成像素px的电路元件(例如开关晶体管st、驱动晶体管dt、感测晶体管sst和存储电容器cst等)和布线。
105.首先，第一电极层可设置在基板sub上。第一电极层可包括遮光层ls以及存储电容器cst的下电极be。
106.遮光层ls可设置为在平面上与驱动晶体管dt的半导体图案，具体地，与第二沟道ch2交叠，并且可保护氧化物半导体器件免受外部光的影响。在实施方式中，遮光层ls可进一步经由第五接触孔ct5连接至驱动晶体管dt的第二漏极de2。由此，当通过采用修复图案rp修复像素px中的缺陷时，修复图案rp和遮光层ls通过激光焊接进行连接，从而相邻像素px(i 1)j的阳极ae和驱动晶体管dt的第二漏极de2可进行电连接。
107.下电极be可经由第二接触孔ct2电连接至开关晶体管st的第一漏极de1。此外，下电极be可经由第三接触孔ct3电连接至驱动晶体管dt的第二栅极ge2。
108.在实施方式中，下电极be可包括下电极be的延伸部ext，以连接至驱动晶体管dt的第二栅极ge2。在延伸部ext的一个区域中，下电极be与第二栅极ge2交叠，并且经由第三接触孔ct3电连接至第二栅极ge2。延伸部ext的另一区域被设置为不与电路元件的其他电极以及发光器件ld的阳极ae交叠。由此，当第二栅极ge2和阳极ae通过用激光切割延伸部ext来电分离并且像素px中的缺陷被修复时，可防止在其他电极之间、和/或在发光器件ld的阳极ae和阴极ce之间的电短路。
109.在布线区域wa中，第一电极层可进一步包括数据线dl、感测线sl和第一电源线pl1。数据线dlj经由第一接触孔ct1连接至开关晶体管st的第一源极se1。感测线sl经由桥接图案brp连接至感测晶体管sst的第三源极se3。第一电源线pl1经由第四接触孔ct4连接至驱动晶体管dt1的第二源极se2。
110.在各实施方式中，可在基板sub上进一步设置图中未示出的电极和/或布线，例如
辅助电极以及用于施加低电位驱动电压elvss的第二电源线pl2。
111.缓冲层buf设置在基板sub上并且覆盖遮光层ls、存储电容器cst的下电极be以及布线。缓冲层buf可防止离子或杂质从基板sub扩散，并且能够阻挡湿气渗透。此外，缓冲层buf可改进基板sub的表面平坦度。缓冲层buf可包括诸如氧化物和氮化物等之类的无机物质、有机物质、或有机/无机复合物，并且可形成为单层或多层。例如，缓冲层buf可具有由硅氧化物、硅氮化物和硅氧化物制成的三层或更多层结构。在另一实施方式中，缓冲层buf可省略。
112.有源层(未示出)可形成在缓冲层buf上。有源层可由基于硅的半导体材料或基于氧化物的半导体材料形成。非晶硅或多晶硅可用作基于硅的半导体材料。基于氧化物的半导体材料可包括四元金属氧化物比如氧化铟锡嫁锌(insngazno)；三元金属氧化物比如氧化铟嫁锌(ingazno)、氧化铟锡锌(insnzno)、氧化铟铝锌(inalzno)、氧化锡嫁锌(sngazno)、氧化铝嫁锌(algazno)、氧化锡铝锌(snalzno)；二元金属氧化物比如氧化铟锌(inzno)、氧化锡锌(snzno)、氧化铝锌(alzno)、氧化锌镁(znmgo)、氧化锡镁(snmgo)、氧化铟镁(inmgo)、氧化铟嫁(ingao)等。有源层可由包括钼钛(moti)的双层构成。
113.有源层包括第一至第三漏极区域da1至da3、包括p型或n型杂质的第一至第三源极区域sa1至sa3、以及分别形成在第一至第三源极区域sa1至sa3和第一至第三漏极区域da1至da3之间的第一至第三沟道ch1至ch3。
114.第二电极层设置在有源层上。栅极绝缘层gi可插置在有源层和第二电极层之间。栅极绝缘层gi可由硅氧化物(siqx)、硅氮化物(sinx)或其多层形成。
115.第二电极层可包括栅极ge1、ge2和ge3；源极se1、se2和se3；以及漏极de1、de2和de3。栅极ge1、ge2和ge3可设置为分别在有源层的相应沟道ch1、ch2和ch3上交叠。栅极ge1、ge2和ge3的至少一些(ge1、ge3)可与电连接至相应栅极ge1、ge3的布线gl1和gl2一体地形成并且构成一个图案。
116.第二电极层可进一步包括存储电容器cst的上电极ue。上电极ue形成为使得上电极ue的至少一个区域覆盖下电极be。由于与上电极ue和下电极be之间的电位差对应的电荷存储在两个电极之间，所以上电极ue和下电极be可用作存储电容器cst。在各实施方式中，存储电容器cst可进一步包括中间电极(未示出)。当存储电容器cst形成为包括中间电极时，可进一步增大在有限区域中的电容器容量。上电极ue和中间电极构成第一电容器，下电极be和中间电极构成第二电容器。第一电容器和第二电容器并行地连接。结果，存储电容器cst具有通过将第一电容器的电容器容量与第二电容器的电容器容量相加而得到的值，由此存储电容器cst的容量可增大。稍后将对此进行详细描述。
117.上电极ue可经由第五接触孔ct5电连接至驱动晶体管dt的第二源极se2。此外，上电极ue可经由第一通孔via1电连接至发光器件ld的阳极ae。
118.上述存储电容器cst经由下电极be连接至驱动晶体管dt的第二栅极ge2。发光器件ld的阴极ce可形成在驱动晶体管dt上。在这种情形下，电场可形成在阴极ce和驱动晶体管dt的第二栅极ge2之间。这可降低电连接至第二栅极ge2的存储电容器cst的充电速率。换句话说，可形成寄生电容器，其具有第二栅极ge2作为一个电极，阴极ce作为另一个电极。如实施方式中描述的，当第二栅极ge2电连接至存储电容器cst的下电极be而不是上电极ue时，从寄生电容器到存储电容器cst的电路径变为相对较长，从而可减小寄生电容器的作用。此
外，由于存储电容器cst的下电极be形成在显示面板50的基板上，所以防止了在第二栅极ge2和阴极ce之间形成电场，由此消除寄生电容器。
119.第二电极层可进一步包括桥接图案brp。桥接图案brp可电连接至感测晶体管sst的第三源极se3和感测线sl。第二电极层可进一步包括修复图案rp。
120.第一电极层和第二电极层可由选自由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)构成的集合或其合金的任一种形成。此外，第一电极层和第二电极层可形成为由选自由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)构成的集合或其合金的任一种形制成的多层。例如，第一电极层和第二电极层可以是钼/铝钕或钼/铝的双层。
121.像素电路层可被钝化层pas覆盖。钝化层pas可覆盖第二电极层以及未被第二电机层覆盖的有源层和缓冲层buf的暴露区域。钝化层pas是用于保护下面的器件的绝缘层，并且可由硅氧化物(siox)、硅氮化物(sinx)或其多层形成。在各实施方式中，钝化层pas可省略。
122.涂覆层oc可形成在钝化层pas上。涂覆层oc可以是用于减小其下面的结构的台阶差的平坦化层，并且可由诸如聚酰亚胺、苯并环丁烯系列树脂、丙烯酸酯等之类的有机物质构成。
123.在实施方式中，可在钝化层pas和涂覆层oc之间形成滤色器(未示出)。滤色器可形成在发光区域ea中。滤色器是透射具体波长带的光并且阻挡其他具体波长带的光、由此选择性地透射仅具有部分波长带的入射光的波长选择光学滤色器(wavelength-selective optical filter)。滤色器可由包括着色剂比如颜料、染料等的光敏树脂构成。在发光区域ea中通过了滤色器的光可具有红色、绿色和蓝色的任一种。当像素px呈现白色时，滤色器可在相应像素px中省略。
124.尽管上面描述了滤色器形成在钝化层pas和涂覆层oc之间，但是本发明的实施方式不限于此。也就是说，当发光器件ld是顶部发光型时，滤色器可形成在发光器件层的下文所述的上层上。
125.发光器件层形成在涂覆层oc上并且包括发光器件ld。发光器件ld包括阳极ae、发光材料层eml和阴极ce。
126.阳极ae和阴极ce的至少之一可以是透射电极，并且至少另一个可以是反射电极。例如，当发光器件ld是背部发光型时，阳极ae可以是透射电极，并且阴极ce可以是反射电极。相反，当发光器件ld是顶部发光型时，阳极ae可以是反射电极，并且阴极ce可以是透射电极。在另一实施方式中，当发光器件ld是双侧发光型时，阳极ae和阴极ce都可以是透射电极。下文，将通过以发光器件ld是背部发光型为例来描述发光器件ld的具体配置。
127.阳极ae形成在涂覆层oc上。阳极ae经由穿过涂覆层oc和钝化层pas的第一通孔via1电连接至存储电容器cst的上电极ue。阳极ae可经由存储电容器cst电连接至驱动晶体管dt的第二漏极de2。如上所述，当第一通孔via1形成为接触存储电容器cst的上电极ue(其具有相对大于其他电极的面积的面积)时，由于第一通孔via1周围的台阶差导致的后果可缓解。
128.阳极ae可由诸如氧化铟锡(insno)、氧化铟锌(inzno)或氧化锌(zno)之类的透明导电材料形成。当阳极ae是反射电极时，阳极ae可包括反射层。反射层可由铝(al)、铜(cu)、
银(ag)、镍(ni)或其合金形成。在实施方式中，反射层可由银/钯/铜合金(apc)制成。
129.堤层形成在非发光区域nea中的阳极ae上。但是，发光材料层eml形成在阳极ae上并与发光区域ea中的阳极ae直接接触。也就是说，堤层具有覆盖非发光区域nea并且不覆盖发光区域ea的半堤(half-bank)结构。
130.例如，根据堤层设置在基板sub的包括发光区域ea和非发光区域nea的整个区域中的结构，制造成本增加，并且显示面板50的总开口率降低。相反，根据全无堤(full bank-less)结构，可出现颜色混合，其中具有不同颜色并分别从一个像素px和另一相邻像素px输出的光在发光区域ea中彼此混合并输出。因此，本发明的一个特征在于：堤层具有覆盖非发光区域nea但不覆盖发光区域ea的半堤结构。
131.具体地，堤层未设置在发光区域ea(其中多个像素px布置成行)的像素列方向上，堤层沿设置有像素电路层的非发光区域nea的列方向设置在发光区域ea的下部。重复地，堤层未设置在位于非发光区域nea下方的发光区域ea的像素列方向上，堤层沿设置有像素电路层的非发光区域nea的列方向设置在发光区域ea的下部。结果，堤层可在显示装置1上实现为条纹(stripe)形式。
132.发光材料层eml宽范围地形成在发光区域ea和非发光区域nea中。在发光区域ea中，发光材料层eml形成为覆盖阳极ae。在实施方式中，发光材料层eml可具有包含光生成层的多层薄膜结构。在此，在光生成层中产生的光的颜色可以是白色、红色、蓝色、绿色等，但不限于次。
133.光生成层例如可包括空穴传输层(htl)、有机发光材料层和电子传输层(etl)。空穴传输层用于将从阳极ae注入的空穴容易地传输给有机发光材料层。有机发光材料层可由包括磷光或荧光材料的有机材料形成。电子传输层用于将从阴极ce注入的电子容易地传输给有机发光材料层。除了空穴传输层、有机发光材料层和电子传输层之外，发光材料层eml可进一步包括空穴注入层(hil)、空穴阻挡层(hbl)、电子注入层(eil)和电子阻挡层(ebl)。
134.发光材料层eml可形成为两个或更多个叠层的串联结构(tandemstructure)。在这种情形下，每个叠层可包括空穴传输层、有机发光层和电子传输层。当发光材料层eml形成为两个或更多个叠层的串联结构时，可在多个叠层之间形成电荷生成层。电荷生成层可包括与下部叠层相邻设置的n型电荷生成层和形成在n型电荷生成层上并且与上部叠层相邻设置的p型电荷生成层。n型电荷生成层将电子注入到下部叠层，p型电荷生成层将空穴注入到上部叠层。n型电荷生成层可以是通过将具有电子传输能力的有机基质材料掺杂诸如锂(li)、钠(na)、钾(k)或铯(cs)之类的碱金属或者诸如镁(mg)、锶(sr)、钡(ba)或镭(ra)之类的碱土金属而获得的有机层。p型电荷生成层可以是通过将具有空穴传输能力的有机基质材料掺杂掺杂剂而获得的有机层。
135.阴极ce形成在发光材料层eml上。阴极ce可宽范围地形成在发光区域ea和非发光区域nea中。
136.阴极ce可由透明导电材料(tco)或诸如钼(mo)、钨(w)、银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)及其合金之类的半透射导电材料制成。当阴极ce由半透射导电材料制成时，由于微腔效应可提高发光效率。
137.参照图3a、3b和4，在本发明的实施方式中，阳极ae的至少一部分延伸至非发光区域nea以接触电路元件。
138.在实施方式中，光吸收层la可进一步包括在钝化层pas和涂覆层oc之间。光吸收层la可包括用于透射具体波长带的光并阻挡其他具体波长带的光的诸如颜料、染料等之类的着色剂，由此仅选择性地透射位于部分波长带中的入射光。光吸收层la可具有堆叠有两个颜料层的结构，以便光吸收层吸收从发光器件ld产生的光。例如，光吸收层la可包括具有第一颜色的颜料的第一吸收层la1和具有不同于第一颜色的第二颜色的颜料的第二吸收层la2。在实施方式中，第一颜色可以是红色，第二颜色可以是蓝色，但其不限于此。当包括不同颜色颜料的吸收层交叠时，光泄漏现象能够通过发光反射效应(例如黑色发光效应)被有效抑制。
139.光吸收层la由与滤色器相同的材料制成，并且可由与滤色器相同的工艺形成。也就是说，可通过单个掩模工艺一起形成包括相同颜色颜料的滤色器和光吸收层la。例如，当形成包括第一颜色颜料的滤色器时，可一起形成光吸收层la的第一吸收层la1；当形成包括第二颜色颜料的滤色器时，可一起形成光吸收层la的第二吸收层la2。因此，根据本发明的实施方式，可在无需用于产生光吸收层la的单独附加工艺的条件下，更加彻底地抑制非发光区域nea中的光泄漏现象。
140.光吸收层la可形成在整个非发光区域nea上。但是，本发明的实施方式不限于此。依据实施方式，光吸收层la可形成在非发光区域nea中的阳极ae上。在实施方式中，当像素px呈现白色时，光吸收层la可不形成在像素px中。
141.当光吸收层la形成在整个非发光区域nea上时，可形成穿过光吸收层la的第一通孔via1和第二通孔via2。可选地，光吸收层la可不形成在第一通孔via1和第二通孔via2的周围。
142.图5是示出根据实施方式的显示面板的制造方法的流程图。
143.将参照图3和图4来描述图5。
144.首先，像素电路层可形成在基板sub上。具体地，第一电极层可形成在基板sub(步骤1501)上。可通过采用印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(pld)工艺、真空沉积工艺、原子层层叠工艺等将导电层形成在基板sub上、并且通过采用掩模执行蚀刻工艺来图案化，形成第一电极层。在此，可使用第一掩模。
145.然后，可在第一电极层上形成缓冲层buf(步骤1502)。可通过化学气相沉积工艺、旋涂工艺、等离子体增强化学气相沉积工艺、溅射工艺、真空沉积工艺、高密度等离子体化学气相沉积工艺、印刷工艺等形成缓冲层buf。
146.有源层可形成在缓冲层buf上(步骤1503)。例如，可在缓冲层buf上形成非晶硅层，并且可通过将非晶硅层结晶来形成多晶硅层。然后，可通过利用光刻工艺等将多晶硅层图案化来形成有源层。在此，可使用用于光刻工艺的第二掩模。可通过将杂质注入到构成有源层的多晶硅层，形成源极区域sa1、sa2和sa3；漏极区域da1、da2和da3；以及沟道ch1、ch2和ch3。可在缓冲层buf中进一步形成用于接触第一电极层和上部层的接触孔。
147.栅极绝缘层gi可形成在有源层上(步骤1504)。栅极绝缘层gi可选择性地形成在将要形成第二电极层的如下描述的区域中。具体地，可通过使用掩模将栅极绝缘层gi曝光和显影的光刻工艺来形成栅极绝缘层gi。在此，可使用第三掩模。有源层可由包括钼钛(moti)的双层构成。
148.第二电极层可形成在栅极绝缘层上(步骤1505)。可通过使用印刷工艺、溅射工艺、
化学气相沉积工艺、脉冲激光沉积(pld)工艺、真空沉积工艺、原子层层叠工艺等在基板sub上形成导电层，并且通过使用掩模执行蚀刻工艺来图案化，由此形成第二电极层。在此，可使用第四掩模。
149.然后，可形成钝化层pas以覆盖第二电极层(步骤1506)。滤色器可形成在钝化层pas上(步骤1507)。在滤色器中，例如可通过使用第一掩模来将第一颜色的滤色器图案化，可通过使用第二掩模将第二颜色的滤色器图案化，并且可通过使用第三掩模将第三颜色的滤色器图案化。在形成滤色器的同时，可一起形成光吸收层la。为了形成滤色器和光吸收层la，可使用分别与颜色对应的三个掩模，即，第五至第七掩模。
150.然后，形成涂覆层oc以覆盖滤色器和光吸收层la(步骤1508)。可使用掩模在钝化层pas上将涂覆层oc曝光和显影。掩模可包括对应于通孔via1和via2的开口。在此，可使用第八掩模。
151.然后，可在涂覆层oc上形成发光器件。具体地，通过使用具有对应于发光区域ea的开口的第九掩模，在涂覆层oc上图案化阳极ae(步骤1509)。
152.在形成阳极ae之后，宽范围地形成发光材料层eml和阴极ce，以覆盖显示面板50的整个区域(步骤1510)。
153.图6示出根据实施方式的图4的存储电容器cst的剖面。图7示出通过电路符号表示的存储电容器cst。
154.在实施方式中，存储电容器cst可包括上电极ue、下电极be以及中间电极me。
155.缓冲层buf插置在下电极be和中间电极me之间。栅极绝缘层插置在中间电极me和上电极ue之间。由于缓冲层buf和栅极绝缘层是绝缘体，所以上电极ue和中间电极me、以及中间电极me和下电极be都可分别用作存储电荷的电容器。上电极ue和中间电极me形成第一电容器c1，中间电极me和下电极be形成第二电容器c2。中间电极me连接至驱动晶体管的栅极，然后连接至图2的第一节点n1。上电极ue和下电极be电连接至驱动晶体管的源极，然后连接至第二节点n2。由于第一电容器c1和第二电容器c2并联连接，所以存储电容器cst的电容是第一电容器c1和第二电容器c2的电容之和。由此，当通过使用三个电极形成存储电容器cst时，可在有限的区域中进一步增加电容，由此提高开口率。
156.设置在基板sub上的第一电极层可构成存储电容器cst的下电极be。第一电极层可包括遮光层。
157.缓冲层buf设置在下电极be上以覆盖第一电极层。缓冲层buf可防止离子或杂质从基板sub扩散并且可阻挡湿气渗透。此外，缓冲层buf可改进基板sub的表面平坦度。缓冲层buf可包括诸如氧化物、氮化物等之类的无机物质；有机物质；或有机/无机复合物。
158.中间电极me设置在缓冲层buf上。中间电极me可以形成在与图4的第二沟道(有源层)ch2所形成的层相同的层中。如上所述，有源层可由包括钼钛(moti)的双层构成。构成存储电容器cst的中间电极me也可由包括钼钛(moti)的双层构成。
159.第一有源层act1可由氧化铟嫁锌(ingazno)构成。
160.第二有源层act2可由钼钛(moti)制成。由钼钛(moti)制成的第二有源层act2相对于由非晶氧化锌制成的第一有源层act1具有较低的接触电阻。此外，第二有源层act2在湿蚀刻期间具有选择性。中间电极me连接至驱动晶体管的栅极(图4的ge2)。驱动晶体管的栅极具有顶栅结构，栅极形成在与上电极ue所形成的层相同的层中。中间电极me连接至驱动
晶体管的栅极，构成栅极的上电极ue和中间电极me形成不同的层。因此，需要用于在驱动晶体管区域中将栅极和中间电极me进行电连接的接触孔。由钼钛(moti)制成的第二有源层act2相对于由非晶氧化锌制成的第一有源层act1具有较低的接触电阻。因此，即使当中间电极me由包括钼钛(moti)的双层构成时用于连接栅极和中间电极me的接触孔被形成得较小，在可靠性方面也不会有问题。当接触孔形成得较小时可提高开口率。当中间电极me由包括钼钛(moti)的双层构成时，可改进开口率。
161.此外，由钼钛(moti)制成的第二有源层act2用于保护由氧化铟嫁锌(ingazno)构成的第一有源层act1。残留在钝化层中的氢可扩散到由由氧化铟嫁锌(ingazno)构成的第一有源层act1中。中间电极me在驱动晶体管区域中形成沟道，并且当氢扩散到沟道中时，驱动晶体管的阈值电压可改变。由钼钛(moti)制成的第二有源层act2阻挡氢扩散到第一有源层act1中。也就是说，第二有源层act2用作第一有源层act1的氢阻挡层。
162.栅极绝缘层gi设置在中间电极me上。可通过使用掩模执行将栅极绝缘层gi曝光和显影的光刻工艺来形成栅极绝缘层gi。在此，可使用第三掩模。
163.上电极ue形成在栅极绝缘层gi上。通过使用掩模执行蚀刻工艺将第二电极层图案化，由此形成上电极ue。通过使用印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(pld)工艺、真空沉积工艺、原子层层叠工艺等，在栅极绝缘层gi上由导电膜形成第二电极层。
164.钝化层设置在上电极ue上以覆盖上电极ue。
165.如上所述，为了提高开口率。中间电极me由包括由氧化铟嫁锌(ingazno)构成的第一有源层act1和由钼钛(moti)制成的第二有源层act2的双层构成。
166.在这种结构中，本发明的发明人发现如下问题。
167.已经确认当形成由双层构成的中间电极me时，在第一有源层act1中产生尾部(tail)tail。当尾状图案(下文称为tail图案)在第一有源层act1的端部形成在驱动晶体管的沟道区域中时(如图6的虚线圈所示)，会出现驱动晶体管的器件特性劣化的隆起(hump)现象。隆起现象是指，在漏极电流的幅度与驱动晶体管的栅极电压的幅度成比例地线性增加的部分中，漏极电流线性增加，然后异常跳起(jump)。
168.此外，第一有源层act1的tail图案增大了形成有像素电路元件层的区域，由此降低了开口率。此外，第一有源层act1的tail图案降低了对于像素内单元(cell)的切割的修复成功率。
169.本发明的发明人发明了一种新的工艺，其能够防止第一有源层act1的tail图案的形成。下文，将参照图8至图12描述防止形成tail图案的工艺。
170.图8至图12是用于描述有源层的形成步骤的详细工艺的视图。“cst”表示形成存储电容器cst的区域，“dt”表示形成驱动晶体管的区域。
171.图8显示出沉积第一有源层act1、在第一有源层act1上沉积第二有源层act2、在依次沉积有第一有源层act1和第二有源层act2的有源层上涂覆光刻胶pr材料、并且通过半色调掩模形成光刻胶pr图案。通过在与形成有驱动晶体管的沟道ch的区域对应的位置执行半色调方式(halftone)h/t形成光刻胶pr图案。图中的f/t表示全色调方式。
172.图9显示出第一图案化步骤，具体示出第二有源层act2的第一图案化步骤。第二有源层act2被第一次图案化以对应于光刻胶pr图案。优选地，通过干蚀刻方法执行第二有源
层act2的第一次图案化。这是因为：在第二有源层act2的第一图案化步骤中，位于第二有源层act2下方的第一有源层act1不应被蚀刻。因此，期望使用能够仅蚀刻所需部分、具有良好精确率并能实现精细图案化的干蚀刻方法。干蚀刻在水平方向和垂直方向上具有蚀刻速率不同的各向异性特性。
173.图10显示出用于去除光刻胶pr的一部分的半色调h/t灰化步骤。通过半色调h/t灰化，光刻胶pr的一部分被去除，并且光刻胶pr的厚度减小。期望光刻胶pr的一部分被去除到这样的程度：通过半色调h/t方式形成的光刻胶pr图案被去除以暴露形成有驱动晶体管的沟道ch的区域。覆盖第二有源层act2的光刻胶pr的侧宽(wide width)通过半色调h/t灰化来减小，结果存储电容器cst区域的第二有源层act2的一部分一起暴露了d那么多。
174.图11显示出第二图案化步骤，具体示出第一有源层act1的蚀刻步骤。在第二图案化步骤中，可执行过蚀刻以使得位于第一有源层act1下方的缓冲层的一部分一起被蚀刻。优选地，在第一有源层act1上执行湿蚀刻。优选地选择可选择性地仅溶解非金属材料的材料作为蚀刻溶液。湿蚀刻具有高蚀刻速率，并且具有在水平方向和垂直方向上蚀刻速率相同的各向同性特性。因此，甚至是光刻胶pr的底部也能被蚀刻。当通过湿蚀刻方法将第一有源层act1图案化时，甚至是光刻胶pr和第二有源层act2的底部也能被蚀刻，如图11所示。结果，缓冲层buf具有厚度差td。具体地，在缓冲层buf中，被第一有源层act1覆盖的区域的厚度大于暴露区域的厚度。驱动晶体管的沟道ch区域不被蚀刻，因为蚀刻溶液被第二有源层act2阻挡。
175.图12显示出第三图案化步骤，具体示出第二有源层act2的第二次图案化步骤，即，附加地蚀刻第二有源层act2。在第二次图案化步骤中，第二有源层act2的端部被去除。优选地，针对第二有源层act2的第二次图案化，执行湿蚀刻。这是因为，不同于第一图案化步骤，第三图案化步骤需要具有高蚀刻速率的各向同性蚀刻。在第三图案化步骤中，优选地选择既能溶解诸如钼钛(moti)之类的金属材料又能溶解非金属材料的材料作为蚀刻溶液。
176.当通过上述工艺形成有源层时，可以防止参照图6描述的问题，即，防止形成第一有源层act1的tail图案。作为通过描述的工艺形成有源层的结果，已经确认第一有源层act1的tail图案的临界尺寸(cd)值从1.6微米改进为0微米。
177.图13显示出图6的另一实施方式，其显示出通过图7至12的制造工艺形成的存储电容器cst的剖面。
178.存储电容器cst包括：位于基板sub上的下电极be；设置在下电极上的缓冲层buf；覆盖缓冲层buf的一部分的中间电极me；覆盖中间电极me和缓冲层buf的栅极绝缘层gi；以及覆盖栅极绝缘层gi的一部分的上电极ue。
179.中间电极me可由双层构成。中间电极me可包括由氧化铟嫁锌(ingazno)构成的第一有源层act1和由钼钛(moti)制成的第二有源层act2。
180.缓冲层buf可被划分为第一区域1a和第二区域2a。第一区域1a被中间电极me覆盖，第二区域2a暴露并且与栅极绝缘层gi接触。第一区域1a的厚度t1大于第二区域2a的厚度t2。具有这种形状的缓冲层buf是参照图11描述的第二图案化步骤的结果。如图7中描述的，下电极be和上电极ue在第二节点n2处彼此连接，并且连接至发光器件的阳极。为了将下电极be和上电极ue彼此连接，必须在缓冲层buf中形成孔。在根据图13的实施方式的显示面板中，其中形成有孔的第二区域2a的厚度如t2所示较薄。这使得更容易在后续工艺中形成用
于在缓冲层buf中将下电极be和上电极ue彼此连接的孔。
181.如上所述，根据实施方式的显示面板及其制造方法提出了一种存储电容器结构，其能够相对于由像素电路层占据的区域来增大存储电容器的电容，从而能够改进开口率。此外，构成存储电容器的任一个电极由包括氧化铟嫁锌(ingazno)和钼钛(moti)的双层构成，从而能够提高开口率。此外，可以通过防止在由包括氧化铟嫁锌(ingazno)和钼钛(moti)的双层构成的电极中形成能够降低开口率的氧化铟嫁锌(ingazno)的tail图案，进一步改进开口率。此外，通过防止形成氧化铟嫁锌(ingazno)的tail图案，可以改进在像素内的单元切割的修复成功率。同时，可以消除隆起现象(其中驱动晶体管的器件特性劣化)的影响因素。
182.根据上述描述，所属领域的普通技术人员将能够清楚，在不脱离本发明的技术精神的条件下能够作出各种改变和改型。因此，本发明的技术范围不应限于在说明书的详细描述中描述的内容，而是应由权利要求书来限定。
183.尽管已经参照多个示例性实施方式描述了实施方式，但应当理解，所属领域的普通技术人员能够设计出落入本发明的原理范围内的大量其他改型和实施方式。更具体地，在说明书、附图和所附权利要求书的范围内，在组成部件和/或主题组合构造的配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，替代使用对于所属领域技术人员来说也将是显而易见的。