驱动电路及电源芯片的制作方法

1.本发明涉及电源芯片技术领域，特别涉及一种驱动电路及电源芯片。


背景技术：

2.buck型开关电源控制系统一般需要两个功率管，一个为功率输出管（在后文中，称为上管），可以选择用pmos功率管和nmos功率管，另一个作为续流管（在后文中，称为下管），采用nmos功率管。开关电源芯片需要为两个功率管设计对应的驱动电路和供电电路。一般驱动电路供电电路是由输入电压取电，由内部线性降压模块降压至合适的驱动电压再用于功率管开关，也就是功率管gate端的充放电电流整体路径是由输入电压流入gnd的，当输入电压逐渐升高时，对应的功率也逐渐升高。在高压应用中，这部分损耗占系统损耗的比重逐渐上升，已经成为影响系统效率的重要因素。
3.也就是说，现有技术中存在驱动电路在高压应用中能量损耗较高的问题。


技术实现要素：

4.本发明专利提供了一种驱动电路及电源芯片，以解决现有技术中驱动电路在高压应用中能量损耗较高的问题。
5.为了解决上述技术问题，本发明提供了一种驱动电路，用于驱动同步整流系统，所述驱动电路包括上管驱动模块和下管驱动模块，所述上管驱动模块的电源负极与所述下管驱动模块的电源正极连接。
6.可选的，所述上管驱动模块的电源负极与所述下管驱动模块的电源正极可通断地连接；所述上管驱动模块的电源正极用于与外部电源连接；当满足预设条件时，所述上管驱动模块的电源负极与所述下管驱动模块的电源正极连通；当不满足预设条件时，所述下管驱动模块的电源正极与所述上管驱动模块的电源负极断开，并切换至用于连接同一个所述外部电源。
7.可选的，所述上管驱动模块的电源正极用于与外部电源连接；所述外部电源还与外部储能电容的第一端连接，所述上管驱动模块的电源负极用于连接所述外部储能电容的第二端。所述驱动电路还包括周期放电模块，所述周期放电模块用于通过充放电将所述外部储能电容的第二端的电压限制于预设区间。
8.为了解决上述技术问题，本发明还提供了一种驱动电路，用于驱动同步整流系统，所述驱动电路包括周期放电模块、上管驱动模块、输入电压检测模块和下管驱动模块。
9.其中，所述上管驱动模块的电源正极用于连接外部电源，所述外部电源还与外部储能电容的第一端连接，所述上管驱动模块的电源负极用于连接所述外部储能电容的第二端。
10.所述周期放电模块用于通过充放电将所述外部储能电容的第二端的电压限制于预设区间。
11.所述输入电压检测模块用于判断所述外部电源的电压值，当所述外部电源的电压
值大于第一预设电压时，所述输入电压检测模块输出第一信号；当所述外部电源的电压值小于所述第一预设电压时，所述输入电压检测模块输出第二信号。
12.所述下管驱动模块的电源负极用于接地；当接收到所述第一信号时，所述下管驱动模块的第一电源正极与所述上管驱动模块的电源负极连接，所述下管驱动模块的第二电源正极断开；当接收到所述第二信号时，所述下管驱动模块的第一电源正极断开，所述下管驱动模块的第二电源正极用于连接同一个所述外部电源。
13.可选的，所述周期放电模块包括电平检测子模块和计时放电子模块；其中，所述电平检测子模块用于检测中间电平，所述中间电平为所述外部储能电容的第二端的电压；当所述中间电平小于第二预设电压时，重置所述计时放电子模块的计时特征参数；所述计时放电子模块用于持续地增加所述计时特征参数，当所述计时特征参数超过预设参数时，对所述电容外部储能电容进行放电以降低所述中间电平。
14.可选的，所述电平检测子模块包括第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管、第一恒流源、第一稳压管和第一电阻。
15.其中，所述第一三极管为pnp型三极管，所述第一三极管的发射极用于连接所述外部电源，所述第一三极管的基极与自身的集电极连接，所述第一三极管的集电极与所述第一恒流源的正极连接，所述第一恒流源的负极用于接地。
16.所述第二三极管为pnp型三极管，所述第二三极管的发射极用于连接所述外部电源，所述第二三极管的基极和所述第一三极管的基极连接，所述第二三极管的集电极与所述第一稳压管的负极连接，所述第一稳压管的正极通过所述第一电阻与所述上管驱动模块的电源负极连接。
17.所述第三三极管为pnp型三极管，所述第三三极管的发射极用于连接所述外部电源，所述第三三极管的基极和所述第一三极管的基极连接。
18.所述第四三极管为npn型三极管，所述第四三极管的集电极与所述第三三极管的集电极连接，所述第四三极管的基极与所述第一稳压管的正极连接，所述第四三极管的发射极与所述上管驱动模块的电源负极连接。
19.所述第五三极管为pnp型三极管，所述第五三极管的发射极用于连接所述外部电源，所述第五三极管的基极与所述第一三极管的基极连接。
20.所述第六三极管为pnp型三极管，所述第六三极管的发射极与所述第五三极管的集电极连接，所述第六三极管的基极与所述第三三极管的集电极连接，所述第六三极管的集电极用于输出重置所述计时特征参数的信号。
21.可选的，所述计时放电子模块包括第七三极管、第八三极管、第九三极管、第十三极管、第十一三极管、第十二三极管、第十三三极管、第十四三极管、第十五三极管、第十六三极管、第二恒流源、计时电容、第二电阻、第三电阻和第四电阻。
22.其中，所述第七三极管为pnp型三极管，所述第七三极管的发射极用于连接内部电源，所述第七三极管的基极与自身的集电极连接，所述第七三极管的集电极与所述第二恒流源的正极连接，所述第二恒流源的负极用于接地。
23.所述第八三极管为npn型三极管，所述第八三极管的基极用于通过所述第二电阻接地，所述第八三极管的发射极用于接地，所述第八三极管的基极还用于接受所述输出重置所述计时特征参数的信号。
24.所述计时电容的第一端与所述第八三极管的集电极连接，所述计时电容的第二端用于接地，所述计时电容的电压值被配置为所述计时特征参数。
25.所述第九三极管为pnp型三极管，所述第九三极管的发射极用于连接所述内部电源，所述第九三极管的基极与所述第七三极管的基极连接。
26.所述第十三极管为pnp型三极管，所述第十三极管的发射极与所述第九三极管的集电极连接，所述第十三极管的基极与所述第八三极管的集电极连接，所述第十三极管的集电极用于接地。
27.所述第十一三极管为npn型三极管，所述第十一三极管的集电极与所述第九三极管的集电极连接，所述第十一三极管的基极与自身的集电极连接，所述第十一三极管的发射极用于通过所述第三电阻接地。
28.所述第十二三极管为pnp型三极管，所述第十二三极管的发射极用于连接所述内部电源，所述第十二三极管的基极与所述第七三极管的基极连接。
29.所述第十三三极管为npn型三极管，所述第十三三极管的集电极与所述第十二三极管的集电极连接，所述第十三三极管的基极与所述第十一三极管的发射极连接，所述第十三三极管的发射极用于接地。
30.所述第十四三极管为pnp型三极管，所述第十四三极管的发射极用于连接所述内部电源，所述第十四三极管的基极与所述第七三极管的基极连接。
31.所述第十五三极管为npn型三极管，所述第十五三极管的基极与所述第十二三极管的集电极连接，所述第十五三极管的集电极与所述第十四三极管的集电极连接，所述第十五三极管的发射极用于接地。
32.所述第十六三极管为npn型三极管，所述第十六三极管的集电极与所述上管驱动模块的电源负极连接，所述第十六三极管的基极与所述第十四三极管的集电极连接，所述第十六三极管的基极还用于通过所述第四电阻接地，所述第十六三极管的发射极用于接地。
33.可选的，所述输入电压检测模块包括第十七三极管、第十八三极管、第十九三极管、第二十三极管、第二十一三极管、第二十二三极管、第二十三三极管、第二十四三极管、第二十五三极管、第二十六三极管、第三恒流源、第二稳压管、第三稳压管、第五电阻、第六电阻和第七电阻。
34.其中，所述第十七三极管为pnp型三极管，所述第十七三极管的发射极用于连接所述外部电源，所述第十七三极管的基极与自身的集电极连接，所述第十七三极管的集电极与所述第三恒流源的正极连接，所述第三恒流源的负极用于接地。
35.所述第十八三极管、所述第十九三极管、所述第二十一三极管、所述第二十三三极管和所述第二十五三极管均为pnp型三极管，所述第十八三极管、所述第十九三极管、所述第二十一三极管、所述第二十三三极管和所述第二十五三极管的发射极均用于连接所述外部电源，所述第十八三极管、所述第十九三极管、所述第二十一三极管、所述第二十三三极管和所述第二十五三极管的基极均与所述第十七三极管的基极连接。
36.所述第二稳压管的负极与所述第十八三极管的集电极连接，所述第二稳压管的正极与所述第三稳压管的负极连接，所述第三稳压管的正极用于通过所述第五电阻接地。
37.所述第二十三极管为npn型三极管，所述第二十三极管的集电极与所述第十九三
极管的集电极连接，所述第二十三极管的基极与所述第三稳压管的正极连接，所述第二十三极管的发射极用于接地。
38.所述第二十二三极管为npn型三极管，所述第二十二三极管的集电极与所述第二十一三极管的集电极连接，所述第二十二三极管的基极通过所述第六电阻与所述第十九三极管的集电极连接，所述第二十二三极管的发射极用于接地。
39.所述第二十四三极管为npn型三极管，所述第二十四三极管的集电极与所述第二十三三极管的集电极连接，所述第二十四三极管的基极通过所述第七电阻与所述第十九三极管的集电极连接，所述第二十四三极管的发射极用于接地。
40.所述第二十六三极管为npn型三极管，所述第二十六三极管的集电极与所述第二十五三极管的集电极连接，所述第二十六三极管的基极与所述第二十三三极管的集电极连接，所述第二十六三极管的发射极用于接地。
41.所述第二十二三极管的集电极和所述第二十六三极管的集电极被配置为所述输入电压检测模块的输出端，所述第二十二三极管的集电极的电压为高电平且所述第二十六三极管的集电极的电压为低电平被配置为所述第一信号，所述第二十二三极管的集电极的电压为低电平且所述第二十六三极管的集电极的电压为高电平被配置为所述第二信号。
42.可选的，所述下管驱动模块包括第二十七三极管、第二十八三极管、第二十九三极管、第三十三极管、第三十一三极管、第三十二三极管、第三十三三极管、第三十四三极管、第三十五三极管、第三十六三极管、第三十七三极管、第三十八三极管、第三十九三极管、第四十三极管、第四十一三极管、第四十二三极管、第四十三三极管、第四十四三极管、第四十五三极管、第四稳压管、第五稳压管、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻和第十三电阻。
43.其中，所述第二十七三极管、所述第二十九三极管、所述第三十一三极管、所述第三十三三极管、所述第三十五三极管和所述第三十七三极管均为pnp型三极管，所述第二十七三极管、所述第二十九三极管、所述第三十一三极管、所述第三十三三极管、所述第三十五三极管和所述第三十七三极管的发射极均用于获取所述外部电源，所述第二十七三极管、所述第二十九三极管、所述第三十一三极管、所述第三十三三极管、所述第三十五三极管和所述第三十七三极管的基极均用于获取基极参考电压，所述第二十七三极管、所述第二十九三极管、所述第三十一三极管、所述第三十三三极管、所述第三十五三极管和所述第三十七三极管的集电极均用于基于所述基极参考电压生成偏置电流。
44.所述第二十八三极管为npn型三极管，所述第二十八三极管的集电极与所述第二十七三极管的集电极连接，所述第二十八三极管的基极用于获取下管控制信号，所述第二十八三极管的发射极用于接地。
45.所述第三十三极管为npn型三极管，所述第三十三极管的集电极与所述第二十九三极管的集电极连接，所述第三十三极管的基极与所述第二十七三极管的集电极连接，所述第三十三极管的发射极用于接地。
46.所述第三十二三极管为npn型三极管，所述第三十二三极管的集电极与所述第三十一三极管的集电极连接，所述第三十二三极管的基极通过所述第八电阻与所述第二十九三极管的集电极连接，所述第三十二三极管的发射极用于接地。
47.所述第三十四三极管为npn型三极管，所述第三十四三极管的集电极与所述第三
十三三极管的集电极连接，所述第三十四三极管的基极通过所述第九电阻与所述第二十九三极管的集电极连接，所述第三十四三极管的发射极用于接地。
48.所述第三十六三极管为npn型三极管，所述第三十六三极管的集电极与所述第三十五三极管的集电极连接，所述第三十六三极管的基极通过所述第十电阻与所述第二十九三极管的集电极连接，所述第三十六三极管的发射极用于接地。
49.所述第三十八三极管为npn型三极管，所述第三十八三极管的集电极与所述第三十七三极管的集电极连接，所述第三十八三极管的基极与所述第三十三三极管的集电极连接，所述第三十八三极管的发射极用于接地。
50.所述第三十九三极管为npn型三极管，所述第三十九三极管的集电极与所述第三十七三极管的集电极连接，所述第三十九三极管的发射极与所述第五稳压管的负极连接，所述第五稳压管的正极用于接地。
51.所述第四十三极管为npn型三极管，所述第四十三极管的集电极与所述第三十七三极管的集电极连接，所述第四十三极管的发射极与所述第四稳压管的负极连接，所述第四稳压管的正极用于接地。
52.所述第四十一三极管为npn型三极管，所述第四十一三极管的基极与所述第三十一三极管的集电极连接，所述第四十一三极管的发射极通过所述第十一电阻与所述第三十五三极管的集电极连接，所述第四十一三极管的发射极还用于通过所述第十二电阻接地。
53.所述第四十二三极管为npn型三极管，所述第四十二三极管的集电极被配置为所述下管驱动模块的第二电源正极，所述第四十二三极管的基极与所述第四十三极管的发射极连接，所述第四十二三极管的发射极与所述第四十一三极管的集电极连接，所述第四十二三极管的发射极还用于通过所述第十三电阻接地，所述第四十二三极管的发射极被配置为所述下管驱动模块的输出端。
54.所述第四十三三极管为npn型三极管，所述第四十三三极管的集电极与所述第四十一三极管的集电极连接，所述第四十三三极管的基极与所述第四十一三极管的发射极连接，所述第四十三三极管的发射极用于接地。
55.所述第四十四三极管为npn型三极管，所述第四十四三极管的集电极和自身的基极连接，所述第四十四三极管的集电极被配置为所述下管驱动模块的第一电源正极。
56.所述第四十五三极管为npn型三极管，所述第四十五三极管的集电极与所述第四十四三极管的发射极连接，所述第四十五三极管的基极与所述第三十九三极管的发射极连接，所述第四十五三极管的发射极与所述第四十二三极管的发射极连接。
57.所述第三十九三极管的基极和所述第四十三极管的基极被配置为所述下管驱动模块的输入端，所述第三十九三极管的基极的电压为高电平且所述第四十三极管的基极的电压为低电平被配置为所述第一信号，所述第三十九三极管的基极的电压为低电平且所述第四十三极管的基极的电压为高电平被配置为所述第二信号。
58.为了解决上述技术问题，本发明还提供了一种电源芯片，包括上述的驱动电路。
59.与现有技术相比，本发明提供的一种驱动电路及电源芯片中，所述驱动电路包括上管驱动模块和下管驱动模块，所述上管驱动模块的电源负极与所述下管驱动模块的电源正极连接。如此配置，合理利用了pmos功率管和nmos功率管的不同的电特性，引入一个中间电平，这个中间电平既是上管驱动模块的参考地也是下管驱动模块的电源，巧妙地将传统
驱动模式的两路驱动电流改为了一路电流，有效地降低了在高压输入时，驱动电流对系统整体效率的影响。
附图说明
60.本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：图1是本发明一实施例的驱动电路的结构示意图；图2是本发明一实施例的驱动电路的应用场景的连接关系示意图；图3是本发明一实施例的驱动电路的电路示意图；图4是本发明一实施例的驱动电路在12v输入时的波形示意图；图5是本发明一实施例的驱动电路在24v输入时的波形示意图。
61.附图中：201-周期放电模块；202-上管驱动模块；203-输入电压检测模块；204-下管驱动模块；5-外部储能电容；2011-电平检测子模块；2012-计时放电子模块；2041-第一电源正极；2042-第二电源正极；10-电源电路；20-驱动电路；30-外置功率管；40-输出电路；301-上管；302-下管；401-储能电感；402-输出滤波电容；403-负载；101-输入电源模块； 102-输入滤波电容；103-外部储能电容。
具体实施方式
62.为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
63.如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
64.本发明的核心思想在于提供一种驱动电路及电源芯片，以解决现有技术中驱动电
路在高压应用中能量损耗较高的问题。
65.以下参考附图进行描述。
66.请参考图1，本实施例提供了一种驱动电路，用于驱动同步整流系统，所述驱动电路包括周期放电模块201、上管驱动模块202、输入电压检测模块203和下管驱动模块204。特别的，本实施例所配合的上管为pmos管。
67.其中，所述上管驱动模块202的电源正极用于连接外部电源vcc，所述外部电源vcc还与外部储能电容5的第一端连接，所述上管驱动模块202的电源负极用于连接所述外部储能电容5的第二端。
68.所述周期放电模块201用于通过充放电将所述外部储能电容5的第二端的电压限制于预设区间。如此配置，目的是防止所述上管驱动模块202的参考地的电压变高而导致不能工作。可以理解的，当所述外部电源vcc不变时，所述预设区间为固定的区间，但是当所述外部电源vcc变化时，在不同的实施例中，所述预设区间也可以是变化的区间。在后文中，会介绍所述预设区间的一种可能取值。
69.所述输入电压检测模块203用于判断所述外部电源vcc的电压值，当所述外部电源vcc的电压值大于第一预设电压（例如是17v）时，所述输入电压检测模块203输出第一信号；当所述外部电源vcc的电压值小于所述第一预设电压时，所述输入电压检测模块203输出第二信号。
70.所述下管驱动模块204的电源负极用于接地；当接收到所述第一信号时，所述下管驱动模块204的第一电源正极2041与所述上管驱动模块的电源负极连接，所述下管驱动模块204的第二电源正极2042断开；当接收到所述第二信号时，所述下管驱动模块204的第一电源正极2041断开，所述下管驱动模块204的第二电源正极2042用于连接同一个所述外部电源vcc。
71.如此配置，通过一个所述外部电源vcc为两个驱动模块供电，减少了高压情况下的能量损耗，解决了现有技术中存在的问题。
72.基于上述实施例，可总结归纳得到如下的描述内容。
73.方案一：所述驱动电路包括上管驱动模块202和下管驱动模块204，所述上管驱动模块202的电源负极与所述下管驱动模块204的电源正极连接。上述的连接，是指固定的连接和可通断的连接。固定的连接的方案，可应用于外部输入电压较高，且工作条件不会发生变化的场合；可通断的连接的方案，可应用于工作条件会发生变化，或者服务于多个工况的通用型电路，在不同的工作条件下，通过通断的方式适应高压和低压两种工作情况。在一实施例中，高压是指大于17v的情况，而低压是指小于17v的情况；在其他实施例中，高低压的分界线与17v处于同等水平。
74.方案二：在方案一的基础上，所述上管驱动模块202的电源负极与所述下管驱动模块204的电源正极可通断地连接；所述上管驱动模块202的电源正极用于与外部电源vcc连接；当满足预设条件时，所述上管驱动模块202的电源负极与所述下管驱动模块204的电源正极连通；当不满足预设条件时，所述下管驱动模块204的电源正极与所述上管驱动模块202的电源负极断开，并切换至用于连接同一个所述外部电源vcc。在一实施例中，所述预设条件即“所述外部电源vcc的电压值大于第一预设电压”，但是根据实际需要的不同，所述预设条件也可以设置成其他的条件。
75.方案三：在方案一的基础上，所述上管驱动模块202的电源正极用于与外部电源vcc连接；所述外部电源vcc还与外部储能电容5的第一端连接，所述上管驱动模块202的电源负极用于连接所述外部储能电容5的第二端。所述驱动电路还包括周期放电模块201，所述周期放电模块201用于通过充放电将所述外部储能电容5的第二端的电压限制于预设区间。在此方案中，通过一个外接电容和周期放电模块201稳定所述上管驱动模块202的电源负极处的电压，在其他的实施例中，也可以采用其他的方案稳定所述上管驱动模块202的电源负极处的电压，并不局限于使用方案三的方案。
76.为了完整理解所述驱动电路20的具体工作逻辑，一种可能的所述驱动电路20的外围连接方式如图2所示。在图2中，10为电源电路，20为所述驱动电路，30为外置功率管，40为输出电路。其中drp为pmos功率管（即上管301）的控制信号，gatep为所述上管301的驱动信号，drn为nmos功率管（即下管302）的控制信号，gaten为所述下管302的驱动信号。其中301为pmos功率管，是整个系统功率输出管，302为nmos功率管，其作用是在20内部pmos功率管关断周期为电感401提供续流回路。401为储能电感，402为输出滤波电容，403为负载。101为输入电源模块，用于提供所述外部电源vcc，102为输入滤波电容，103也即所述外部储能电容5。
77.具体地，所述周期放电模块201包括电平检测子模块2011和计时放电子模块2012；其中，所述电平检测子模块2011用于检测中间电平vc，所述中间电平vc为所述外部储能电容5的第二端的电压；当所述中间电平vc小于第二预设电压时，重置所述计时放电子模块2012的计时特征参数；所述计时放电子模块2012用于持续地增加所述计时特征参数，当所述计时特征参数超过预设参数时，对所述电容外部储能电容5进行放电以降低所述中间电平vc。所述计时特征参数为某元件或者某模组的某个电气参数，其具体选择可以根据不同的应用场景进行设置，在一实施例中，可以是某个电容的电压值。在其他实施例中，也可以根据前文描述的周期放电模块201的设置目的设计其他形式的实现电路。
78.请参考图3，在一实施例中，所述电平检测子模块2011包括第一三极管q1、第二三极管q2、第三三极管q3、第四三极管q4、第五三极管q5、第六三极管q6、第一恒流源is1、第一稳压管dz1和第一电阻r1。
79.其中，所述第一三极管q1为pnp型三极管，所述第一三极管q1的发射极用于连接所述外部电源vcc，所述第一三极管q1的基极与自身的集电极连接，所述第一三极管q1的集电极与所述第一恒流源is1的正极连接，所述第一恒流源is1的负极用于接地。
80.所述第二三极管q2为pnp型三极管，所述第二三极管q2的发射极用于连接所述外部电源vcc，所述第二三极管q2的基极和所述第一三极管q1的基极连接，所述第二三极管q2的集电极与所述第一稳压管dz1的负极连接，所述第一稳压管dz1的正极通过所述第一电阻r1与所述上管驱动模块202的电源负极连接。
81.所述第三三极管q3为pnp型三极管，所述第三三极管q3的发射极用于连接所述外部电源vcc，所述第三三极管q3的基极和所述第一三极管q1的基极连接。
82.所述第四三极管q4为npn型三极管，所述第四三极管q4的集电极与所述第三三极管q3的集电极连接，所述第四三极管q4的基极与所述第一稳压管dz1的正极连接，所述第四三极管q4的发射极与所述上管驱动模块202的电源负极连接。
83.所述第五三极管q5为pnp型三极管，所述第五三极管q5的发射极用于连接所述外
部电源vcc，所述第五三极管q5的基极与所述第一三极管q1的基极连接。
84.所述第六三极管q6为pnp型三极管，所述第六三极管q6的发射极与所述第五三极管q5的集电极连接，所述第六三极管q6的基极与所述第三三极管q3的集电极连接，所述第六三极管q6的集电极用于输出重置所述计时特征参数的信号。
85.如此设置，当vcc-vc＜vdz1 vbe4时，此时q4不开。q6的base端电压为vcc，此时q6也不开。当vcc-vc＞vdz1 vbe4时，此时q4 开启，q6也启。通过q6的开启和关闭状态以控制所述计时放电子模块2012。其中，vdz1代表所述第一稳压管dz1的钳位电压，vbe4代表所述第四三极管q4的开启电压。所述第二预设电压即vcc-vdz1-vbe4。
86.所述计时放电子模块2012包括第七三极管q7、第八三极管q8、第九三极管q9、第十三极管q10、第十一三极管q11、第十二三极管q12、第十三三极管q13、第十四三极管q14、第十五三极管q15、第十六三极管q16、第二恒流源is2、计时电容c1、第二电阻r2、第三电阻r3和第四电阻r4。
87.其中，所述第七三极管q7为pnp型三极管，所述第七三极管q7的发射极用于连接内部电源vdd，所述第七三极管q7的基极与自身的集电极连接，所述第七三极管q7的集电极与所述第二恒流源is2的正极连接，所述第二恒流源is2的负极用于接地。所述内部电源vdd的生成方式可以根据本领域公知常识进行理解，在此不进行展开描述。
88.所述第八三极管q8为npn型三极管，所述第八三极管q8的基极用于通过所述第二电阻r2接地，所述第八三极管q8的发射极用于接地，所述第八三极管q8的基极还用于接受所述输出重置所述计时特征参数的信号。在本实施例中，所述第八三极管q8的基极与所述第六三极管q6的集电极连接。
89.所述计时电容c1的第一端与所述第八三极管q8的集电极连接，所述计时电容c1的第二端用于接地，所述计时电容c1的电压值被配置为所述计时特征参数。
90.所述第九三极管q9为pnp型三极管，所述第九三极管q9的发射极用于连接所述内部电源vdd，所述第九三极管q9的基极与所述第七三极管q7的基极连接。
91.所述第十三极管q10为pnp型三极管，所述第十三极管q10的发射极与所述第九三极管q9的集电极连接，所述第十三极管q10的基极与所述第八三极管q8的集电极连接，所述第十三极管q10的集电极用于接地。
92.所述第十一三极管q11为npn型三极管，所述第十一三极管q11的集电极与所述第九三极管q9的集电极连接，所述第十一三极管q11的基极与自身的集电极连接，所述第十一三极管q11的发射极用于通过所述第三电阻r3接地。
93.所述第十二三极管q12为pnp型三极管，所述第十二三极管q12的发射极用于连接所述内部电源vdd，所述第十二三极管q12的基极与所述第七三极管q7的基极连接。
94.所述第十三三极管q13为npn型三极管，所述第十三三极管q13的集电极与所述第十二三极管q12的集电极连接，所述第十三三极管q13的基极与所述第十一三极管q11的发射极连接，所述第十三三极管q13的发射极用于接地。
95.所述第十四三极管q14为pnp型三极管，所述第十四三极管q14的发射极用于连接内部电源vdd，所述第十四三极管q14的基极与所述第七三极管q7的基极连接。
96.所述第十五三极管q15为npn型三极管，所述第十五三极管q15的基极与所述第十二三极管q12的集电极连接，所述第十五三极管q15的集电极与所述第十四三极管q14的集
电极连接，所述第十五三极管q15的发射极用于接地。
97.所述第十六三极管q16为npn型三极管，所述第十六三极管q16的集电极与所述上管驱动模块202的电源负极连接，所述第十六三极管q16的基极与所述第十四三极管q14的集电极连接，所述第十六三极管q16的基极还用于通过所述第四电阻r4接地，所述第十六三极管q16的发射极用于接地。
98.所述计时放电子模块2012的工作原理如下。
99.q6开启时，q8开启，q6关闭时，q8关闭。
100.当vcc-vc＞vdz1 vbe4时，q8开启，c1上级板电压被拉到地，q10发射极电压被拉低至0.7v，此时q13关闭，q15开启，q16关闭，q16停止对所述外部储能电容5放电，vcc-vc电压保持不变。此时，由于pmos迁移率大于nmos，所以一般同步整流应用中pmos功率管的面积和寄生电容均大于nmos，随着正常的开关周期，vcc-vc的电压会被逐渐变低。
101.当vcc-vc＜vdz1 vbe4时，q8关闭，q10会经过其base端给c1上极板充电，当c1上级板电压为npn管开启电压0.7v时，此时q10 的e端电压为1.4v，此时q13开启，q15关闭，q16开启，q16给所述外部储能电容5放电，vc电压被拉低。
102.然后，直至vcc-vc再次大于vdz1 vbe4时，q8开启重复上述周期动作。
103.这样做的好处是pmos开启时，vc的电压降低 ，q16不会第一时间开启，当nmos功率管开启时，可以用vc电压给nmos供电，电荷由vc到nmos的gate端，再由nmos的gate端流入gnd，形象的说就是用一路电流同时给两个驱动电路供电，大大降低了整个系统的损耗。由于实际应用中nmos 寄生电容小于pmos，nmos驱动所需要的电荷量也小于pmos，故需要设计一个周期计时电路，防止多个周期后vc电压被冲的越来越高直至电源电压vcc造成整个系统失效。
104.在本实施例中，所述预设区间的下限为vcc-vdz1-vbe4，所述预设区间的上限则通过所述计时电容c1的电容参数、所述第十三极管q10的基极电流的大小以及所述第十三三极管q13的开启电压决定。可以理解的，通过充放电将一个电容的电压维持于一个区间也可以采用其他的方式，并不限于图3所示的具体电路。
105.所述上管驱动模块202的工作逻辑为：以vcc为电源电压，vc为参考地，drp为控制信号，当drp为高时，gatep输出为vc，当drp为低电平时，gatep输出为vcc。所述上管驱动模块202的具体电路可以根据实际需要进行设置，在此不进行展开说明。
106.所述输入电压检测模块203包括第十七三极管q17、第十八三极管q18、第十九三极管q19、第二十三极管q20、第二十一三极管q21、第二十二三极管q22、第二十三三极管q23、第二十四三极管q24、第二十五三极管q25、第二十六三极管q26、第三恒流源is3、第二稳压管dz2、第三稳压管dz3、第五电阻r5、第六电阻r6和第七电阻r7。
107.其中，所述第十七三极管q17为pnp型三极管，所述第十七三极管q17的发射极用于连接所述外部电源vcc，所述第十七三极管q17的基极与自身的集电极连接，所述第十七三极管q17的集电极与所述第三恒流源is3的正极连接，所述第三恒流源is3的负极用于接地。
108.所述第十八三极管q18、所述第十九三极管q19、所述第二十一三极管q21、所述第二十三三极管q23和所述第二十五三极管q25均为pnp型三极管，所述第十八三极管q18、所述第十九三极管q19、所述第二十一三极管q21、所述第二十三三极管q23和所述第二十五三极管q25的发射极均用于连接所述外部电源vcc，所述第十八三极管q18、所述第十九三极管
q19、所述第二十一三极管q21、所述第二十三三极管q23和所述第二十五三极管q25的基极均与所述第十七三极管q17的基极连接。
109.所述第二稳压管dz2的负极与所述第十八三极管q18的集电极连接，所述第二稳压管dz2的正极与所述第三稳压管dz3的负极连接，所述第三稳压管dz3的正极用于通过所述第五电阻r5接地。
110.所述第二十三极管q20为npn型三极管，所述第二十三极管q20的集电极与所述第十九三极管q19的集电极连接，所述第二十三极管q20的基极与所述第三稳压管dz3的正极连接，所述第二十三极管q20的发射极用于接地。
111.所述第二十二三极管q22为npn型三极管，所述第二十二三极管q22的集电极与所述第二十一三极管q21的集电极连接，所述第二十二三极管q22的基极通过所述第六电阻r6与所述第十九三极管q19的集电极连接，所述第二十二三极管q22的发射极用于接地。
112.所述第二十四三极管q24为npn型三极管，所述第二十四三极管q24的集电极与所述第二十三三极管q23的集电极连接，所述第二十四三极管q24的基极通过所述第七电阻r7与所述第十九三极管q19的集电极连接，所述第二十四三极管q24的发射极用于接地。
113.所述第二十六三极管q26为npn型三极管，所述第二十六三极管q26的集电极与所述第二十五三极管q25的集电极连接，所述第二十六三极管q26的基极与所述第二十三三极管q23的集电极连接，所述第二十六三极管q26的发射极用于接地。
114.所述第二十二三极管q22的集电极和所述第二十六三极管q26的集电极被配置为所述输入电压检测模块203的输出端，所述第二十二三极管q22的集电极的电压ds_vc为高电平且所述第二十六三极管q26的集电极的电压ds_vin为低电平被配置为所述第一信号，所述第二十二三极管q22的集电极的电压ds_vc为低电平且所述第二十六三极管q26的集电极的电压ds_vin为高电平被配置为所述第二信号。
115.所述输入电压检测模块203的工作逻辑如下：其中， q17、q18、q19、q21、 q23以及q25组成电流镜，由所述第三恒流源is3为电流镜提供偏置电流。当vcc＞vdz2 vdz3 vbe20（其中，vdz2为所述第二稳压管dz2的钳位电压，vdz3为所述第三稳压管dz3的钳位电压，vbe20为所述第二十三极管q20的开启电压，在一实施例中，vdz2 vdz3 vbe20为17v）时，q20开启，q22关闭，ds_vc为高电平，此时q24关闭，q26开启，ds_vin为低电平。当vcc小于vdz2 vdz3 vbe20时，q20关闭，q22开启，ds_vc为低电平，此时q24开启，q26关闭，ds_vin为高电平。通过上述两个端口的电压进行信号输出，便于所述下管驱动模块204的工作。
116.所述下管驱动模块204包括第二十七三极管q27、第二十八三极管q28、第二十九三极管q29、第三十三极管q30、第三十一三极管q31、第三十二三极管q32、第三十三三极管q33、第三十四三极管q34、第三十五三极管q35、第三十六三极管q36、第三十七三极管q37、第三十八三极管q38、第三十九三极管q39、第四十三极管q40、第四十一三极管q41、第四十二三极管q42、第四十三三极管q43、第四十四三极管q44、第四十五三极管q45、第四稳压管dz4、第五稳压管dz5、第八电阻r8、第九电阻r9、第十电阻r10、第十一电阻r11、第十二电阻r12和第十三电阻r13。
117.其中，所述第二十七三极管q27、所述第二十九三极管q29、所述第三十一三极管q31、所述第三十三三极管q33、所述第三十五三极管q35和所述第三十七三极管q37均为pnp型三极管，所述第二十七三极管q27、所述第二十九三极管q29、所述第三十一三极管q31、所
述第三十三三极管q33、所述第三十五三极管q35和所述第三十七三极管q37的发射极均用于获取所述外部电源vcc，所述第二十七三极管q27、所述第二十九三极管q29、所述第三十一三极管q31、所述第三十三三极管q33、所述第三十五三极管q35和所述第三十七三极管q37的基极均用于获取基极参考电压，所述第二十七三极管q27、所述第二十九三极管q29、所述第三十一三极管q31、所述第三十三三极管q33、所述第三十五三极管q35和所述第三十七三极管q37的集电极均用于基于所述基极参考电压生成偏置电流。
118.所述第二十八三极管q28为npn型三极管，所述第二十八三极管q28的集电极与所述第二十七三极管q27的集电极连接，所述第二十八三极管q28的基极用于获取下管控制信号drn，所述第二十八三极管q28的发射极用于接地。
119.所述第三十三极管q30为npn型三极管，所述第三十三极管q30的集电极与所述第二十九三极管q29的集电极连接，所述第三十三极管q30的基极与所述第二十七三极管q27的集电极连接，所述第三十三极管q30的发射极用于接地。
120.所述第三十二三极管q32为npn型三极管，所述第三十二三极管q32的集电极与所述第三十一三极管q31的集电极连接，所述第三十二三极管q32的基极通过所述第八电阻r8与所述第二十九三极管q29的集电极连接，所述第三十二三极管q32的发射极用于接地。
121.所述第三十四三极管q34为npn型三极管，所述第三十四三极管q34的集电极与所述第三十三三极管q33的集电极连接，所述第三十四三极管q34的基极通过所述第九电阻r9与所述第二十九三极管q29的集电极连接，所述第三十四三极管q34的发射极用于接地。
122.所述第三十六三极管q36为npn型三极管，所述第三十六三极管q36的集电极与所述第三十五三极管q35的集电极连接，所述第三十六三极管q36的基极通过所述第十电阻r10与所述第二十九三极管q29的集电极连接，所述第三十六三极管q36的发射极用于接地。
123.所述第三十八三极管q38为npn型三极管，所述第三十八三极管q38的集电极与所述第三十七三极管q37的集电极连接，所述第三十八三极管q38的基极与所述第三十三三极管q33的集电极连接，所述第三十八三极管q38的发射极用于接地。
124.所述第三十九三极管q39为npn型三极管，所述第三十九三极管q39的集电极与所述第三十七三极管q37的集电极连接，所述第三十九三极管q39的发射极与所述第五稳压管dz5的负极连接，所述第五稳压管dz5的正极用于接地。
125.所述第四十三极管q40为npn型三极管，所述第四十三极管q40的集电极与所述第三十七三极管q37的集电极连接，所述第四十三极管q40的发射极与所述第四稳压管dz4的负极连接，所述第四稳压管dz4的正极用于接地。
126.所述第四十一三极管q41为npn型三极管，所述第四十一三极管q41的基极与所述第三十一三极管q31的集电极连接（在图3中，用dn_off信号表示两者的连接关系），所述第四十一三极管q41的发射极通过所述第十一电阻r11与所述第三十五三极管q35的集电极连接，所述第四十一三极管q41的发射极还用于通过所述第十二电阻r12接地。
127.所述第四十二三极管q42为npn型三极管，所述第四十二三极管q42的集电极被配置为所述下管驱动模块204的第二电源正极2042，所述第四十二三极管q42的基极与所述第四十三极管q40的发射极连接，所述第四十二三极管q42的发射极与所述第四十一三极管q41的集电极连接，所述第四十二三极管q42的发射极还用于通过所述第十三电阻r13接地，所述第四十二三极管q42的发射极被配置为所述下管驱动模块204的输出端。
128.所述第四十三三极管q43为npn型三极管，所述第四十三三极管q43的集电极与所述第四十一三极管q41的集电极连接，所述第四十三三极管q43的基极与所述第四十一三极管q41的发射极连接，所述第四十三三极管q43的发射极用于接地。
129.所述第四十四三极管q44为npn型三极管，所述第四十四三极管q44的集电极和自身的基极连接，所述第四十四三极管q44的集电极被配置为所述下管驱动模块204的第一电源正极2041。
130.所述第四十五三极管q45为npn型三极管，所述第四十五三极管q45的集电极与所述第四十四三极管q44的发射极连接，所述第四十五三极管q45的基极与所述第三十九三极管q39的发射极连接，所述第四十五三极管q45的发射极与所述第四十二三极管q42的发射极连接。
131.所述第三十九三极管q39的基极和所述第四十三极管q40的基极被配置为所述下管驱动模块204的输入端，可以理解的，一个电气组件可以包括多个输入端，例如所述下管驱动模块204的q28的基极也是输入端，用于获取所述下管控制信号drn。所述第三十九三极管q39的基极的电压为高电平且所述第四十三极管q40的基极的电压为低电平被配置为所述第一信号，所述第三十九三极管q39的基极的电压为低电平且所述第四十三极管q40的基极的电压为高电平被配置为所述第二信号。
132.所述下管驱动模块204的工作逻辑如下。
133.当vcc大于vdz2 vdz3 vbe20（典型值为17v）时，ds_vc为高电平，q38关闭时，q37电流经过q39驱动q45的base端，此时nmos驱动电源为vc。当vcc小于vdz2 vdz3 vbe20（典型值为17v）时，ds_vin为高电平，q38关闭时，q37电流经过q40驱动q45 的base端，此时nmos驱动电源为vcc。
134.其中当drn为高电平时，q28开启，q30断开，此时q32、q34、q36均开启，此时q38、q43关闭，q43关闭，dn_off为低电平，此时由于q38是关闭的，其中dz4、dz5为钳位管，作用是限制q42和q45的base端最高电平典型值为8.2v。此时若vcc大于17v，此时q37电流经q39驱动q45 的base端，此时q45开启，gaten信号由低到高，gaten高电平为vdz5-vbe45（vdz5为所述第五稳压管dz5的钳位电压，vbe45为所述第四十五三极管q45的开启电压，vdz5-vbe45的典型值为7.5v）。此时若vcc小于17v，此时q37电流经q40驱动q42的base端口，此时q42开启，gaten信号由低到高，gaten高电平为vdz5-vbe42（vbe42为所述第四十二三极管q42的开启电压，vdz5-vbe42的典型值为7.5v）。当drn由高变低时，q28关闭，q30开启，此时q32、q34、q36关闭，q38开启，q37电流被下拉到地。此时q43开启，此时q32关闭，dn_off为高电平，此时q41也开启，gaten由高变低，nmos管关闭（q41的作用是将部分nmos的gate端电流接入q43的base端，这样可以加大q43集电极电流，从而加快nmos关闭速度）。其中r12和r13均为下拉电阻，q44是功率三极管用作二极管接法，这样做的目的是，当输入电压小于vdz2 vdz3 vbe20，ds_vc为低电平，ds_vin为高电平，此时芯片输入电压低于vdz1 vbe4，q16是一直开启的。vc参考电压为0v，如果没有q44，此时nmos的gate端会经过q45和q16形成放电回路，加大系统损耗。
135.图3所示的实施例不同工况下的波形示意图如图4和图5所示。图中，sw信号是系统的功率输出信号，高电平时，期望所述上管301打开且所述下管302关闭，低电平时，期望所述下管302打开且所述上管301关闭。
136.由图4可知，当所述外部电源vcc的电压小于17v时（图4中为12v），vc作为pmos驱动电路的参考地电平上升，当sw变低时，nmos开启，vc电平不发生变化，即此时nmos驱动电路由vcc供电。当vc持续增加时，所述计时电容c1的电压值也在持续增加，达到一时间点时，触发所述外部储能电容5的放电，使vc降低，vc降低至所述第二预设电压时，放电停止，vc又开始持续增加。
137.由图5可知，当输入电压大于17v 时（图5中为24v），sw变高即pmos开启，这时vc作为pmos驱动电路的参考地电平电压上升，当sw变低时，nmos开启，这时vc的电平是下降的，也就是说这个开关周期vc电平即为pmos驱动电路的参考地也作为nmos驱动的供电电路，巧妙的实现了一路电流驱动两个功率mos，降低了整个系统的开关损耗，有效提升了系统的转换效率。vc在整体趋势上的上下振荡过程可以参考图4的相关说明进行理解。
138.本实施例还提供了一种电源芯片，包括上述的驱动电路。所述电源芯片的具体细节可以参考本领域公知常识进行理解，在此不进行展开描述。
139.综上所述，本实施例提供了一种驱动电路及电源芯片。其中，所述驱动电路包括上管驱动模块和下管驱动模块，所述上管驱动模块的电源负极与所述下管驱动模块的电源正极连接。如此配置，合理利用了pmos功率管和nmos功率管的不同的电特性，引入一个中间电平，这个中间电平既是上管驱动模块的参考地也是下管驱动模块的电源，巧妙地将传统驱动模式的两路驱动电流改为了一路电流，有效地降低了在高压输入时，驱动电流对系统整体效率的影响。
140.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。