占空比校正电路及方法、晶振电路、电子设备与流程

1.本发明涉及集成电路技术领域，尤其涉及一种占空比校正电路及方法、晶振电路、电子设备。


背景技术：

2.在目前的电子系统中，晶振电路作为参考时钟源，是一种不可或缺的电路模块。如图1所示，目前的晶振电路通常包括晶体振荡器、放大电路、方波转换电路，其工作原理大致如下：由晶体振荡器产生正弦波信号，经过放大电路放大后再由方波转换电路转换成方波信号。
3.但目前的晶振电路，由于受pvt(process voltage and temperature，工艺、电压和温度)特性的影响，容易产生振荡幅度变化、电路工作点偏移等问题，进而容易导致晶振电路输出的方波信号的占空比发生变化，即造成晶振电路输出的方波信号的占空比较不稳定，难以直接用于高性能时钟系统设计。
4.公布号为cn110957998a的专利文献提供了一种精确校正时钟信号占空比的电路，该电路包括反相器链、延时单元、相位检测单元以及低通滤波器，通过反相器链调整输入信号的占空比，并通过延时单元、相位检测单元输出表征反相器链输出信号的占空比是否达到目标值的指示信号，该指示信号经过低通滤波器滤波后可以输出至反相器链中一pmos管的栅极(该pmos管连接在电源电压vdd与一反相器之间)，从而实现占空比的校准，但这种方式由于采用了延时单元，不仅占用面积较大，功耗较高，且不利于实现较好的校正速度，电路稳定时间较长。


技术实现要素：

5.基于上述现状，本发明的主要目的在于提供一种占空比校正电路及方法、晶振电路、电子设备，有利于实现较好的稳定速度，且有利于降低电路占用面积和功耗。
6.为实现上述目的，本发明的技术方案提供了一种方波时钟信号的占空比校正电路，包括反相器链、第三反相器和反馈控制模块；
7.所述反相器链包括反相器组，所述反相器组包括第一反相器、第二反相器、第一调节电路、第二调节电路，所述第一反相器的输出端连接所述第二反相器的输入端，所述第一调节电路连接所述第一反相器和所述反馈控制模块，以根据所述反馈控制模块输出的第一电压信号调节所述第一反相器的输出信号，所述第一反相器的输出信号的占空比大小与所述第一电压信号的大小呈负相关，所述第二调节电路连接所述第二反相器和所述反馈控制模块，以根据所述反馈控制模块输出的第二电压信号调节所述第二反相器的输出信号，所述第二反相器的输出信号的占空比大小与所述第二电压信号的大小呈负相关；
8.所述第三反相器用于向所述反馈控制模块输出所述反相器链的输出信号的反相信号，所述反馈控制模块用于根据所述反相器链的输出信号输出所述第二电压信号以及根据所述第三反相器的输出信号输出所述第一电压信号，其中，所述第二电压信号的大小与
所述反相器链的输出信号的占空比大小呈正相关，所述第一电压信号的大小与所述第三反相器的输出信号的占空比大小呈正相关。
9.进一步地，所述第一调节电路包括第一电流源和第二电流源，所述第一电流源连接所述第一反相器的电源端以调节所述第一反相器的上拉能力，所述第二电流源连接所述第一反相器的接地端以调节所述第一反相器的下拉能力，所述第一电流源的电流大小与所述第一电压信号的大小呈负相关，所述第二电流源的电流大小与所述第一电压信号的大小呈正相关；
10.所述第二调节电路包括第三电流源和第四电流源，所述第三电流源连接所述第二反相器的电源端以调节所述第二反相器的上拉能力，所述第四电流源连接所述第二反相器的接地端以调节所述第二反相器的下拉能力，所述第三电流源的电流大小与所述第二电压信号的大小呈负相关，所述第四电流源的电流大小与所述第二电压信号的大小呈正相关。
11.进一步地，所述反相器链包括多个依次串联的反相器组。
12.进一步地，所述反馈控制模块被配置为通过以下方式得到所述第一电压信号和所述第二电压信号：通过对所述第三反相器的输出信号进行低通滤波处理得到第三电压信号，通过对所述反相器链的输出信号进行低通滤波处理得到第四电压信号，然后对所述第三电压信号和所述第四电压信号进行全差分放大处理，从而得到所述第一电压信号和所述第二电压信号。
13.进一步地，所述反馈控制模块包括第一低通滤波单元、第二低通滤波单元和全差分放大器；
14.所述第一低通滤波单元的输入端连接所述反相器链的输出端，以接收所述反相器链的输出信号；
15.所述第二低通滤波单元的输入端连接所述第三反相器的输出端，以接收所述第三反相器的输出信号；
16.所述全差分放大器的正输入端连接所述第一低通滤波单元的输出端，所述全差分放大器的负输入端连接所述第二低通滤波单元的输出端，所述全差分放大器的正输出端用于输出所述第二电压信号，所述全差分放大器的负输出端用于输出所述第一电压信号。
17.进一步地，所述反馈控制模块还包括共模电路，所述共模电路的输出端连接所述全差分放大器的参考电压端，以向所述全差分放大器提供共模参考电压，所述共模电路提供的共模参考电压可变。
18.进一步地，所述反相器链的输出端与所述反馈控制模块之间设置有第一缓冲器，以平衡所述第三反相器的信号延迟时间。
19.为实现上述目的，本发明的技术方案还提供了一种晶振电路，包括晶体振荡器、放大电路、方波转换电路和上述的占空比校正电路，其中，所述晶体振荡器的输出端连接所述放大电路的输入端，所述放大电路的输出端连接所述方波转换电路的输入端，所述方波转换电路的输出端连接所述占空比校正电路。
20.进一步地，还包括二倍频电路，所述二倍频电路连接所述反相器链的输出端，以对所述反相器链的输出信号进行二倍频处理，所述二倍频电路包括延迟单元、异或门，所述异或门的第一输入端连接所述反相器链的输出端，所述异或门的第二输入端连接所述延迟单元的输出端，所述延迟单元的输入端连接所述反相器链的输出端。
21.进一步地，所述二倍频电路包括还包括第二缓冲器，所述异或门的第一输入端通过所述第二缓冲器连接所述反相器链的输出端。
22.进一步地，所述晶振电路还包括pll锁相环，所述pll锁相环的输入端连接所述二倍频电路的输出端，以对所述二倍频电路的输出信号进行倍频处理。
23.进一步地，所述放大电路包括第五电流源、第一pmos管、第一nmos管、第一电阻、第一电容和第二电容；
24.所述第五电流源的正端连接电源，所述第五电流源的负端连接所述第一pmos管的源极，所述第一pmos管的栅极、所述第一电阻的第一端、所述第一nmos管的栅极、所述第一电容的第一端连接所述晶体振荡器的第一端和所述方波转换电路的输入端，所述第一pmos管的漏极、所述第一电阻的第二端、所述第一nmos管的漏极、所述第二电容的第一端连接所述晶体振荡器的第二端，第一nmos管的源极、所述第一电容的第二端、所述第二电容的第二端接地；
25.所述方波转换电路包括第三电容、第二pmos管、第二nmos管、第二电阻；
26.所述第三电容的第一端作为所述方波转换电路的输入端连接所述放大电路，所述第二pmos管的栅极、所述第二电阻的第一端、所述第二nmos管的栅极连接所述第三电容的第二端，所述第二pmos管的漏极、所述第二电阻的第二端、所述第二nmos管的漏极连接在一起作为所述方波转换电路的输出端。
27.为实现上述目的，本发明的技术方案还提供了一种电子设备，包括上述的占空比校正电路或者包括上述的晶振电路。
28.为实现上述目的，本发明的技术方案还提供了一种方波时钟信号的占空比校正方法，应用于占空比校正电路，所述占空比校正电路包括反相器链、第三反相器和反馈控制模块，所述反相器链包括反相器组，所述反相器组包括第一反相器、第二反相器、第一调节电路、第二调节电路，所述第一反相器的输出端连接所述第二反相器的输入端，所述第三反相器用于向所述反馈控制模块输出所述反相器链的输出信号的反相信号，所述方法包括：
29.所述第一调节电路根据所述反馈控制模块输出的第一电压信号调节所述第一反相器的输出信号，以及所述第二调节电路根据所述反馈控制模块输出的第二电压信号调节所述第二反相器的输出信号，其中，所述第一反相器的输出信号的占空比大小与所述第一电压信号的大小呈负相关，所述第二反相器的输出信号的占空比大小与所述第二电压信号的大小呈负相关；
30.所述反馈控制模块根据所述反相器链的输出信号输出所述第二电压信号以及根据所述第三反相器的输出信号输出所述第一电压信号，其中，所述第二电压信号的大小与所述反相器链的输出信号的占空比大小呈正相关，所述第一电压信号的大小与所述第三反相器的输出信号的占空比大小呈正相关。
31.本发明提供的占空比校正电路，通过反馈控制模块向反相器链输出第一电压信号和第二电压信号，第一电压信号的大小与反相器链的输出信号的反相信号的占空比大小呈正相关，第二电压信号的大小与反相器链的输出信号的占空比大小呈正相关，同时通过反相器链中的第一调节电路根据第一电压信号vn调节第一反相器inv3的输出信号的占空比大小，通过第二调节电路根据第二电压信号vn调节第二反相器inv4的输出信号的占空比大小，且第一反相器inv3的输出信号的占空比大小与第一电压信号vn的大小呈负相关，第二
反相器inv4的输出信号的占空比大小与第二电压信号vp的大小呈负相关，这样当反相器链的输出信号的占空比大小大于目标值时，通过反相器链中的第一调节电路、第二调节电路可以快速的降低反相器链的输出信号的占空比大小，当反相器链的输出信号的占空比大小小于目标值时，通过第一调节电路、第二调节电路可以快速的增大反相器链的输出信号的占空比大小，使占空比校正电路快速的进入稳定状态，有利于实现较好的稳定速度，减少电路进入稳定状态所需的时间，并且相比现有技术，占空比校正电路的实现可以不需要延时单元，有利于降低电路占用面积和功耗。
附图说明
32.以下将参照附图对根据本技术的优选实施方式进行描述。图中：
33.图1为现有技术中的晶振电路的示意图；
34.图2是本发明实施例提供的一种空比校正电路的示意图；
35.图3是本发明实施例提供的另一种空比校正电路的示意图；
36.图4是本发明实施例提供的一种晶振电路的示意图；
37.图5是本发明实施例提供的另一种晶振电路的示意图。
具体实施方式
38.以下基于实施例对本技术进行描述，但是本技术并不仅仅限于这些实施例。在下文对本技术的细节描述中，详尽描述了一些特定的细节部分，为了避免混淆本技术的实质，公知的方法、过程、流程、元件并没有详细叙述。
39.此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
40.除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
41.在本技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
42.参见图2，图2是本发明实施例提供的一种方波时钟信号的占空比校正电路的示意图，该占空比校正电路包括反相器链、第三反相器inv5和反馈控制模块10；
43.其中，该反相器链用于接收待校正的方波时钟信号，并根据所述反馈控制模块10输出的电压信号对所述待校正的方波时钟信号的占空比进行校正，反相器链的输出信号fref为校正后的时钟信号(也即占空比校正电路的输出信号)，该反相器链包括一反相器组，该反相器组包括第一反相器inv3、第二反相器inv4、第一调节电路、第二调节电路，所述第一反相器inv3的输出端连接所述第二反相器inv4的输入端，所述第一调节电路连接所述第一反相器inv3和所述反馈控制模块10，以根据所述反馈控制模块10输出的第一电压信号vn调节所述第一反相器inv3的输出信号，所述第一反相器inv3的输出信号的占空比大小与所述第一电压信号vn的大小呈负相关，所述第二调节电路连接所述第二反相器inv4和所述反馈控制模块10，以根据所述反馈控制模块10输出的第二电压信号vp调节所述第二反相器
inv4的输出信号，所述第二反相器inv4的输出信号的占空比大小与所述第二电压信号vp的大小呈负相关，该实施例中，第一反相器inv3的输入端即为反相器链的输入端，输入的待校正的方波时钟信号可以是晶振电路中方波转换电路的输出信号，第二反相器inv4的输出端即为反相器链的输出端；
44.所述第三反相器inv5用于向所述反馈控制模块10输出所述反相器链的输出信号的反相信号，该第三反相器inv5的输入端连接反相器链的输出端，第三反相器inv5的输出端连接反馈控制模块10，该反馈控制模块10用于根据所述反相器链的输出信号输出所述第二电压信号vp以及根据所述第三反相器inv5的输出信号输出所述第一电压信号vn，其中，所述第二电压信号vp的大小与所述反相器链的输出信号的占空比大小呈正相关，所述第一电压信号vn的大小与所述第三反相器inv5的输出信号的占空比大小呈正相关，例如，反馈控制模块10可以通过对反相器链的输出信号、第三反相器inv5的输出信号分别进行低通滤波处理，然后进行相应的放大处理，得到第二电压信号vp、第一电压信号vn。
45.本发明实施例提供的占空比校正电路，通过反馈控制模块向反相器链输出第一电压信号和第二电压信号，第一电压信号的大小与反相器链的输出信号的反相信号的占空比大小呈正相关，第二电压信号的大小与反相器链的输出信号的占空比大小呈正相关，同时通过反相器链中的第一调节电路根据第一电压信号vn调节第一反相器inv3的输出信号的占空比大小，通过第二调节电路根据第二电压信号vn调节第二反相器inv4的输出信号的占空比大小，且第一反相器inv3的输出信号的占空比大小与第一电压信号vn的大小呈负相关，第二反相器inv4的输出信号的占空比大小与第二电压信号vp的大小呈负相关，这样当反相器链的输出信号的占空比大小大于目标值(即稳定状态下该占空比校正电路的输出信号的占空比)时，通过反相器链中的第一调节电路、第二调节电路可以快速的降低反相器链的输出信号的占空比大小，当反相器链的输出信号的占空比大小小于目标值时，通过第一调节电路、第二调节电路可以快速的增大反相器链的输出信号的占空比大小，使占空比校正电路快速的进入稳定状态，有利于实现较好的稳定速度，减少电路进入稳定状态所需的时间，并且相比现有技术，占空比校正电路的实现可以不需要延时单元，有利于降低电路占用面积和功耗。
46.其中，本发明实施例中，反相器链中的第一调节电路、第二调节电路可以采用电流源实现，通过电流源可以调节第一调节电路的上、下拉能力和第二调节电路的上、下拉能力，进而控制第一反相器inv3的输出信号的占空比和第二反相器inv4的输出信号的占空比。
47.例如，在图2所示的实施例中，所述第一调节电路可以包括第一电流源i6和第二电流源i7，所述第一电流源i6连接所述第一反相器inv3的电源端以调节所述第一反相器的上拉能力(第一电流源i6的一端接电源vdd，另一端接第一反相器的电源端，第一反相器的上拉能力与第一电流源i6的电流呈正相关)，所述第二电流源i7连接所述第一反相器的接地端以调节所述第一反相器的下拉能力(第二电流源i7的一端接第一反相器的接地端，另一端接地，第一反相器的下拉能力与第一电流源i7的电流呈正相关)，所述第一电流源的电流大小与所述第一电压信号vn的大小呈负相关，所述第二电流源的电流大小与所述第一电压信号vn的大小呈正相关，可以理解的是，第一反相器的上拉能力越大，第一反相器的输出信号的占空比越大，第一反相器的下拉能力越大，第一反相器的输出信号的占空比越小，这
样，第一电压信号vn的电压大小越大，通过第一调节电路可以使第一反相器的输出信号的占空比越小，第一电压信号vn的电压大小越小，通过第一调节电路可以使第一反相器的输出信号的占空比越大，并且通过第一电流源i6和第二电流源i7的共同作用，可以提高第一调节电路对第一反相器的调节速度；
48.所述第二调节电路可以包括第三电流源i8和第四电流源i9，所述第三电流源i8连接所述第二反相器inv4的电源端以调节所述第二反相器inv4的上拉能力(第三电流源i8的一端接电源vdd，另一端接第二反相器inv4的电源端，第二反相器inv4的上拉能力与第三电流源i8的电流呈正相关)，所述第四电流源i9连接所述第二反相器inv4的接地端以调节所述第二反相器inv4的下拉能力(第四电流源i9的一端接第二反相器inv4的接地端，另一端接地，第二反相器的下拉能力与第四电流源i9的电流呈正相关)，所述第三电流源i8的电流大小与所述第二电压信号vp的大小呈负相关，所述第四电流源i9的电流大小与所述第二电压信号vp的大小呈正相关，可以理解的是，第二反相器的上拉能力越大，第二反相器的输出信号的占空比越大，第二反相器的下拉能力越大，第二反相器的输出信号的占空比越小，这样，第二电压信号vp的电压大小越大，通过第二调节电路可以使第二反相器的输出信号的占空比越小，第二电压信号vp的电压大小越小，通过第二调节电路可以使第二反相器的输出信号的占空比越大，并且通过第三电流源i8和第四电流源i9的共同作用，可以提高第二调节电路对第二反相器的调节速度。
49.其中，本发明实施例中，电流源可以由mos管或三极管实现。
50.此外，本发明实施例中，为了平衡第三反相器inv5带来的信号延迟时间，反相器链的输出端与反馈控制模块10之间设置有第一缓冲器buffer1，有利于使反馈控制模块输入的两信号为相位完全相反的两信号，具体地，第一缓冲器buffer1与第三反相器inv5具有大致相同的信号延迟时间。
51.其中，本发明实施例中，反相器链中的第一反相器和第二反相器可以均为由pmos管和nmos管组成的反相器，可以是cmos反相器。
52.本发明实施例中，占空比校正电路的目标值(即稳定状态下该占空比校正电路的输出信号的占空比)可由占空比校正电路中各部分的特性参数决定，即可以通过改变占空比校正电路中器件的特性参数改变占空比校正电路的目标值。例如，占空比校正电路的目标值可以是50％，当占空比校正电路的输出信号的占空比大于50％时，相比稳定状态下，第二电压信号vp的电压大小增大，第一电压信号vn的电压大小减小，进而可以使第一电流源i6的导通能力增大，电流增大，第二电流源i7的导通能力下降，电流减小，因而使第一反相器inv3的上拉能力加强，加大inv3的输出信号的占空比；同时，由于第二电压信号vp电压的增大，也会导致第四电流源i9的导通能力加强，第三电流源i8的导通能力减弱，因而使第二反相器inv4的下拉能力加强，降低inv4的输出信号的占空比，inv3的输出信号经过inv4反相后将进一步扩展方波信号的低电平脉宽，从而降低输出的方波信号的占空比，达到占空比校准目标值。
53.例如，在一实施例中，反馈控制模块10被配置为通过以下方式得到所述第一电压信号vn和所述第二电压信号vp：通过对所述第三反相器的输出信号进行低通滤波处理得到第三电压信号，通过对所述反相器链的输出信号进行低通滤波处理得到第四电压信号，然后对所述第三电压信号和所述第四电压信号进行全差分放大处理，从而得到所述第一电压
信号vn和所述第二电压信号vp。
54.例如，反馈控制模块10可以包括第一低通滤波单元、第二低通滤波单元和全差分放大器；
55.所述第一低通滤波单元的输入端连接所述反相器链的输出端，以接收所述反相器链的输出信号；
56.所述第二低通滤波单元的输入端连接所述第三反相器的输出端，以接收所述第三反相器的输出信号；
57.所述全差分放大器的正输入端连接所述第一低通滤波单元的输出端，所述全差分放大器的负输入端连接所述第二低通滤波单元的输出端，所述全差分放大器的正输出端用于输出所述第二电压信号，所述全差分放大器的负输出端用于输出所述第一电压信号。通过全差分放大器，可以保证vp、vn的共模点，提供增益，保证反馈回路的稳定性。另外，反馈控制模块中的全差分放大器也可以采用其他放大器实现。
58.优选地，在一实施例中，为了加快占空比校正速度，反相器链可以包括多个依次串联(级联)的反相器组，每一反相器组包括一第一反相器、一第二反相器、一第一调节电路、一第二调节电路，同一反相器组内，所述第一反相器的输出端连接所述第二反相器的输入端，所述第一调节电路连接所述第一反相器和所述反馈控制模块，以根据所述反馈控制模块输出的第一电压信号调节所述第一反相器的输出信号，所述第一反相器的输出信号的占空比大小与所述第一电压信号的大小呈负相关，所述第二调节电路连接所述第二反相器和所述反馈控制模块，以根据所述反馈控制模块输出的第二电压信号调节所述第二反相器的输出信号，所述第二反相器的输出信号的占空比大小与所述第二电压信号的大小呈负相关。
59.例如，反相器链中反相器组的数量可以是2、3、4等。
60.参见图3，图3是本发明实施例提供的另一种方波时钟信号的占空比校正电路的示意图，该占空比校正电路包括反相器链、第三反相器inv5、第一缓冲器buffer1和反馈控制模块；
61.该反相器链包括两个串联(级联)的反相器组，第一个反相器组包括第一反相器inv1、第二反相器inv2、由第一电流源i2和第二电流源i3构成的第一调节电路、由第三电流源i4和第四电流源i5构成的第二调节电路，第二个反相器组包括第一反相器inv3、第二反相器inv4、由第一电流源i6和第二电流源i7构成的第一调节电路、由第三电流源i8和第四电流源i9构成的第二调节电路，该实施例中，第一反相器inv1的输入端即为反相器链的输入端，输入的待校正的方波时钟信号可以是晶振电路中方波转换电路的输出信号，第二反相器inv4的输出端即为反相器链的输出端，用于输出校正后的信号fref；
62.第一缓冲器buffer1设置在反相器链的输出端与反馈控制模块之间，以平衡第三反相器inv5带来的延迟，使反馈控制模块输入的两信号为相位完全相反的两信号；
63.反馈控制模块包括第一低通滤波单元、第二低通滤波单元和全差分放大器11；
64.其中，第一低通滤波单元的输入端通过第一缓冲器buffer1连接所述反相器链的输出端，以获取所述反相器链的输出信号fref，该第一低通滤波单元可以是rc滤波电路，包括电阻r3和电容c4，反相器链的输出信号的占空比越大，第一低通滤波单元的输出信号vp1(第四电压信号)的电压越大；
65.第二低通滤波单元的输入端连接所述第三反相器inv5的输出端，以接收所述第三反相器inv5的输出信号，该第二低通滤波单元可以是rc滤波电路，包括电阻r4和电容c5，第三反相器inv5的输出信号(反相器链的输出信号的反相信号)的占空比越大，第二低通滤波单元的输出信号vn1(第三电压信号)的电压越大；
66.全差分放大器11的正输入端连接所述第一低通滤波单元的输出端，以接收信号vp1，所述全差分放大器的负输入端连接所述第二低通滤波单元的输出端，以接收信号vn1，所述全差分放大器的正输出端用于输出所述第二电压信号vp，所述全差分放大器的负输出端用于输出所述第一电压信号vn。
67.电流源i2、i3、i6、i7、i4、i5、i8、i9均为受控电流源，其中，电流源i4、i5、i8、i9连接放大器11的正输出端，以获取第二电压信号vp，受控电流源i2、i3、i6、i7连接放大器11的负输出端vn，以获取第一电压信号vn。当占空比校正电路的输出信号的占空比稳定(即处于稳定状态)时，vp、vn电压保持恒定，经过反相器inv1、inv2、inv3、inv4的电流也保持恒定，方波信号的上升、下降沿也将不再变化。inv1、inv2和i2～i5构成第一级的反相器组，vn连接inv1的上、下电流源i2、i3，vp连接inv2上下电流源i4、i5。当占空比校正电路的输出信号的占空比大于目标值时，相比稳定状态下，vp电压增大，vn电压减小，进而使反相器inv1的上电流源i2导通能力增大，电流增大，下电流源i3的导通能力下降，电流减小，因而反相器inv1的上拉能力加强，从而加大inv1的输出信号的占空比；而由于vp电压的增大导致反相器inv2的下拉电流源i5的导通能力加强，上拉电流源i4的导通能力减弱，inv1的输出信号经过inv2反相后将进一步扩展方波信号的低电平脉宽，从而降低方波信号的占空比达到占空比校准目的。另外，inv3、inv4和i6～i9为第二级的反相器组，校正方式和第一级的反相器组相同，能够加快占空比校正速度。
68.其中，对于反馈控制模块，反相器链的输出信号fref信号分别经过buffer1、第三反相器inv5后，分别连接rc滤波器。r3、c4构成的低通滤波器，r4、c5构成的低通滤波器分别连接fref信号的同相、反相信号，当fref的占空比达到目标值(如50％)时，fref的同相、反相信号经过低通滤波器后可以输出相等的电压信号vp1、vn1，否则vp1大于或小于vn1。vp1、vn1经过全差分放大器11后输出vp、vn信号，当占空比稳定为50％时，输出的电压信号vp、vn恒定，受控电流源的电流大小不再变化，进而占空比校正电路输出的信号fref的占空比能够保持恒定。
69.优选地，本实施例中，反馈控制模块还可以包括共模电路12，共模电路12的输出端连接全差分放大器11的参考电压端，以向全差分放大器11提供共模参考电压，共模电路12提供的共模参考电压可变。本实施例中，vp、vn信号可受共模参考电压的影响，通过调节共模电路12输出不同的共模参考电压，输出vp、vn信号不同，从而可实现占空比可调的目的。例如，在一实施例中，为实现50％的目标值，共模电路12提供的共模参考电压可以是vdd/2，需要的目标值增大时可以使共模参考电压增大，需要的目标值减小时可以使共模参考电压减小，vdd为上述反相器组的电源vdd的电压大小。另外，也可以通过改变差分放大器11的特性参数调节占空比校正电路的目标值。
70.本发明实施例的占空比校正电路，可以产生占空比50％的方波信号，另外，通过调整不同共模电压，可稳定输出不同占空比的方波信号。并且相比现有技术，占空比校正电路的实现可以不需要延时单元，有利于降低电路占用面积和功耗，同时还利于提高稳定速度。
71.本发明实施例还提供了一种晶振电路，包括晶体振荡器、放大电路、方波转换电路和上述的占空比校正电路，其中，所述晶体振荡器的输出端连接所述放大电路的输入端，所述放大电路的输出端连接所述方波转换电路的输入端，所述方波转换电路的输出端连接所述占空比校正电路。
72.参见图4，图4是本发明实施例提供的一种晶振电路的示意图，该晶振电路包括晶体振荡器104、放大电路103、方波转换电路102和上述的占空比校正电路101，其中，所述晶体振荡器104的输出端连接所述放大电路103的输入端，所述放大电路103的输出端连接所述方波转换电路102的输入端，所述方波转换电路102的输出端连接所述占空比校正电路101的输入端，晶体振荡器104可以产生正弦波信号；
73.该晶振电路包括还包括二倍频电路200，所述二倍频电路200连接占空比校正电路101的输出端(即其中反相器链的输出端)，以对所述反相器链的输出信号进行二倍频处理，所述二倍频电路200包括延迟单元201、异或门xor，异或门xor的第一输入端连接所述反相器链的输出端，所述异或门xor的第二输入端连接所述延迟单元201的输出端，所述延迟单元201的输入端连接所述反相器链的输出端。二倍频电路200的输出信号的频率是信号fref的频率的2倍，例如，占空比校正电路101能够输出占空比恒定在50％的fref信号，该信号通过二倍频电路后也可输出恒定在50％占空比的2*fref方波信号；
74.优选地，二倍频电路200包括还包括第二缓冲器buffer2，异或门xor的第一输入端通过所述第二缓冲器buffer2连接所述反相器链的输出端，通过第二缓冲器buffer2可以使输出信号更接近方波。
75.其中，放大电路103包括第五电流源i1、第一pmos管mp1、第一nmos管mn1、第一电阻r1、第一电容c1和第二电容c2，其中，电容c1、c2为调谐电容，电流源i1与mn1、mp1构成推挽结构的放大器，用于提供增益，r1为反馈电阻，该放大电路为晶体振荡器提供足够的增益，达到稳定起振的目的，电容c1、c2为容值完全相同的调谐电容，用于调谐晶体振荡器的频率，晶体振荡器经过放大电路后可以提供足够幅度的正弦波信号；
76.所述第五电流源i1的正端连接电源，所述第五电流源i1的负端连接所述第一pmos管mp1的源极，所述第一pmos管mp1的栅极、所述第一电阻的第一端、所述第一nmos管mn1的栅极、所述第一电容c1的第一端连接所述晶体振荡器104的第一端和所述方波转换电路102的输入端，所述第一pmos管mp1的漏极、所述第一电阻r1的第二端、所述第一nmos管mn1的漏极、所述第二电容c2的第一端连接所述晶体振荡器104的第二端，第一nmos管mn1的源极、所述第一电容c1的第二端、所述第二电容c2的第二端接地；
77.所述方波转换电路102包括第三电容c3、第二pmos管mp2、第二nmos管mn2、第二电阻r2，其中c3为耦合电容，用于隔离放大电路与方波转换电路的直流点，mn2、mp2组成反相器，电阻r2为反馈电阻，用于提供反相器输入端的直流偏置电压；
78.所述第三电容c3的第一端作为所述方波转换电路102的输入端连接所述放大电路103，所述第二pmos管mp2的栅极、所述第二电阻r2的第一端、所述第二nmos管mn2的栅极连接所述第三电容c3的第二端，所述第二pmos管mp2的漏极、所述第二电阻r2的第二端、所述第二nmos管mn2的漏极连接在一起作为所述方波转换电路的输出端，第二pmos管mp2的源极接电源，第二nmos管mn2的源极接地。
79.本发明实施例提供的晶振电路，可产生占空比50％的信号，且能输出2倍频的方波
信号，具有在高性能时钟系统应用中成本低的优点，且通过调整不同共模参考电压，可稳定输出不同占空比的方波信号，在高性能时钟系统设计中，有利于提高可靠性，并降低功耗和成本。
80.上述的晶振电路，经过二倍频电路后可得到占空比稳定的2*fref参考时钟源，可以给高性能时钟系统提供参考时钟源，例如，在一实施例中，参见图5，所述晶振电路还包括pll锁相环300，pll锁相环300的输入端连接所述二倍频电路200的输出端，以对所述二倍频电路的输出信号进行n倍频处理，pll锁相环300可以输出频率为2*n*fref的时钟信号，实现高性能时钟系统。
81.在目前的晶振电路中，为了实现高性能时钟系统，通常采用两个级联的pll锁相环，例如，第一级pll倍频后可输出占空比稳定的m’*fref’信号(fref为第一级pll的输入信号的频率)，再供给第二级pll做参考时钟使用，通过第二级pll得到m’*n’*fref’。两个级联的pll锁相环容易造成电路占用面积和功耗较大的问题。本发明实施例提供的晶振电路，通过二倍频电路，输出2倍频的时钟信号，可以省去一个pll级联，有利于降低电路占用面积和功耗。
82.本发明实施例提供了一种电子设备，其包括上述的占空比校正电路或者上述的晶振电路。例如，该电子设备可以是蓝牙耳机、蓝牙音箱等电子设备。
83.本发明实施例还提供了一种方波时钟信号的占空比校正方法，应用于占空比校正电路，所述占空比校正电路包括反相器链、第三反相器和反馈控制模块，所述反相器链包括反相器组，所述反相器组包括第一反相器、第二反相器、第一调节电路、第二调节电路，所述第一反相器的输出端连接所述第二反相器的输入端，所述第三反相器用于向所述反馈控制模块输出所述反相器链的输出信号的反相信号，所述方法包括：
84.所述第一调节电路根据所述反馈控制模块输出的第一电压信号调节所述第一反相器的输出信号，以及所述第二调节电路根据所述反馈控制模块输出的第二电压信号调节所述第二反相器的输出信号，其中，所述第一反相器的输出信号的占空比大小与所述第一电压信号的大小呈负相关，所述第二反相器的输出信号的占空比大小与所述第二电压信号的大小呈负相关；
85.所述反馈控制模块根据所述反相器链的输出信号输出所述第二电压信号以及根据所述第三反相器的输出信号输出所述第一电压信号，其中，所述第二电压信号的大小与所述反相器链的输出信号的占空比大小呈正相关，所述第一电压信号的大小与所述第三反相器的输出信号的占空比大小呈正相关。
86.本领域的技术人员能够理解的是，在不冲突的前提下，上述各优选方案可以自由地组合、叠加。
87.应当理解，上述的实施方式仅是示例性的，而非限制性的，在不偏离本发明的基本原理的情况下，本领域的技术人员可以针对上述细节做出的各种明显的或等同的修改或替换，都将包含于本发明的权利要求范围内。