一种BSG同步整流控制方法

一种bsg同步整流控制方法
技术领域
1.本发明属于开关电源技术领域，涉及一种基于bsg架构的自适应导通时间同步整流控制方法。


背景技术：

2.同步整流技术(synchronous rectifier,sr)主要通过使用低导通电阻和导通压降的mosfet替换传统的功率二极管，来降低整流损耗，提高整流效率。目前汽车领域内，相同功率的汽车发电机系统，采用快恢复二极管做整流管，其导通压降为0.4v～0.6v。而mosfet做整流管其导通压降仅为0.1v，损耗可降低3至5倍。
3.在bsg架构中，三相全控桥在驱动控制下分时实现整流和逆变功能，采用单片集成方式对单个开关管进行同步整流驱动设计不再适合。现有bsg架构中大多采用高频开关模式整流器，采用脉冲宽度调制(pulse width modulation,pwm)对mosfet进行控制。但pwm整流器主要用于提高功率因数，降低谐波，且无法充分利用直流母线电压，在相电压周期内频繁开关导通管，造成额外开关损耗，因此在同步整流方面不算优秀。同时，采用pwm控制系统，由于发电机转速改变需在电压控制闭环外增加转速控制闭环，增大控制系统复杂度。因此，有必要针对bsg构型提出一种同步整流控制方法。
4.采用传统的v
ds
采样方式，由于直流母排的引线寄生电感和电阻以及功率模块存在的寄生电感和杂散电容，会对v
ds
的检测精度产生影响。开关管导通时v
ds
为负电压，且绝对值较小，需要外置高精度的adc采样芯片并结合电平位移模块才能获得导通时的v
ds
，增加控制器的设计难度和成本。因此，采用v
ds
检测的同步整流控制方案并非bsg架构下的最佳选择，采用相电压采样来设计同步整流控制算法更加合适。
5.相电压采样方法通过比较器判断相电压间的大小关系，来控制mosfet开启关断。但因存在励磁绕组寄生电感，换相过程不是瞬间完成，存在换相重叠。这将造成相电压交叠，使同步整流的时间较短，影响整流的效率。同时，换向重叠期间，开关管的v
ds
会在二极管导通压降与mosfet导通压降之间切换，影响比较器的结果，引起后续二极管整流过程的相电压震荡。另外，换向重叠会使输入相电压波形发生畸变，出现电压尖刺，影响同步整流控制电路的逻辑判断。


技术实现要素：

6.本发明主要针对bsg同步整流中采用相电压采样存在的换向重叠问题，结合理论，提出一种bsg同步整流控制方案。本方案提出一种自适应导通时间(adaptive conduction time，act)算法来根据负载电流和转速的变化，为mosfet产生相应的安全导通时间，避免受到换向重叠的影响，确保同步整流在汽车交流发电时正常工作。
7.本发明的技术方案：一种bsg同步整流控制方法主要基于bsg构型提出一种自适应导通时间(act)同步整流控制方法：
8.所诉bsg同步整流控制方法包括以下步骤：
9.s1、采集发电机的相电压，获得三相电压分别记为va、vb、vc，将相电压va、vb、vc传入比较器中判断相电压间的大小关系，具体为：
10.将相电压va与vb分别输入第一比较器，若va大于vb，则第一比较器输出1，否则输出0；将相电压va与vc分别输入第二比较器，若va大于vc，则第二比较器输出1，否则输出0；将相电压vb与vc分别输入第三比较器，若vb大于vc，则第三比较器输出1，否则输出0；将相电压vc与vb分别输入第四比较器，若vc大于vb，则第四比较器输出1，否则输出0；将相电压vb与va分别输入第五比较器，若vb大于va，则第五比较器输出1，否则输出0；将相电压vc与va分别输入第六比较器，若vc大于va，则第六比较器输出1，否则输出0；将比较器的输出通过与门获得使能控制信号，具体为：
11.将第一比较器与第二比价器的输出输入到第一与门，将第一与门的输出定义为第一使能控制信号；将第三比较器和第五比较器的输出输入到第二与门，将第二与门的输出定义为第二使能信号；将第四比较器和第六比较器的输出输入到第三与门，将第三与门的输出定义为第三使能信号；将第五比较器和第六比较器的输出输入到第四与门，将第四与门的输出定义为第四使能信号；将第一比较器和第四比较器的输出输入到第五与门，将第五与门的输出定义为第五使能信号；将第二比较器和第三比较器的输出输入到第六与门，将第六与门的输出定义为第六使能信号；
12.s2、实时获取当前发电机的转速和负载电流，根据获得的转速和负载电流通过训练好的神经网络生成自适应导通时间对应的计数器值，其中神经网络由输入层、隐藏层和输出层构成，其输入为转速和负载电流，输出为计数器值，具体的训练算法如下：
[0013][0014]
其中n作为输入变量个数，p为隐藏层神经元个数，h
ip
为隐藏层第p个神经元节点输入变量值；w
k,p
为输入层第k个输入变量与隐藏层第p个神经元节点连接的网络权值；xk为输入层变量；
[0015]
隐藏层输出变量为：
[0016]hop
＝tanh(h
ip
)
[0017]
其中h
op
为隐藏层第p个神经元节点输出值，当h
ip
满足激活函数条件时，h
op
获得有效输出；
[0018]
输出层变量为：
[0019][0020]
其中yo为输出的计数器值，w
op
为隐藏层第p个神经元节点与输出层连接的网络权值；
[0021]
s3、根据步骤一和步骤二获得的使能信号与计数器值对三相上下管mosfet的开启和关断进行控制，具体为：
[0022]
通过第一栅极控制信号产生保持单元对a相上管mosfet(ahg)进行控制，第一栅极控制信号产生保持单元的输入为第一使能信号和计数器值，输出为ahg开关控制信号，为1则a相上管开通进入同步整流模式，为0则a相上管关断退出同步整流模式；通过第二栅极控
制信号产生保持单元对b相上管mosfet(bhg)进行控制，第二栅极控制信号产生保持单元的输入为第二使能信号和计数器值，输出为bhg开关控制信号，为1则b相上管开通进入同步整流模式，为0则b相上管关断退出同步整流模式；通过第三栅极控制信号产生保持单元对c相上管mosfet(chg)进行控制，第三栅极控制信号产生保持单元的输入为第三使能信号和计数器值，输出为chg开关控制信号，为1则c相上管开通进入同步整流模式，为0则c相上管关断退出同步整流模式；通过第四栅极控制信号产生保持单元对a相下管mosfet(alg)进行控制，第四栅极控制信号产生保持单元的输入为第四使能信号和计数器值，输出为alg开关控制信号，为1则a相下管开通进入同步整流模式，为0则a相下管关断退出同步整流模式；通过第五栅极控制信号产生保持单元对b相下管mosfet(blg)进行控制，第五栅极控制信号产生保持单元的输入为第五使能信号和计数器值，输出为blg开关控制信号，为1则b相下管开通进入同步整流模式，为0则b相下管关断退出同步整流模式；通过第六栅极控制信号产生保持单元对c相下管mosfet(clg)进行控制，第六栅极控制信号产生保持单元的输入为第六使能信号和计数器值，输出为clg开关控制信号，为1则c相下管开通进入同步整流模式，为0则c相下管关断退出同步整流模式；具体的：
[0023]
以第一栅极控制信号产生保持单元为例：第一栅极控制信号产生保持单元包括第一d触发器、第二d触发器二、第三d触发器、第一计数器、第二计数器、第一比较器、第二比较器和占空比降低模块；具体工作为：
[0024]
将第一使能信号输入占空比降低模块输入，输出为锁存后使能信号；第一d触发器d端接1，使能端接第一使能信号，复位端接第一比较器输出，q端接第一计数器使能端，使能端为高输出为1，复位端为高输出为0；第二d触发器d端接1，使能端接锁存后使能信号，复位端接第一比较器输出，q端输出a相上管mosfet控制信号，使能端为高输出为1，复位端为高输出为0；第三d触发器d端接1，使能端接锁存后使能信号，复位端接第二比较器输出，q端接第二计数器使能端，使能端为高输出为1，复位端为高输出为0；第一计数器使能端接第一d触发器q端，复位端接第二比较器输出，使能端为高计数值递加，复位端为高计数值清零；第二计数器使能端接第三d触发器q端，复位端接第二比较器输出，使能端为高计数值递加，复位端为高计数值清零；第一计数器值和输入计数器值分别输入第一比较器，若第一计数器值大于输入计数器值，则第一比较器输出为1，否则输出为0；第二计数器值和输入周期计数值分别输入第二比较器，若第二计数器值大于输入周期计数值，则第二比较器输出为1，否则输出为0；第二d触发器输出为1，a相上管mosfet(ahg)开通进入同步整流模式；第二d触发器输出为0，a相上管mosfet(ahg)关断退出同步整流模式。
[0025]
本发明的有益效果为：本发明所阐述的一种bsg同步整流控制方法，通过bp神经网络训练获得全域负载电流和转速下的导通时间预测模型，实现自适应导通时间同步整流控制，解决了采用相电压采样时，换相重叠引起的相电压震荡问题。
附图说明
[0026]
图1为act算法核心控制电路图；
[0027]
图2为act时间神经网络训练模型；
[0028]
图3为相电流采样方法开关管开关表图；
[0029]
图4为栅极控制信号产生保持模块图；
[0030]
图5为神经网络训练报表；
[0031]
图6为不同转速和负载电流的同步整流波形图；
[0032]
图7为act同步整流控制发电效率值分布图；
具体实施方式
[0033]
下面结合附图，详细描述本发明的技术方案：
[0034]
如图1所示，为本发明涉及的电路。包含有act时间产生模块、相电压比较模块以及栅极控制信号产生保持模块三部分。
[0035]
如图2所示为act时间神经网络训练模型。通过该模型可以根据输入的转速和负载电流生成自适应导通时间对应的计数器值。
[0036]
如图4所示为栅极控制信号产生保持模块。act时间产生模块的act计数值以及当前周期对应的计数器值为该模块的输入。其中当前周期的计数器值用于控制逻辑的复位。当某相电压为三相中的最大值，相电压比较逻辑模块的与门输出将从低电平跳变到高电平，并维持一段时间，该高电平通过使能引脚进入栅极控制信号产生保持模块，通过占空比降低模块，将该上升沿锁存，并用于触发d触发器，产生栅极控制信号。d触发器的输入端始终与高电平相连接，d触发器复位设置为0。当d触发器使能为高时，q端输出高电平。同时，由于换相重叠的作用，比较器输出的高电平将很快的降低到零，由于d触发器的锁存作用，此时的栅极驱动信号将维持高电平一段时间，直到其复位端高电平到来。比较模块与门输出的高电平将同时触发计数器进行计数，计数器实时与act计数值进行比较。当计数器值大于c
act
时，比较器comp输出高电平将d触发器复位，此时栅极驱动信号降为低电平，从而关断mosfet，如果此时仍处于该开关管的导通阶段，将由寄生二极管来承载负载电流。由此实现了同步整流的自适应导通时间控制。
[0037]
如图5所示，训练样本的神经网络拟合r优值(r-square)为0.99707，验证样本的拟合r优值为0.99696，均接近于1，说明神经网络训练得到的act时间与负载电流和转速之间的关系模型具有良好的预测效果。
[0038]
图6表明本专利在不同负载电流和不同转速条件下，输出了相应的act值并实现了同步整流控制功能。
[0039]
图7为act同步整流控制的发电效率分布情况，相比于dft技术，具有更高的发电峰值效率。