图像传感器及图像传感器的制备方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种图像传感器及图像传感器的制备方法。


背景技术：

2.cmos(complementary metal oxide semiconductor，互补金属氧化物半导体)图像传感器通常包括像素单元阵列、行驱动器、列驱动器、时序控制逻辑、ad转换器、数据总线输出接口和控制接口等部件，这些器件通常都集成在同一块硅片上。cmos图像传感器的工作过程一般可分为复位、光电转换、积分和读出。
3.相关技术中，cmos图像传感器的像素区中形成有阵列排布的多个像素单元，各像素单元之间通过沟槽隔离结构隔离。像素单元包括光电二极管和cmos像素读出电路，光电二极管是将光信号转换为电信号的关键器件。
4.然而，上述cmos图像传感器的光电效率较低。


技术实现要素：

5.本技术实施例提供一种图像传感器及图像传感器的制备方法，能够提高图像传感器的光电效率。
6.本技术实施例提供如下技术方案：
7.本技术实施例的第一方面提供一种图像传感器，包括衬底，衬底中设置有间隔排布的多个光电二极管，相邻两个光电二极管之间设置有隔离结构；隔离结构包括：隔离柱、第一介质层以及第二介质层，第二介质层覆盖于隔离柱的外壁面上，第一介质层覆盖于第二介质层的背离隔离柱一侧的壁面上；第一介质层的靠近光电二极管的至少部分壁面具有多个第一凸起部和多个第一凹陷部。
8.本技术实施例的第二方面提供一种图像传感器的制备方法，包括：提供衬底，衬底中设置有间隔排布的多个光电二极管；形成隔离结构，隔离结构位于相邻两个光电二极管之间；其中，隔离结构包括：隔离柱、第一介质层以及第二介质层，第二介质层覆盖于隔离柱的外壁面上，第一介质层覆盖于第二介质层的背离隔离柱一侧的壁面上；第一介质层的靠近光电二极管的至少部分壁面具有多个第一凸起部和多个第一凹陷部。
9.本技术实施例提供的图像传感器及图像传感器的制备方法，图像传感器包括衬底，衬底中设置有间隔排布的多个光电二极管，光电二极管用于实现光电转换功能。相邻两个光电二极管之间设置有隔离结构，以电性隔离相邻的光电二极管。隔离结构包括隔离柱、第一介质层以及第二介质层，隔离柱用于电性隔离相邻的光电二极管，第二介质层覆盖于隔离柱的外壁面上，第一介质层覆盖于第二介质层的背离隔离柱一侧的壁面上，第一介质层和第二介质层可以保护隔离柱。其中，第一介质层的靠近光电二极管的至少部分壁面具有多个第一凸起部和多个第一凹陷部。光线照射到第一凸起部或第一凹陷部时，容易发生散射，将对光线的传播方向重新定向，例如可以使得至少部分光线的传播方向沿图像传感
器的出光侧至入光侧，散射的光线再次照射到第一凸起部或第一凹陷部将再次被重新定向，例如，可以使得至少部分光线的传播方向沿图像传感器的入光侧至出光侧，从而使得光线在图像传感器的入光侧和出光侧之间往复发生较多次数的散射，增加了光线经过光电二极管的次数，提高了光电二极管的光线吸收率，提高了光电二极管的光电效率。另外，第一凸起部和第一凹陷部的表面积较大，增加了隔离结构的表面积，相当于加长了光学路径的长度，从而进一步提高了光电二极管的光电效率。
10.本技术的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
11.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
12.图1为本技术实施例提供的光电二极管和隔离结构的剖视图；
13.图2为本技术实施例提供的图像传感器的局部剖视图；
14.图3为本技术实施例提供的隔离结构的扫描电镜图；
15.图4为图3中e部分的放大图；
16.图5为图1中b部分的放大图；
17.图6为图1中b部分中的第一介质层的结构示意图；
18.图7为本技术实施例提供的图像传感器的制备方法的流程示意图；
19.图8为本技术实施例提供的提供衬底的结构示意图；
20.图9为本技术实施例提供的形成第一初始掩膜层的结构示意图；
21.图10为本技术实施例提供的形成第一掩膜层的结构示意图；
22.图11为本技术实施例提供的形成第一沟槽的结构示意图；
23.图12为图11中c部分的放大图；
24.图13为本技术实施例提供的在第一沟槽中依次形成第一介质层、第二介质层和隔离柱的流程示意图；
25.图14为本技术实施例提供的形成第一介质层的结构示意图；
26.图15为本技术实施例提供的形成第二掩膜层的结构示意图；
27.图16为本技术实施例提供的形成第二沟槽的结构示意图；
28.图17为图16中d部分的放大图；
29.图18为本技术实施例提供的形成第二介质层的结构示意图；
30.图19为本技术实施例提供的形成第三掩膜层的结构示意图；
31.图20为本技术实施例提供的形成第三沟槽的结构示意图；
32.图21为本技术实施例提供的形成隔离柱的结构示意图。
33.附图标记说明：
34.100-图像传感器；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110-衬底；
35.111-第一表面；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
112-第二表面；
36.120-光电二极管；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
121-第一掺杂部；
37.122-第二掺杂部；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
130-滤光层；
38.131-滤光单元；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
132-挡墙；
39.140-微透镜；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
150-绝缘层；
40.171-第一掩膜层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
172-第二掩膜层；
41.173-第三掩膜层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
174-第一初始掩膜层；
42.181-第一开口；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
182-第二开口；
43.183-第三开口；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
200-隔离结构；
44.210-隔离柱；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
220-第一介质层；
45.221-第一凸起部；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
222-第一凹陷部；
46.230-第二介质层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
231-第二凸起部；
47.232-第二凹陷部；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
241-第一沟槽；
48.242-第二沟槽；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
243-第三沟槽；
49.251-第三凸起部；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
252-第三凹陷部；
50.253-第四凸起部；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
254-第四凹陷部。
具体实施方式
51.相关技术中，图像传感器可以包括多个间隔设置的光电二极管以及位于相邻两个光电二极管之间的隔离结构，光线照射到光电二极管将产生电荷，通过光电二极管实现光电转换功能。其中，隔离结构隔离相邻的光电二极管，并界定了光线在光电二极管中的光学路径。光线在光电极二管中穿梭时，光线会照射到隔离结构的靠近光电二极管的壁面上，并发生反射回到光电二极管中，以增加光电二极管的光线吸收率。
52.然而，光线在隔离结构上发生反射的同时，光线的传播方向依然沿图像传感器的入光侧至出光侧，光线在光学路径中经过较少次数的反射后便离开光学路径，而造成较多光线无法被光电二极管吸收，导致图像传感器的光电效率较低。
53.本技术实施例提供一种图像传感器及图像传感器的制备方法，图像传感器包括衬底，衬底中设置有间隔排布的多个光电二极管，光电二极管用于实现光电转换功能。相邻两个光电二极管之间设置有隔离结构，以电性隔离相邻的光电二极管。隔离结构包括隔离柱、第一介质层以及第二介质层，隔离柱用于电性隔离相邻的光电二极管，第二介质层覆盖于隔离柱的外壁面上，第一介质层覆盖于第二介质层的背离隔离柱一侧的壁面上，第一介质层和第二介质层可以保护隔离柱。其中，第一介质层的靠近光电二极管的至少部分壁面具有多个第一凸起部和多个第一凹陷部。光线照射到第一凸起部或第一凹陷部时，容易发生散射，将对光线的传播方向重新定向，例如可以使得至少部分光线的传播方向沿图像传感器的出光侧至入光侧，散射的光线再次照射到第一凸起部或第一凹陷部将再次被重新定向，例如，可以使得至少部分光线的传播方向沿图像传感器的入光侧至出光侧，从而使得光线在图像传感器的入光侧和出光侧之间往复发生较多次数的散射，增加了光线经过光电二极管的次数，提高了光电二极管的光线吸收率，从而提高了光电二极管的光电效率。另外，第一凸起部和第一凹陷部的表面积较大，增加了隔离结构的表面积，相当于加长了光学路径的长度，从而进一步提高了光电二极管的光电效率。
54.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
55.以下将结合图1-图21对本技术实施例提供的图像传感器100进行说明。
56.本技术实施例提供一种图像传感器100，该图像传感器100可以为cmos图像传感器。相较于传统的ccd(charged coupled device，电荷耦合器件)图像传感器，cmos图像传感器的制造工艺与信号处理芯片的cmos电路制造工艺完全兼容，可以与ad转换器、自动曝光量控制、非均匀补偿、白平衡处理、黑电平控制、伽玛校正等其他信号处理电路集成在同一芯片上，相当于构成了图像处理系统，不仅降低了图像处理系统的成本和功耗，并且使得图像处理系统更加微型化。
57.如图1所示，图像传感器100主要包括衬底110，例如，衬底110的材料可以是单晶硅、多晶硅、无定型硅、硅化锗、碳化硅、氮化镓等。衬底110可以为体硅(bulk silicon)衬底，也可以是绝缘体上硅(silicon on insulator，简称soi)衬底。衬底110可以为衬底110上的其他结构层提供支撑基础。
58.其中，衬底110包括相对设置的第一表面111和第二表面112。第一表面111可以为衬底110的入光侧(即图像传感器100的入光侧)的表面，光线可以从外部照射到第一表面111，然后进入到衬底110中；第二表面112可以为衬底110的出光侧(即图像传感器100的出光侧)的表面。
59.图像传感器100中可以包括间隔排布有多个像素单元，例如，像素单元可以呈阵列排布。每个像素单元内包括设置在衬底110中的一个光电二极管120，且每个像素单元内均设置有与光电二极管120电连接的晶体管。相邻光电二极管120之间以隔离结构200进行绝缘隔离。
60.如图2所示，衬底110上层叠设置有滤光层130和微透镜140，滤光层130位于衬底110和微透镜140之间。滤光层130和微透镜140可以设置在衬底110的第一表面111的一侧。外界环境光从各角度照射至微透镜140，通过微透镜140将光线进行汇聚，汇聚后的光线照射至滤光层130，依次经滤光层130、第一表面111后进入衬底110，经各像素单元内的光电二极管120将光信号转换为电信号，电信号通过晶体管向外输出。
61.另外，图像传感器100还可以包括模拟信号单元(图中未示出)及a/d转换器(图中未示出)，模拟信号单元和a/d转换器依次与晶体管电连接。模拟信号单元主要用于对晶体管输出的电信号进行放大处理，并且提高信噪比。a/d转换器用于将接收到的模拟信号转换成数字信号进行输出。
62.如图2所示，滤光层130中设置有间隔排布的多个滤光单元131，多个滤光单元131可呈阵列排布。例如，滤光单元131可以与像素单元一一对应设置，即滤光单元131可以与光电二极管120一一对应设置。相邻滤光单元131之间可以设置有用于遮光的挡墙132，挡墙132可以防止相邻滤光单元131之间漏光。挡墙132可以与隔离结构200对应设置。例如，挡墙132可以为网格状分布的结构形式。
63.示例性的，多个滤光单元131可以包括红色滤光单元、绿色滤光单元和蓝色滤光单元。经微透镜140汇聚后的光线照射至各滤光单元131，滤光单元131可透过与其自身颜色对
应波段的光线，而阻止其他波段的光线通过，例如，红色滤光单元可透过红光，而阻止绿光、蓝光等其他颜色的光线通过。
64.如图2所示，微透镜140可以阵列排布在衬底110的入光侧，微透镜140可以位于滤光层130背离衬底110的一侧。一个微透镜140与至少一个像素单元对应设置。示例性的，可以是一个像素单元对应一个微透镜140，也可以是两个以上像素单元对应一个微透镜140，本实施例对此不作限制。
65.如图2所示，衬底110的第一表面111和滤光层130之间还可以设置有绝缘层150，绝缘层150可以用于隔离衬底110和滤光层130，保证衬底110中的光电二极管120的性能，另外，也可以使得衬底110的表面更加平坦化，便于在衬底110上形成滤光层130和微透镜140。示例性的，绝缘层150可以为氮化硅层或氧化硅层，或者，绝缘层150可以为氮化硅层与氧化硅层堆叠的多层结构。
66.示例性的，绝缘层150可以为抗反射层，通过抗反射层减弱或消除环境光进入衬底110时的反射现象，增强光线的透过率，以提高图像传感器100的光电效率。
67.一些实施例中，晶体管的金属布线设置在衬底110的第二表面112的一侧，此时，图像传感器100可以为背照式图像传感器。其中，在背照式图像传感器中，晶体管的金属布线设置在光电二极管120的出光侧，金属布线不会对光电二极管120的入光侧造成遮挡，不影响像素单元的开口率，因而，可以增大光电二极管120的进光量。当然的，晶体管的金属布线也可以设置在衬底110的第一表面111的一侧，从微透镜140进入衬底110的光线，先经过晶体管的金属布线之后，再进入光电二极管120，本实施例对此不做限制。
68.本技术实施例以背照式图像传感器为例进行说明。在图像传感器100的制备过程中，可以先在衬底110中形成光电二极管120和隔离结构200；之后，在衬底110的第二表面112上形成晶体管，使晶体管与光电二极管120电连接；然后，在衬底110的第一表面111上依次形成绝缘层150、滤光层130和微透镜140。
69.以下对本技术实施例提供的光电二极管120进行说明。
70.如图1所示，衬底110中间隔设置有多个光电二极管120，例如，多个光电二极管120可以呈阵列排布。
71.每个光电二极管120可以包括第一掺杂部121和围设在第一掺杂部121外周的第二掺杂部122，第一掺杂部121和第二掺杂部122的掺杂类型相反。第一掺杂部121可以为n型掺杂部，其具有n型掺杂材料；第二掺杂部122可以为p型掺杂部，其具有p型掺杂材料。或者，第一掺杂部121可以为p型掺杂部，第二掺杂部122可以为n型掺杂部。
72.示例性的，可以通过离子注入或扩散等工艺，在具有p型掺杂材料的衬底110中掺入n型掺杂材料，从而在衬底110中形成p型掺杂部包围n型掺杂部的光电二极管120。或者，在具有n型掺杂材料的衬底110中掺入p型掺杂材料，从而在衬底110中形成n型掺杂部包围p型掺杂部的光电二极管120。
73.另外，在其他实施方式中，第一掺杂部121可以位于光电二极管120的上部，第二掺杂部122可以位于光电二极管120的下部，此时，光电二极管120的pn结为平面结构。
74.以下对本技术实施例提供的隔离结构200进行说明。
75.如图1所示，相邻两个光电二极管120之间设置有隔离结构200，隔离结构200可以围设在光电二极管120的外周。隔离结构200可以在相邻光电二极管120之间起到电隔离作
用，以保证各光电二极管120的工作性能。例如，隔离结构200可以为网格状分布的结构形式。
76.示例性的，隔离结构200可以为深沟槽隔离结构。深沟槽隔离结构具有高深宽比，隔离结构200的深度远大于其宽度。如此设置，在衬底110的平面方向上，隔离结构200占据的面积很小，可以为光电二极管120提供更多的空间，从而可以在衬底110上排布更多的光电二极管120，增大光电二极管120的分布密度，从而提高图像传感器100的集成度。
77.另外，由于隔离结构200的深度较大，其可以在纵向(垂直于光电二极管120至隔离结构200的方向，即第一表面111至第二表面112的方向)上扩展光电二极管120的尺寸，在增多光电二极管120的数量的基础上，使得光电二极管120具有较高的深宽比，增大了光电二极管120的体积，可以增大光电二极管120的进光量，提升光电二极管120的光电效率。
78.示例性的，沿垂直于光电二极管120至隔离结构200的方向上，隔离结构200的延伸长度的范围可以为2μm-5μm，从而可以避免隔离结构200的该延伸长度过小，避免隔离结构200无法对相邻的光电二极管120进行有效隔离；又可以避免隔离结构200的该延伸长度过大而超出光电二极管120的隔离需求，避免对衬底110的厚度造成影响。例如，隔离结构200的该延伸长度可以为2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm或2μm-5μm之间的任意长度。
79.示例性的，沿光电二极管120至隔离结构200的方向上，隔离结构200的延伸长度范围可以为0.1μm-0.2μm，该延伸长度可以为隔离结构200的厚度。从而可以避免隔离结构200的厚度过小，避免隔离结构200无法对相邻的光电二极管120进行有效隔离；又可以避免隔离结构200的厚度过大，避免隔离结构200占用空间较大而影响图像传感器100的集成度。例如，隔离结构200的厚度可以为0.1μm、0.12μm、0.14μm、0.16μm、0.18μm、0.2μm或0.1μm-0.2μm之间的任意厚度。
80.如图1所示，隔离结构200可以包括隔离柱210。隔离柱210的材料可以包括多晶硅。
81.隔离结构200还可以包括第一介质层220以及第二介质层230，第二介质层230覆盖于隔离柱210的外壁面上；第一介质层220覆盖于第二介质层230的背离隔离柱210一侧的壁面上。第一介质层220位于第二介质层230的靠近光电二极管120一侧的壁面上。
82.第一介质层220可以对第二介质层230和隔离柱210起到保护作用。第一介质层220可以为绝缘材料形成，例如，氧化硅(折射率约为1.44)、氮化硅、氮氧化硅等中的至少一种。
83.如图1和图5所示，第一介质层220的靠近光电二极管120的至少部分壁面具有多个第一凸起部221和多个第一凹陷部222。环境光进入衬底110后(如图1中的箭头a1和a2示出了部分环境光在衬底110中传播)，光线照射到第一凸起部221和第一凹陷部222时，容易发生散射，将对光线的传播方向重新定向，例如可以使得至少部分光线的传播方向沿图像传感器100的出光侧至入光侧，散射的光线再次照射到第一凸起部221和第一凹陷部222将再次被重新定向，例如，可以使得至少部分光线的传播方向沿图像传感器100的入光侧至出光侧，从而使得光线在图像传感器100的入光侧和出光侧之间往复发生较多次数的散射，增加了光线经过光电二极管120的次数，提高了光电二极管120的光线吸收率，从而提高了光电二极管120的光电效率。另外，第一凸起部221和第一凹陷部222的表面积较大，增加了隔离结构200的表面积，相当于加长了光学路径的长度，从而进一步提高了光电二极管120的光电效率。
84.示例性的，如图3-图6所示，沿垂直于光电二极管120至隔离结构200的方向上，第
一凸起部221和第一凹陷部222交替排布，从而使得第一凸起部221和第一凹陷部222的分布密度较大，能够提高照射在第一介质层220的靠近光电二极管120一侧的壁面上的光线的散射率，以提高光电二极管120的光电效率。
85.示例性的，第一凸起部221的凸起端面形状可以为弧面、锥面或者其他形状。弧面的第一凸起部221的凸起端面的受力较为均匀。
86.示例性的，第一凸起部221的凸起高度的范围可以为0.01μm-0.1μm，从而可以避免第一凸起部221的凸起高度过小，避免照射到第一凸起部221上的光线的散射效果不佳；又可以避免第一凸起部221的凸起高度过大，避免隔离结构200的厚度过大。例如，第一凸起部221的凸起高度可以为0.01μm、0.02μm、0.04μm、0.06μm、0.08μm、0.1μm或者0.01μm-0.1μm之间的任意厚度。
87.示例性的，第一介质层220的厚度范围可以为0.01μm-0.02μm，从而可以避免第一介质层220的厚度过小，避免第一介质层220的保护作用较低；又可以避免第一介质层220的厚度过大，避免隔离结构200的厚度过大。例如，第一介质层220的厚度可以为0.01μm、0.012μm、0.014μm、0.016μm、0.018μm、0.02μm或者0.01μm-0.02μm之间的任意厚度。
88.如图1所示，第二介质层230位于隔离柱210与第一介质层220之间。由于部分光线在第一介质层220上发生散射外，还有部分的光线会在衬底110与第一介质层220的界面发生折射进行到第一介质层220中，并照射到第二介质层230上。可以将第二介质层230设置为反射层，从而可以使得该照射到第二介质层230上的光反射回光电二极管120中，以提高光电二极管120的光电效率。
89.如图5所示，第二介质层230的靠近光电二极管120的至少部分壁面可以具有多个第二凸起部231和多个第二凹陷部232。从而可以使照射到第二凸起部231和第二凹陷部232上的光线发生散射，其原理与第一凸起部221和第一凹陷部222类似，不再赘述。第二介质层230可以为高介电常数的绝缘材料形成，高介电常数的绝缘材料可以减小暗电流，例如，氧化钽、氧化铝、氧化铪(折射率约为1.89)、氧化锆等中的任意一种或多种。示例性的，第二介质层230的折射率可以小于隔离柱210的折射率，第一介质层220的折射率可以小于第二介质层230的折射率，从而可以提高折反射效率，以提高光电二极管120的光电效率。
90.示例性的，沿垂直于光电二极管120至隔离结构200的方向上，第二凸起部231和第二凹陷部232交替排布。从而使得第二凸起部231和第二凹陷部232的分布密度较大，能够提高照射在第二介质层230的靠近光电二极管120一侧的壁面上的光线的散射率，提高光电二极管120的光电效率。
91.示例性的，第二凸起部231的端面形状可以为弧面、锥面或者其他形状。弧面的第二凸起部231的凸起端面的受力较为均匀。
92.示例性的，第二凸起部231的凸起高度的范围可以为0.01μm-0.1μm，例如，第二凸起部231的凸起高度可以为0.01μm、0.02μm、0.04μm、0.06μm、0.08μm、0.1μm或者0.01μm-0.1μm之间的任意厚度。其原理与第一凸起部221类似，不再赘述。
93.示例性的，第二介质层230的厚度范围可以为0.02μm-0.03μm。从而可以避免第二介质层230的厚度过小，可以降低第二介质层230的制备难度；又可以避免第二介质层230的厚度过大，避免隔离结构200的厚度过大。例如，第二介质层230的厚度可以为0.02μm、0.022μm、0.024μm、0.026μm、0.028μm、0.03μm或者0.02μm-0.03μm之间的任意厚度。
94.以下对本技术实施例提供的图像传感器100的制备方法进行说明。
95.本技术实施例提供一种图像传感器100的制备方法(以下简称制备方法)，该制备方法用于制备上述实施例中的图像传感器100。该制备方法主要对形成光电二极管120和隔离结构200的衬底110的过程进行说明。
96.如图7所示，该制造方法可以包括：
97.s100：提供衬底，衬底中设置有间隔排布的多个光电二极管。
98.如图8所示，首先提供衬底110，衬底110例如为硅衬底，通过离子注入或扩散等工艺在衬底110中形成光电二极管120。以衬底110中形成的光电二极管120为p型掺杂部包围n型掺杂部的光电二极管120为例，首先可以提供掺杂有硼的p型硅衬底，然后，再通过上述工艺在衬底110中形成掺杂有砷、磷、锑等元素的n型区域。
99.其中，通过在衬底110中形成多个阵列排布的n型掺杂部，后续在衬底110中开设间隔在相邻两个n型掺杂部之间的深沟槽，即可在衬底110上形成多个阵列排布的光电二极管120，一个光电二极管120对应一个像素单元。
100.s200：形成隔离结构，隔离结构位于相邻两个光电二极管之间。
101.如1图所示，在衬底110上形成光电二极管120之后，接下来在衬底110上形成隔离结构200，以通过隔离结构200将相邻光电二极管120隔离开。
102.其中，隔离结构200包括：隔离柱210、第一介质层220以及第二介质层230，第二介质层230覆盖于隔离柱210的外壁面上，第一介质层220覆盖于第二介质层230的背离隔离柱210一侧的壁面上。第一介质层220的靠近光电二极管120的至少部分壁面具有多个第一凸起部221和多个第一凹陷部222。从而可以使照射到第一凸起部221和第一凹陷部222上的光线发生散射，以提高光电二极管120的光电效率。
103.如图9-图21所示，形成隔离结构200，具体可以包括：
104.形成第一沟槽241，第一沟槽241位于相邻两个光电二极管120之间的衬底110中。
105.如图9和图10所示，首先，可以先在衬底110上形成第一初始掩膜层174，然后在第一初始掩膜层174上形成第一开口181，即去除部分第一初始掩膜层174，剩余的部分第一初始掩膜层174形成第一掩膜层171。其中，第一开口181对应相邻光电二极管120之间的区域，并与要形成的第一沟槽241的位置、形状和尺寸对应，示例性的，根据第一沟槽241的结构形状，第一掩膜层171上的第一开口181可以为网格状结构。
106.如图11所示，在衬底110上设置好第一掩膜层171后，以第一掩膜层171为掩膜对衬底110进行刻蚀，去除暴露在第一开口181处的至少部分厚度的衬底110，以在衬底110中形成第一沟槽241，第一沟槽241间隔在相邻光电二极管120之间。
107.其中，形成第一沟槽241，具体可以包括：采用bosch(博世)刻蚀法在衬底110中形成第一沟槽241，一边对衬底110进行各向同性的刻蚀，一边对衬底110中形成的第一沟槽241的侧壁进行钝化，刻蚀和钝化交替进行，从而使得刻蚀的第一沟槽241的侧壁面形成波纹状。如图12所示，波纹状的第一沟槽241的槽侧壁可以包括多个第三凸起部251和多个第三凹陷部252，其中，第三凹陷部252与第一凸起部221对应，第三凸起部251与第一凹陷部222对应。
108.然后在第一沟槽241中依次形成第一介质层220、第二介质层230和隔离柱210；其中，第二介质层230的靠近光电二极管120的至少部分壁面具有多个第二凸起部231和多个
第二凹陷部232。从而可以使照射到第二凸起部231和第二凹陷部232上的光线发生散射，以提高光电二极管120的光电效率。
109.如图13所示，在第一沟槽241中依次形成第一介质层220、第二介质层230和隔离柱210，具体可以包括；
110.s210：形成第一介质层，第一介质层位于第一沟槽的槽底壁和槽侧壁上。
111.如图14所示，在衬底110中形成第一沟槽241后，可以先在第一沟槽241内形成第一介质层220，以第一介质层220的材料为氧化硅为例，可以在第一沟槽241内沉积氧化硅，氧化硅可以填满第一沟槽241，氧化硅可以位于第一沟槽241的槽底壁和槽侧壁上。
112.沉积的氧化硅可以超出第一沟槽241的顶端，以确保第一介质层220将第一沟槽241填充完全，然后，再通过刻蚀工艺或机械研磨工艺，去除在第一沟槽241的顶端之外的氧化硅，使第一介质层220的顶部与第一沟槽241的顶端平齐。另外，可以在第一掩膜层171存在的情况下，向第一沟槽241内填充氧化硅；或者，可以在去除第一掩膜层171后，向第一沟槽241内填充氧化硅。
113.其中，位于第三凹陷部252中的氧化硅形成第一凸起部221，位于第三凸起部251上的氧化硅形成第一凹陷部222。
114.s220：形成第二沟槽，第二沟槽位于第一介质层中。
115.如图15和图16所示，在第一沟槽241内形成填充完全的第一介质层220后，然后在第一介质层220中形成第二沟槽242，以便于后续在第二沟槽242内形成第二介质层230。
116.如图15所示，在衬底110上形成第二掩膜层172，第二掩膜层172中具有第二开口182，第二开口182对应第二介质层230所在的区域，并与要形成的第二沟槽242的位置、形状和尺寸对应，示例性的，根据第二沟槽242的结构形状，第二掩膜层172上的第二开口182可以为网格状结构。
117.如图16所示，在衬底110上设置好第二掩膜层172后，以第二掩膜层172为掩膜对第一介质层220进行刻蚀，去除暴露在第二开口182处的至少部分厚度的第一介质层220，以在第一介质层220中形成第二沟槽242。
118.其中，形成第二沟槽242，具体可以包括：采用bosch(博世)刻蚀法在第一介质层220中形成第二沟槽242，一边对第一介质层220进行各向同性的刻蚀，一边对第一介质层220中形成的第二沟槽242的侧壁进行钝化，刻蚀和钝化交替进行，从而使得刻蚀的第二沟槽242的侧壁面形成波纹状。如图17所示，波纹状的第二沟槽242的槽侧壁可以包括多个第四凸起部253和多个第四凹陷部254，其中，第四凹陷部254与第二凸起部231对应，第四凸起部253与第二凹陷部232对应。
119.s230：形成第二介质层，第二介质层位于第二沟槽的槽底壁和槽侧壁上。
120.如图18所示，形成第二沟槽242后，在第二沟槽242内形成第二介质层230。以第二介质层230的材料为氧化铪为例，可以在第二沟槽242内沉积氧化铪，氧化铪可以将第二沟槽242填充完全，氧化铪可以位于第二沟槽242的槽底壁和槽侧壁上。其原理与第一介质层220类似，不再赘述。
121.其中，位于第四凹陷部254中的氧化铪形成第二凸起部231，位于第四凸起部253上的氧化铪形成第二凹陷部232。
122.s240：形成第三沟槽，第三沟槽位于第二介质层中。
123.如图19和图20所示，在第二沟槽242内填充完全的第二介质层230后，然后在第二介质层230中形成第三沟槽243，以便于后续在第三沟槽243内形成隔离柱210。
124.如图19所示，在衬底110上形成第三掩膜层173，第三掩膜层173中具有第三开口183，第三开口183对应隔离柱210所在的区域，并与要形成的第三沟槽243的位置、形状和尺寸对应，示例性的，根据第三沟槽243的结构形状，第三掩膜层173上的第三开口183可以为网格状结构。
125.如图20所示，在衬底110上设置好第三掩膜层173后，以第三掩膜层173为掩膜对第二介质层230进行刻蚀，去除暴露在第三开口183处的至少部分厚度的第二介质层230，以在第二介质层230中形成第三沟槽243。
126.s250：形成隔离柱，隔离柱位于第三沟槽的槽底壁和槽侧壁上。
127.如图21所示，形成第三沟槽243后，在第三沟槽243内形成隔离柱210。以隔离柱210的材料为多晶硅为例(例如p型掺杂多晶硅)，可以在第三沟槽243内沉积多晶硅，多晶硅可以将第三沟槽243填充完全，多晶硅可以位于第三沟槽243的槽底壁和槽侧壁上。此时，在衬底110中形成了隔离结构200。其原理与第一介质层220类似，不再赘述。
128.可以理解的是，在衬底110中形成了光电二极管120和隔离结构200之后，可以在衬底110的第二表面112上形成晶体管，当然的，至少部分晶体管也可以形成在衬底110的靠近第一表面111的部分区域中。
129.这里需要说明的是，本技术实施例涉及的数值和数值范围为近似值，受制造工艺的影响，可能会存在一定范围的误差，这部分误差本领域技术人员可以认为忽略不计。
130.最后应说明的是：以上各实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述各实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。