包封有铜柱和双面再分布层的三维集成电路封装的制作方法

技术特征：
1.一种具有顶表面和底表面的封装，所述封装包括：半导体管芯，所述半导体管芯具有前表面、后表面和多个边缘；模塑化合物，所述模塑化合物位于所述管芯的所述后表面上；多个第一导电元件，所述多个第一导电元件穿过在所述管芯的所述后表面上的所述模塑化合物延伸到所述封装的所述顶表面；以及多个第二导电元件，所述多个第二导电元件位于所述封装的所述底表面上。2.如权利要求1所述的封装，其中所述模塑化合物还位于所述管芯的所述边缘上。3.如权利要求1或权利要求2所述的封装，其中所述半导体管芯是硅管芯，并且所述模塑化合物是环氧模塑化合物。4.如前述权利要求中任一项所述的封装，其中所述半导体管芯包括多个通孔，所述多个通孔从所述管芯的所述前表面延伸到所述管芯的所述后表面。5.如前述权利要求中任一项所述的封装，其中所述半导体管芯包括位于所述管芯的所述前表面上的多个晶体管。6.如前述权利要求中任一项所述的封装，所述封装还包括位于所述管芯的所述前表面上的第一再分布层。7.如权利要求6所述的封装，其中所述第一再分布层不延伸通过所述管芯的所述多个边缘中的第一边缘。8.如前述权利要求中任一项所述的封装，所述封装还包括位于所述管芯的所述后表面上的第二再分布层。9.如前述权利要求中任一项所述的封装，其中：所述第一导电元件中的每一者是直径为至少100微米并且高度为至少50微米的铜柱，相邻第一导电元件之间的距离为至少300微米，所述第二导电元件中的每一者是直径为最多50微米并且高度为最多50微米的铜杆凸块，并且相邻第二导电元件之间的距离为最多120微米。10. 如权利要求4所述的封装，所述封装还包括：第一再分布层，所述第一再分布层位于所述管芯的所述前表面上；以及第二再分布层，所述第二再分布层位于所述管芯的所述后表面上，其中所述第二导电元件中的每一者通过所述第一再分布层并且通过所述通孔连接到所述管芯的所述前表面。11. 如权利要求10所述的封装，其中：所述半导体管芯包括位于所述半导体管芯的所述前表面上的跨阻抗放大器；并且所述跨阻抗放大器具有：输入端，所述输入端通过所述第一再分布层连接到所述多个第二导电元件中的一个导电元件；以及输出端，所述输出端通过所述第一再分布层、通过所述多个通孔中的一个通孔并且通过所述第二再分布层连接到所述多个第一导电元件中的一个导电元件。12.如权利要求10或权利要求11所述的封装，其中：所述半导体管芯包括位于所述半导体管芯的所述前表面上的调制器驱动器，
所述调制器驱动器具有：输入端，所述输入端通过所述第一再分布层、通过所述多个通孔中的一个通孔并且通过所述第二再分布层连接到所述多个第一导电元件中的一个导电元件；以及输入端，所述输入端通过所述第一再分布层连接到所述多个第二导电元件中的一个导电元件。13.一种用于制作封装的方法，所述方法包括：在半导体晶片的表面上形成多个导电柱，所述半导体晶片具有前表面和后表面，所述导电柱形成在所述半导体晶片的所述后表面上；切割所述半导体晶片以形成多个半导体管芯，所述半导体管芯中的每一者具有与所述半导体晶片的所述前表面对应的前表面、与所述半导体晶片的所述后表面对应的后表面以及多个边缘；将模塑化合物施加到所述半导体管芯，所述施加包括使用所述模塑化合物来覆盖所述半导体管芯中的每一者的所述后表面；研磨所述模塑化合物以露出所述导电柱；以及在所述半导体管芯中的每一者的所述前表面上形成多个导电杆凸块。14.如权利要求13所述的方法，其中所述模塑化合物的所述施加还包括使用所述模塑化合物来覆盖所述半导体管芯中的每一者的所述边缘。15.如权利要求13或权利要求14所述的方法，其中所述导电柱是铜柱，并且所述导电杆凸块是铜杆凸块。16.如权利要求13至15中任一项所述的方法，其中所述半导体管芯中的每一者是具有多个硅穿孔的硅管芯，所述多个硅穿孔各自从所述半导体管芯的所述前表面延伸到所述半导体管芯的所述后表面。17.如权利要求13至16中任一项所述的方法，所述方法还包括在所述多个导电杆凸块的所述形成之前在所述半导体晶片的所述前表面上形成第一再分布层，其中所述多个导电杆凸块的所述形成包括直接在所述第一再分布层上形成所述多个导电杆凸块。18.如权利要求13至17中任一项所述的方法，所述方法还包括在所述导电柱的所述形成之前在所述半导体晶片的所述后表面上形成第二再分布层，其中所述导电柱的所述形成包括直接在所述第二再分布层上形成所述导电柱。

技术总结
一种半导体封装。在一些实施方案中，所述封装具有顶表面和底表面，并且包括：半导体管芯，所述半导体管芯具有前表面、后表面和多个边缘；模塑化合物，所述模塑化合物位于所述管芯的所述后表面和所述管芯的所述边缘上；多个第一导电元件，所述多个第一导电元件穿过在所述管芯的所述后表面上的所述模塑化合物延伸到所述封装的所述顶表面；以及多个第二导电元件，所述多个第二导电元件位于所述封装的所述底表面上。底表面上。底表面上。


技术研发人员：S
受保护的技术使用者：洛克利光子有限公司
技术研发日：2020.12.14
技术公布日：2022/8/19