像素结构、图像传感器、电子设备的制作方法

1.本实用新型属于半导体技术领域，特别是涉及一种像素结构、图像传感器、电子设备。


背景技术：

2.今天，cmos图像传感器(cis)已经在我们的日常生活中无处不在，从智能手机到汽车、安全摄像头、机器人和ar/vr娱乐设备。随着我们逐渐过渡到物联网时代，对智能、互联和自主消费产品的强劲需求推动了这一趋势。作为回应，领先的图像传感器设计师、供应商和世界铸造厂继续推进技术创新，以促进像素间距缩小到更小尺寸，并通过像素级互连实现更大的cis/isp集成。近期，在移动手机市场的强大需求驱动力作用下，要求更小像素尺寸的 cmos图像传感器产品，例如0.7um像素。cis像素尺寸不断缩小，使得生产商家采用更小线宽和更高精度的工艺平台来制作产品。基于高迁移率，大多数cis使用n型金属氧化物半导体(nmos)晶体管，包括电荷传输晶体管和源极跟随器放大器。
3.随着生产工艺制程的小型化趋势，nmos电荷传输晶体管的栅氧化层以及侧墙工艺越来越薄短，导致电荷传输晶体管与其漏极端(即漂浮扩散有源区)之间的电场难以得到有效的调控，另外，上述趋势也促使栅极诱导漏电(gidl)的问题越实用新型显。cis像素在曝光期间，电荷传输晶体管的栅极偏压为负压，以完全阻止任何电子在无光条件下流入光电二极管；电荷传输晶体管的栅极与其漏极端(即漂浮扩散有源区)构成高电势差，很容易发生gidl 现象。gidl现象，会引发cis图像白点坏像素的问题，从而降低了cis的图像质量。
4.因此，如何提供一种像素结构、图像传感器、电子设备，以解决现有技术中的上述技术问题实属必要。
5.应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。


技术实现要素：

6.鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种像素结构、图像传感器、电子设备，用于解决现有技术中电荷传输晶体管与漂浮扩散有源区之间的电场难以得到有效的调控以及栅极诱导漏电难以有效解决等问题。
7.为实现上述目的及其他相关目的，本实用新型提供一种像素结构，所述像素结构包括：
8.半导体衬底，具有相对的第一面及第二面；
9.光电转换区，自所述第一面延伸至所述半导体衬底中，用于接收光信号以产生电信号；
10.浮动扩散区，自所述第一面延伸至所述半导体衬底中，且与所述光电转换区具有间距；
11.第一传输控制门及第二传输控制门，均设置在所述第一面上，且对应依次设置于所述光电转换区与所述浮动扩散区之间，以基于所述第一传输控制门和所述第二传输控制门将所述光电转换区的电信号转移至所述浮动扩散区。
12.可选地，所述第一传输控制门至少位于所述第一面表面，所述第二传输控制门至少位于所述第一面表面，所述第一传输控制门与所述第二传输控制门之间还形成控制门交叠区，以在所述光电转换区与所述浮动扩散区之间形成连通的沟道。
13.可选地，所述控制门交叠区的宽度小于0.2μm。
14.可选地，所述第二传输控制门延伸至所述第一传输控制门上或所述第一传输控制门延伸至所述第二传输控制门上以形成所述控制门交叠区。
15.可选地，所述第一传输控制门包括自下而上叠置的第一栅介质层及第一传输控制门电极，所述第二传输控制门包括自下而上叠置的第二栅介质层及第二传输控制门电极，所述第一传输控制门电极靠近所述第二传输控制门一侧延伸超出所述第一栅介质层外缘或所述第二传输控制门电极靠近所述第一传输控制门一侧延伸超出所述第二栅介质层外缘以形成控制门交叠部，且对应所述控制门交叠部的所述第一传输控制门电极与所述第二传输控制门电极之间还形成有间隔部，所述控制门交叠部及所述间隔部形成所述控制门交叠区。
16.可选地，所述第一栅介质层、所述第二栅介质层的厚度相同或不同。
17.可选地，所述间隔部与其侧部对应的所述第一栅介质层或所述第二栅介质层的厚度相同。
18.可选地，所述第一栅介质层、所述第二栅介质层及所述间隔部的材料相同或不同。
19.可选地，所述间隔部与对应的所述第一栅介质层侧面或对应的所述第二栅介质层的侧面相接触。
20.可选地，所述第一栅介质层的厚度小于10nm，所述第二栅介质层的厚度小于10nm，所述间隔部的厚度小于10nm。
21.可选地，至少所述第二传输控制门与所述浮动扩散区之间具有交叠区域。
22.可选地，所述第一传输控制门在所述第一面的投影面积大于所述第二传输控制门在所述第一面的投影面积。
23.可选地，所述第一传输控制门与所述第二传输控制门的工作时序相同，且所述第二传输控制门的关断态电压大于所述第一传输控制门的关断态电压，开启态电压大于或等于所述第一传输控制门的开启态电压。
24.本实用新型还提供一种图像传感器，包括如上述方案中任意一项所述的像素结构。
25.本实用新型还提供一种电子设备，包括如上述方案中任意一项所述的图像传感器。
26.本实用新型还提供一种像素结构的制备方法，其中，所述制备方法可以是上述方案中任意一项所述的像素结构的制备方法，当然，上述方案中任意一项所述的像素结构也可以采用其他方法制备。其中，所述像素结构的制备方法包括如下步骤：
27.提供具有相对的所述第一面和所述第二面的所述半导体衬底；
28.在所述半导体衬底的第一面形成所述第一传输控制门及所述第二传输控制门；
29.自所述第一面在所述半导体衬底中制备所述光电转换区及所述浮动扩散区。
30.可选地，当所述第一传输控制门包括所述第一栅介质层及所述第一传输控制门电极，所述第二传输控制门包括所述第二栅介质层及所述第二传输控制门电极，且形成有所述控制门交叠部及所述间隔部构成的所述控制门交叠区时，所述间隔部与所述第一栅介质层或所述第二栅介质层同时形成。
31.可选地，所述第一传输控制门、所述第二传输控制门及所述所述控制门交叠区形成包括如下步骤：
32.在所述半导体衬底的第一面形成第二传输控制门；
33.在所述第二传输控制门显露的表面及周围的所述第一面上形成第一栅介质材料层；
34.在所述第一栅介质材料层上形成第一传输控制门电极材料层；
35.刻蚀所述第一传输控制门电极材料层形成所述第一传输控制门电极及所述控制门交叠部；
36.刻蚀所述第一栅介质材料层形成所述第一栅介质层及所述间隔部；
37.或者，
38.在所述半导体衬底的第一面形成所述第一传输控制门；
39.在所述第一传输控制门显露的表面及周围的所述第一面上形成第二栅介质材料层；
40.在所述第二栅介质材料层上形成第二传输控制门电极材料层；
41.刻蚀所述第二传输控制门电极材料层形成所述第二传输控制门电极及所述控制门交叠部；
42.刻蚀所述第二栅介质材料层形成所述第二栅介质层及所述间隔部。
43.可选地，形成所述第一传输控制门包括基于第一氧化工艺形成所述第一栅介质层的步骤，所述第一氧化工艺的温度大于600℃；和/或，基于第二氧化工艺形成所述第二栅介质材料层，所述第二氧化工艺的温度大于600℃；和/或，形成所述第二传输控制门包括基于第三氧化工艺形成所述第二栅介质层的步骤，所述第三氧化工艺的温度大于600℃；和/或，基于第四氧化工艺形成所述第一栅介质材料层，所述第四氧化工艺的温度大于600℃。
44.如上所述，本实用新型的像素结构、图像传感器、电子设备，本实用新型的像素结构设计中，形成有两个传输控制门，即第一传输控制门和第二传输控制门，可以基于在两个传输控制门上施加电压对器件的开启关断以及传输控制门与其他部分(如浮动扩散区)之间的电场进行灵活调控，以满足器件的实际需求，提高的器件控制的灵活性。当传输控制门电极与浮动扩散区之间形成有电场时，可以基于两个传输控制门电极对上述电场进行调制。当电荷传输晶体管的栅极(如第一传输控制门)与其漏极端(漂浮扩散有源区)之间构成高电势差时，可以通过第二传输控制门减小高电势差，从而减小栅极诱导漏电(gidl)，改善cis图像白点坏像素的问题，提高cis的图像质量。
附图说明
45.图1显示为现有技术中常用的图像传感器的像素电路。
46.图2显示为图1所示的像素电路虚线框中对应的器件结构的截面图。
47.图3显示为图2结构中最高电场强度与栅极多晶硅层电压的tcad仿真数据图。
48.图4显示为本实用新型提供的像素结构对应的像素电路示意图。
49.图5显示为本实用新型提供的像素结构的制备工艺流程图。
50.图6-19显示为本实用新型实施例一提供的像素结构及制备过程中各步骤得到的结构示意图。
51.图20显示为本实用新型实施例二提供的像素结构示意图。
52.元件标号说明
53.201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光电二极管
54.202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一传输控制门
55.203
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二传输控制门
56.204
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
复位晶体管
57.205
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源跟随晶体管
58.206
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
像素选择晶体管
59.300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体衬底
60.300a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一面
61.300b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二面
62.301
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二栅介质材料层
63.302
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二传输控制门栅极材料层
64.303
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一图形化掩膜层
65.304
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二传输门控制栅极
66.305
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二栅介质层
67.306
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二传输控制门
68.307
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一栅介质材料层
69.308
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一传输控制门栅极材料层
70.309
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二图形化掩膜层
71.310
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一传输控制门栅极
72.311
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
控制门交叠部
73.312
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一栅介质层
74.313
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一传输控制门
75.314
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
间隔部
76.315
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
控制门交叠区
77.316
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光电转换区
78.317
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浮动扩散区
79.s1～s3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
80.以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应
用，在没有背离本实用新型的精神下进行各种修饰或改变。
81.如在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
82.为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本实用新型中使用的“介于
……
之间”包括两个端点值。
83.在本技术的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
84.需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
85.现有技术中的图像传感器像素，多使用如图1所示电路示意图的结构，包含有光电二极管101、电荷传输晶体管102、复位晶体管103、源跟随晶体管104、像素选择晶体管105以及漂浮扩散扩散有源区fd。另外，随着手机移动市场对图像传感器产品小型化需求的推动，像素之间，常采用共享布局的方式；小面积像素的图像传感器产品，像素之间常采用共享结构方式，将多个光电二极管101和电荷传输晶体管102并联在一起，并共同连接在漂浮扩散扩散有源区fd端，例如，申请公布号为cn110336953a所公布的四像素共享结构方式，申请公布号为cn110061026a所公布的两像素共享结构方式。
86.随着生产工艺制程的小型化趋势，nmos电荷传输晶体管的栅氧化层以及侧墙工艺越来越薄短，电荷传输晶体管与其漏极端(即漂浮扩散有源区)之间的电场难以得到有效的调控，栅极诱导漏电(gidl)的问题越实用新型显，白点坏像素难以有效解决。其中，图像传感器采集图像的白点坏像素，主要由两部分来源：光电二极管101和漂浮扩散有源区fd。具体的，光电二极管101因为电荷传输晶体管102沟道漏电引起像素信号失常而产生白点坏像素，为了抑制此白点因素，现有技术中常设置电荷传输晶体管102的栅极为负压偏置；然而负压偏置的电荷传输晶体管102晶体管，更容易产生栅极诱导漏电(gidl)的缺点，使漂浮扩散有源区fd中的信号失常，进而引起图像像素发白发亮。尤其是共享结构方式的像素，共享布局方式的像素，图像更容易患有白点坏像素的缺点，其中一个像素存在gidl问题，那么此共享结构中的所有像素的图像信号都表现为发白发亮的异常情况。
87.图2示出了图1所示虚线框100的器件截面示意图。图2中，截面示意图包括光电二极管101、电荷传输晶体管102的栅氧层201、电荷传输晶体管102的栅极多晶硅层202、漂浮扩散有源区fd(图2中的n 区)为高浓度n型杂质离子区以及p-epi(p型半导体硅基体)。图像传感器像素在正常工作过程中，fd的n 区被置为高电压状态，例如2.5v，栅极多晶硅层202被置为负电压，例如-2v；栅极多晶硅层202与fd的n 区之间处于高电压偏置状态，位于两者
交叠区之间栅氧层201区及n 区硅表面处于高电场强度状态，所述高电场强度状态很容易引发栅极多晶硅层202到fd的n 区之间的电荷遂穿现象，进而引起gidl的缺点；在交叠区之间的n 区硅表面存在硅悬浮键及缺陷，会捕获和释放从栅极多晶硅层202遂穿过来的电荷，在高电场的作用下，进一步助推了gidl的强度；gidl的强度与所述最高电场强度之间呈现指数增长关系。另外，图3显示为图2结构的器件中最高电场强度与栅极多晶硅层202电压的tcad(工艺计算机辅助设计)仿真数据图，从图3中可知，栅极多晶硅层202 电压越负，最高电场强度越高，越高的最高电场强度会引发越明显的gidl问题。
88.鉴于上述问题，本实用新型提供一种像素结构、图像传感器、电子设备，像素结构包括：半导体衬底、光电转换区、浮动扩散区、第一传输控制门及第二传输控制门。本实用新型的像素结构设计中，形成有两个传输控制门，即第一传输控制门和第二传输控制门，可以基于在两个传输控制门上施加电压对器件的开启关断以及传输控制门与其他部分(如浮动扩散区)之间的电场进行灵活调控，以满足器件的实际需求，提高的器件控制的灵活性。当传输控制门电极与浮动扩散区之间形成有电场时，可以基于两个传输控制门电极对上述电场进行调制。当电荷传输晶体管的栅极(如第一传输控制门)与其漏极端(漂浮扩散有源区)之间构成高电势差时，可以通过第二传输控制门减小高电势差，从而减小栅极诱导漏电(gidl)，改善cis图像白点坏像素的问题，提高cis的图像质量。
89.其中，图4显示为本实用新型提供的像素结构对应的像素电路图。图5显示为本实用新型的像素结构的制备工艺流程图。图6-19显示为本实用新型提供的一种像素结构及其制备过程中各步骤得到的结构示意图。图20显示为本实用新型提供的另外一种像素结构示意图。
90.下面将结合附图详细说明本实用新型的像素结构及其制备方法。
91.实施例一：
92.如图4所示，显示为本实用新型提供的像素结构对应的像素电路图。图4中像素电路包括光电二极管201、第一传输控制门202、第二传输控制门203，复位晶体管204，源跟随晶体管205以及像素选择晶体管206，fd为漂浮扩散有源区，虚线框200标记器件的位置。本实施例的像素电路中，在光电转换区(如光电二极管201)与浮动扩散区fd之间设置两个传输晶体管，进行光电转换区值浮动扩散区的电荷传输，两个传输控制门可以对电场进行灵活调制。
93.如图5所示，本实用新型提供一种像素结构的制备方法，其中，本实用新型所提供的像素结构优选采用本实施例提供的制备方法制备得到，当然，也可以采用其他方法制备。如图 5所示，本实施例中提供的像素结构的制备方法包括如下步骤：
94.s1：提供具有相对的所述第一面和所述第二面的所述半导体衬底；
95.s2：在所述半导体衬底的第一面形成所述第一传输控制门及所述第二传输控制门；
96.s3：自所述第一面在所述半导体衬底中制备所述光电转换区及所述浮动扩散区。
97.下面将结合附图详细说明本实用新型的像素结构的制备方法，其中，图6-19代表本实施例的像素结构制备中各步骤得到的结构示意图。另外，需要说明的是，上述顺序并不严格代表本实用新型所保护的像素结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变。图4仅示出了本实用新型提供的一种示例中的像素结构的制备步骤顺序。
98.首先，如图5中的s1及图6所示，提供具有相对的第一面300a和第二面300b的半导体衬底300。
99.具体的，半导体衬底300可以是图像传感器领域任意用于制备图像传感器各个功能区的结构，如基于半导体衬底300制备cmos图像传感器的感光元件及各个控制晶体管。其中，半导体衬底300可以是单层材料层构成的结构，包括但不限于硅衬底，各个区中的元件制备在硅衬底中，可以是单晶硅、单晶锗、多晶硅、非晶硅，还可以是硅锗化合物等。
100.另外，半导体衬底300还可以为两层及以上材料层构成的叠层结构，各个区域制备在其中任意需求层中。例如，半导体衬底300包括硅衬底以及在硅衬底上形成的外延层(epi)，感光元件及各个控制晶体管等制备在所述外延层中，如可以基于上述结构制备背照式(bsi) 图像传感器。另外，半导体衬底300也可以是绝缘体上硅(silicon on insulater，soi)。此外，半导体衬底300还可以是具有n型掺杂或者p型掺杂的结构，以器件满足功能需求。
101.本实施例中，半导体衬底300选择为p型外延层p-epi单晶材料，硅基体裸露在表面。
102.接着，如图5中的s2及图18所示，在半导体衬底300的第一面形成第一传输控制门306 及第二传输控制门313。
103.作为示例，第一传输控制门313包括第一栅介质层312及第一传输控制门电极310，第二传输控制门306包括第二栅介质层305及第二传输控制门电极304。
104.作为示例，如图18所示，第一传输控制门313位于半导体衬底300第一面300a表面，第二传输控制门306位于半导体衬底300第一面300a表面，第一传输控制门313与第二传输控制门306之间形成控制门交叠区315，以在光电转换区与浮动扩散区之间形成连通的沟道。
105.进一步示例中，第一传输控制门电极312靠近第二传输控制门306一侧延伸超出第二栅介质层312外缘以形成控制门交叠部311，且对应控制门交叠部311的第二传输控制门电极 304与第一传输控制门电极310之间还形成有间隔部314，控制门交叠部311及间隔部314形成控制门交叠区315。
106.在一示例中，形成有控制门交叠部311及间隔部314构成的控制门交叠区315时，所述间隔部314与第一栅介质层312同时形成。
107.在本实施例中，第一传输控制门313、第二传输控制门306及所述控制门交叠区315的形成包括如下步骤：
108.如图7-12所示，在半导体衬底300的第一面300a形成第二传输控制门306；其具体过程可以是：如图7所示，在第一面300a表面形成第二栅介质材料层301，第二栅介质材料层301 的材料可以选用现有的栅氧材料，包括但不限于氧化硅。
109.在一示例中，通过第三氧化工艺形成第二栅介质材料层310，第三氧化工艺的温度大于等于600℃，例如，可以是800℃、900℃、1000℃。可以调整氧化时间长度，可制作出预定厚度的栅氧材料层，以得到需要厚度的栅氧层，厚度可以与现有工艺平台技术参数一致。
110.接着，如图8所示，在第二栅介质材料层301上形成第二传输控制门电极材料层302。其中，可以采用物理气相沉积(pvd)或者化学气相沉积(cvd)等方法形成第二传输门电极材料层302，其材料包括但不限于多晶硅，以得到后续的第二传输控制门电极。
111.接着，如图9-12所示，刻蚀第二传输控制门电极材料层302及第二栅介质材料层310，以形成包括自下而上叠置的第二栅介质层305及第二传输栅控制门电极304的第二传输控制门306。其具体工艺步骤可以是：
112.首先，得到第一图形化掩膜层303，如旋涂光刻胶，并显影，如图9所示，在上一步骤淀积的多晶硅层的上方，旋涂一层光刻胶作为光阻使用，仅在预设置形成第二传输控制门306 的位置留有光刻胶；然后，刻蚀第二传输控制门电极材料302，如，刻蚀多晶硅材料，如图 10所示，刻蚀掉不需要的多晶硅层；然后，刻蚀完毕后，去除第一图形化掩膜层303，如图 11所示，清除光刻胶；最后，采用湿法刻蚀第二栅介质材料层301，如图12所示，如刻蚀掉不需要的氧化物层，得到第二栅介质层305。
113.继续，如图13所示，在第二传输控制门306显露的表面及周围的半导体衬底300的第一面300a上形成第一栅介质材料层307。
114.在一示例中，通过第四氧化工艺形成第一栅介质材料层307，第四氧化工艺的温度大于等于600℃，例如，可以是800℃、900℃、1000℃。可以调整氧化时间长度，可制作出预定厚度的材料层，以得到后续的第一栅介质层及间隔部。
115.接着，如图14所示，在第一栅介质材料层307上形成第一传输控制门电极材料层308。可以采用物理气相沉积(pvd)或者化学气相沉积(cvd)等方法形成第一传输门电极材料层308，其材料包括但不限于多晶硅，以得到后续的第一传输控制门电极及控制门交叠部。
116.接着，如图15-17所示，刻蚀所述第一传输控制门电极材料层308形成所述第一传输控制门电极310及所述控制门交叠部311。可以是先形成第二图形化掩膜层309，如图15所示，可以通过旋涂光刻胶，并显影，在上一步骤淀积的多晶硅层的上方，旋涂一层光刻胶作为光阻使用，仅在预设置形成第一传输控制门及控制门交叠区的位置留有光刻胶；然后，如图16 所示，刻蚀所述第一传输控制门电极材料层308，如刻蚀多晶硅材料，刻蚀掉不需要的多晶硅层；最后，如图17所示，去除第二图形化掩膜层309，如刻蚀完毕后，清除光刻胶，从而得到第一传输控制门电极310及控制门交叠部311，二者同时形成，简化工艺。
117.接着，如图18所示，刻蚀所述第一栅介质材料层307形成所述第一栅介质层312及所述间隔部314，如刻蚀掉裸露硅基表面和多晶硅表面的氧化物，从而得到了第一传输控制门313 以及有利于在两个传输控制门之间形成连续的沟道的控制门交叠区315。
118.最后，如图5中的s3及图19所示，自第一面300a在半导体衬底300中制备光电转换区 (pd)316及浮动扩散区(fd)317。
119.具体的，可以采用现有的离子注入工艺形成光电转换区(pd)211及浮动扩散区(fd) 212，例如，进行n型离子掺杂，可以采用现有的工艺制程。在一可选示例中，光电转换区 211可以形成光电二极管。另外，在其他实施例中，可以采用先制备光电转换元件再制备传输控制门的方式，当然，也可以采用其他合适的制备顺序。
120.需要说明的，本实施例得到的像素结构包括：半导体衬底300、光电转换区316、浮动扩散区317以及第一传输控制门313和第二传输控制门306。其中，半导体衬底300具有相对的第一面300a及第二面300b；光电转换区316自所述第一面300a延伸至所述半导体衬底300 中，用于接收光信号以产生电信号；浮动扩散区317自所述第一面300a延伸至所述半导体衬底300中，且与所述光电转换区316之间具有间距；另外，第一传输控制门313及第二传
输控制门306均设置在所述第一面300a上，且对应依次设置于所述光电转换区316与所述浮动扩散区317之间，以基于所述第一传输控制门313和所述第二传输控制门306将所述光电转换区316的电信号转移至所述浮动扩散区317。可以理解的，这里的之间可以是传输控制门电极的边缘与对应的光电转换区316或者浮动扩散区317的边缘对齐，也可以是传输控制门电极的边缘对应与两侧有交叠，以形成有效的器件沟道，实现图像传感器的电荷传输，本实用新型中，第二传输控制门电极306对应至少与浮动扩散区317具有交叠区域，参见图19中的虚线框部分，以基于传输控制门电极将光电转换区316的电信号转移至浮动扩散区317。
121.其中，形成有两个传输控制门，即第一传输控制门313和第二传输控制门306，可以基于在两个传输控制门上施加电压对器件的开启关断以及传输控制门与其他部分(如浮动扩散区)之间的电场进行灵活调控，以满足器件的实际需求，提高的器件控制的灵活性。当传输控制门电极与浮动扩散区之间形成有电场时，可以基于两个传输控制门电极对上述电场进行调制。也可以认为是，当第一传输控制门313与浮动扩散区317之间形成有电场时，可以基于第二传输控制门306的引入而进行调制。当电荷传输晶体管的栅极(如第一传输控制门) 与其漏极端(漂浮扩散有源区)之间构成高电势差时，如cis像素在曝光期间，电荷传输晶体管(第一传输控制门)的栅极偏压为负压时，可以通过第二传输控制门306减小高电势差，从而减小栅极诱导漏电(gidl)，改善cis图像白点坏像素的问题，提高cis的图像质量。
122.作为示例，所述控制门交叠区315的宽度d小于0.2μm，例如，可以是0.1μm、0.15μm。从而有利于在形成有效的连续沟道的同时降低交叠控制区材料层对器件性能的影响。
123.作为示例，所述第一栅介质层312、所述第二栅介质层305的厚度相同或不同；二者可以依据实际的需求设计。作为示例，所述第一栅介质层312、所述间隔部314的厚度相同，从而有利于将间隔部与其他材料层同时制备，不浪费额外工艺形成控制门交叠区。
124.作为示例，所述第一栅介质层的厚度小于10nm，可以是6nm、8nm；所述第二栅介质层的厚度小于10nm，可以是6nm、8nm；所述间隔部的厚度小于10nm，可以是6nm、8nm。
125.作为示例，所述第一栅介质层312、所述第二栅介质层305及所述间隔部314的材料相同或不同。作为示例，所述间隔部314与对应的所述第一栅介质层312侧面相接触，以利于进行传输控制门栅电极的隔离，防止两个传输控制门之间的电连接。
126.作为示例，至少所述第二传输控制门306与所述浮动扩散区317之间具有交叠区域，如图19中的虚线框所示，从而可以基于第二传输控制门306有效的调节存在于交叠区域的电场，例如，改善该区域的电场，可以有效的改善器件的gidl，改善白点，提高图像质量。
127.作为示例，所述第一传输控制门313在所述第一面的投影面积大于所述第二传输控制门 306在所述第一面的投影面积。从而有利于基于第一传输控制门313实现电荷在光电转换区 316与浮动扩散区317之间的传输控制，基于第二传输控制门306实现电场的调制。
128.作为示例，所述第一传输控制门313与所述第二传输控制门306的工作时序相同，且所述第二传输控制门306的关断态电压大于所述第一传输控制门313的关断态电压，所述第二传输控制门306的开启态电压大于或等于所述第一传输控制门313的开启态电压。
129.具体的，在一示例中，器件的工作过程中，第一传输控制门313的工作电压，低压(如可以是管子的关断电压)为负压，例如通常小于-0.5v，第二传输控制门306的工作电压，
低压大于第一传输控制门313的低压，例如0v；在另一示例中，器件的工作过程中，第一传输控制门313的工作电压，高压(如管子的开启态电压)，第二传输控制门306设置为大于或等于所述第一传输控制门313的开启态电压。其中，器件正常工作时，如图像传感器像素在正常工作时，所述第一传输控制门313与所述第二传输控制门306的工作时序相同，例如，可以与现有技术的图像传感器像素工作时序一致，进行电荷的形成及传输等等。该示例中，第二传输控制门306的关断电压低压大于第一传输控制门313的关断电压低压，第二传输控制门306与浮动扩散区fd(如n 区)形成的电场强度与第一传输控制门313脱离关系，所述电场强度，可以使用第二传输控制门306的设置电压来进行调节，以改善所述电场对栅极诱导漏电的问题，从而可以改善gidl，改善图像白点，提高图像质量。
130.实施例二：
131.如图20所示，本实施例二提供另外一种像素结构及对应的制备方法，本实施例二与实施例一的不同主要在于控制门交叠区的位置及形成工艺不同，下面将结合附图详细说明本实施例与实施例一的不同之处，其他相关的结构及制备可以参见实施例一，在此不再赘述。
132.该实施例二中，像素结构包括半导体衬底400、光电转换区410、浮动扩散区411以及第一传输控制门404和第二传输控制门401；其中，该实施例中，所述第二传输控制门404延伸至所述第一传输控制门401上以形成所述控制门交叠区409。
133.作为示例，所述第一传输控制门401包括自下而上叠置的第一栅介质层403及第一传输栅极402，所述第二传输控制门404包括自下而上叠置的第二栅介质层406及第二传输栅极 405，所述第二传输栅极405靠近所述第一传输控制门401一侧延伸超出所述第二栅介质层 406外缘以形成控制门交叠部408，且对应所述控制门交叠部408的所述第一传输栅极402与所述第二传输栅极405(或控制门交叠部408)之间还形成有间隔部407，所述控制门交叠部 408及所述间隔部407形成所述控制门交叠区409。
134.另外，该实施例的器件结构的制备同样可以参考实施例一，不同的是先形成第一传输控制门409，然后在形成第二传输控制门404的过程中形成控制门交叠区409。
135.具体工艺可以包括：在所述半导体衬底400的第一面形成所述第一传输控制门401；第一传输门401的形成过程可以参考实施例一中第二传输控制门306的形成过程，在其形成过程中，包括基于第一氧化工艺形成所述第一栅介质层403的步骤，所述第一氧化工艺的温度大于600℃，具体工艺可以参见实施例一种形成第二栅介质层的工艺及条件。接着，形成第一传输控制门401之后，在所述第一传输控制门401显露的表面及周围的所述第一面上形成第二栅介质材料层(图中未示出)；其中，包括基于第二氧化工艺形成所述第二栅介质材料层(图中未示出)，所述第二氧化工艺的温度大于600℃，具体工艺可以参见实施例一种形成第一栅介质材料层的工艺及条件。接着，在所述第二栅介质材料层上形成第二传输控制门电极材料层(图中未示出)；最后，刻蚀所述第二传输控制门电极材料层形成所述第二传输控制门电极405及所述控制门交叠部408；刻蚀所述第二栅介质材料层形成所述第二栅介质层406及所述间隔部407，从而形成第二传输控制门404和控制门交叠区409。
136.实施例三：
137.本实施例三提供一种图像传感器，其包括本实用新型任意一项方案所述的像素结构，例如，其可以包括实施例一或者实施例二中任意一项所述的像素结构。本实用新型的图
像传感器可以cmos图像传感器。另外，本实施例还提供一种电子设备，包括如本实用新型任意一项方案所述的图像传感器。其中，所述电子设备可以是安防摄像装置、汽车电子摄像装置、手机摄像装置、无人机、机器视觉以及现有摄像机等设备。
138.综上所述，本实用新型提供一种像素结构、图像传感器、电子设备，本实用新型的像素结构设计中，形成有两个传输控制门，即第一传输控制门和第二传输控制门，可以基于在两个传输控制门上施加电压对器件的开启关断以及传输控制门与其他部分(如浮动扩散区)之间的电场进行灵活调控，以满足器件的实际需求，提高的器件控制的灵活性。当传输控制门电极与浮动扩散区之间形成有电场时，可以基于两个传输控制门电极对上述电场进行调制。当电荷传输晶体管的栅极(如第一传输控制门)与其漏极端(漂浮扩散有源区)之间构成高电势差时，可以通过第二传输控制门减小高电势差，从而减小栅极诱导漏电(gidl)，改善 cis图像白点坏像素的问题，提高cis的图像质量。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
139.上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。