沟槽型MOS器件及其制造方法与流程

沟槽型mos器件及其制造方法
技术领域
1.本发明涉及半导体技术领域，特别涉及一种沟槽型mos器件及其制造方法。


背景技术：

2.沟槽型mos器件因其诸多优点而成为了主流mos器件。其中，屏蔽栅沟槽(shield gate trench，sgt)型mos器件是目前最先进的功率mosfet器件技术，能够降低系统的导通损耗和开关损耗，提高系统的使用效率。sgt型mos器件的栅结构包括屏蔽栅和多晶硅栅，多晶硅栅用作栅电极，屏蔽栅通常也称为源多晶硅，都形成于沟槽中且相互通过栅间氧化层(inter po1y oxide,ipo)绝缘隔离开。
3.现有的沟槽型mos器件的导通电阻rd组成中，沟道电阻一般占据比较大的比例，约为30％～40％。为了改善导通电阻，主要是做短沟道。但是，这一做法并没有很好地改善导通电阻。因此，如何改善导通电阻，提高沟槽型mos器件的质量，成了本领域技术人员亟待解决的一个问题。


技术实现要素：

4.本发明的目的在于提供一种沟槽型mos器件及其制造方法，以改善导通电阻，提高沟槽型mos器件的质量。
5.根据本发明的一个方面，提供一种沟槽型mos器件的制造方法，所述沟槽型mos器件的制造方法包括：
6.提供半导体衬底，所述半导体衬底中形成有沟槽栅；
7.对所述沟槽侧栅的所述半导体衬底执行第一离子注入工艺，以在所述沟槽栅侧的所述半导体衬底中形成一阱区阻挡层；以及，
8.在所述阱区阻挡层上的所述半导体衬底中形成阱区以及源区。
9.可选的，在所述的沟槽型mos器件的制造方法中，采用砷离子对所述沟槽栅侧的所述半导体衬底执行第一离子注入工艺，以在所述沟槽栅侧的所述半导体衬底中形成所述阱区阻挡层。
10.可选的，在所述的沟槽型mos器件的制造方法中，所述第一离子注入工艺的注入能量为1000kev～2500kev，注入剂量为1e12个/cm2～4e12个/cm2。
11.可选的，在所述的沟槽型mos器件的制造方法中，所述沟槽栅包括多晶硅栅和屏蔽栅，所述多晶硅栅位于所述屏蔽栅上，并且所述多晶硅栅和所述屏蔽栅通过介质层隔离。
12.可选的，在所述的沟槽型mos器件的制造方法中，在所述半导体衬底的延伸方向上，所述阱区阻挡层对准所述多晶硅栅和所述屏蔽栅之间的所述介质层。
13.可选的，在所述的沟槽型mos器件的制造方法中，所述阱区阻挡层还对准部分厚度的所述多晶硅栅和部分厚度的所述屏蔽栅。
14.可选的，在所述的沟槽型mos器件的制造方法中，在所述阱区阻挡层上的所述半导体衬底中形成阱区以及源区包括：
15.对所述阱区阻挡层上的所述半导体衬底执行第二离子注入工艺，以在所述阱区阻挡层上的所述半导体衬底中形成所述阱区；以及，
16.对所述阱区执行第三离子注入工艺，以在所述阱区中形成源区。
17.可选的，在所述的沟槽型mos器件的制造方法中，所述沟槽型mos器件的制造方法还包括：
18.在所述半导体衬底的背面形成漏区和漏电极；以及
19.在所述半导体衬底的正面形成与所述多晶硅栅连接的栅电极以及与所述屏蔽栅和所述源区连接的源电极。
20.根据本发明的另一个方面，提供一种沟槽型mos器件，所述沟槽型mos器件包括：
21.半导体衬底，所述半导体衬底中形成有沟槽栅；
22.形成于所述沟槽栅侧的所述半导体衬底中的阱区阻挡层；以及，
23.形成于所述阱区阻挡层上的所述半导体衬底中的阱区以及源区。
24.可选的，在所述的沟槽型mos器件中，所述阱区阻挡层由砷离子注入工艺形成。
25.发明人研究发现，现有技术中做短沟道但并没有明显改善导通电阻的原因在于：在形成阱区和源区过程中的热过程将导致阱区结外扩，从而拉长了沟道，进而不能达成做短沟道的目的，由此也就不能明显改善导通电阻。在本发明提供的所述沟槽型mos器件及其制造方法中，在沟槽栅侧的半导体衬底中形成阱区阻挡层，从而避免后续形成阱区和源区过程中的热过程导致阱区结外扩，进而能实现做短沟道的目的，由此能改善导通电阻，提高沟槽型mos器件的质量。
附图说明
26.图1至图4是执行本技术实施例中沟槽型mos器件的制造方法所形成的结构的剖面示意图。
27.其中，附图标记说明如下：
28.100-半导体衬底；100a-第一表面；100b-第二表面；100c-沟槽；102-沟槽栅；104-第一介质层；106-屏蔽栅；108-第二介质层；110-多晶硅栅；112-阱区阻挡层；114-阱区；116-源区；118-漏区。
具体实施方式
29.以下结合附图和具体实施例对本发明提出的沟槽型mos器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
30.本发明使用的术语仅仅是出于描述特定实施方式的目的，而非旨在限制本发明。除非本技术文件中另作定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上
部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本发明说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
31.本发明的核心思想在于，提供一种沟槽型mos器件及其制造方法，在沟槽栅侧的半导体衬底中形成阱区阻挡层，由此避免后续形成阱区和源区过程中的热过程导致阱区结外扩，从而实现做短沟道的目的，以改善导通电阻，提高沟槽型mos器件的质量。
32.具体的，请参考图1至图4，其为执行本技术实施例中沟槽型mos器件的制造方法所形成的结构的剖面示意图。
33.如图1所示，提供半导体衬底100，所述半导体衬底100的材料可以是硅、锗、锗化硅、碳化硅、砷化镓、镓化铟或其他ⅲ、
ⅴ
族化合物。在本技术实施例中，所述半导体衬底100为硅衬底，所述半导体衬底100具有相对的第一表面100a和第二表面100b。进一步的，所述半导体衬底100可以为第一导电类型，其可以通过对硅衬底执行轻掺杂离子注入工艺而形成。
34.接着，对所述半导体衬底100执行刻蚀工艺，以在所述半导体衬底100中形成沟槽100c。具体的，可以先在所述半导体衬底100的第一表面100a形成一图形化的硬掩膜层(图中未示出)，所述图形化的硬掩膜层具有一个或者多个开口，所述开口暴露出所述半导体衬底100的部分表面。接着，对暴露出的所述半导体衬底100执行刻蚀工艺，以在所述半导体衬底100中形成一个或者多个沟槽100c。本技术实施例中，示意性的示出了两个沟槽100c。所述沟槽100c为深沟槽，例如，所述沟槽100c的深度为5μm～10μm。形成所述沟槽100c之后，去除所述图形化的硬掩膜层。
35.请继续参考图1，在本技术实施例中，接着，在所述沟槽100c中形成第一介质层104，所述第一介质层104覆盖所述沟槽100c的内壁并可进一步延伸覆盖所述半导体衬底100的表面。其中，所述第一介质层104的材质可以为氧化硅。具体的，可以通过热氧化工艺形成所述第一介质层104，或者可以通过沉积工艺形成所述第一介质层104。
36.接着，在所述第一介质层104上形成第一多晶硅层(图中未示出)，所述第一多晶硅层填充所述沟槽100c；进一步的，对所述第一多晶硅层执行离子注入工艺，注入离子例如可以为硼离子、铟离子、磷离子、砷离子等，并可执行退火工艺以激活所述注入离子；接着，回刻蚀所述第一多晶硅层以形成屏蔽栅106，并且，可同时去除所述半导体衬底100表面的所述第一介质层104。
37.在所述屏蔽栅106上形成第二介质层108，所述第二介质层108可以通过氧化或者沉积工艺形成。具体的，可通过氧化工艺形成所述第二介质层108，所述第二介质层108还可以覆盖所述半导体衬底100的第一表面100a。
38.如图1所示，接着形成第二多晶硅层(图中未示出)，所述第二多晶硅层填充所述沟槽100c并可延伸覆盖所述半导体衬底100。进一步的，可以对所述第二多晶硅层执行离子注入工艺，注入离子例如可以为硼离子、铟离子、磷离子、砷离子等，并可执行退火工艺以激活
所述注入离子。在本技术实施例中，接着对所述第二多晶硅层执行化学机械研磨工艺(cmp)，以去除所述半导体衬底100的第一表面100a上的所述第二多晶硅层，在所述沟槽100c中形成多晶硅栅110。从而形成了沟槽栅102，所述沟槽栅102位于所述沟槽100c中，所述沟槽栅102包括所述多晶硅栅110以及所述屏蔽栅106。在此，可同时通过化学机械研磨工艺去除所述半导体衬底100表面的所述第二介质层108。
39.请参考图2，在本技术实施例中，接着，对所述沟槽栅102侧，在此也即对所述沟槽100c侧的所述半导体衬底100执行离子注入工艺，以在所述沟槽100c侧的所述半导体衬底100中形成一阱区阻挡层112。优选的，采用砷离子对所述沟槽100c侧的所述半导体衬底100执行离子注入工艺，以形成所述阱区阻挡层112。砷离子的分子质量/原子质量为75，发明人研究发现，分子质量/原子质量相对较大的砷离子所形成的阱区阻挡层112能够在热过程中特别好的阻挡阱区结外扩，从而实现做短沟道的目的。进一步的，所述离子注入工艺的注入能量为1000kev～2500kev，注入剂量为1e12个/cm2～4e12个/cm2。更进一步的，所述离子注入工艺的注入能量为1500kev～2000kev，注入剂量为2e12个/cm2～3e12个/cm2。
40.请继续参考图2，在本技术实施例中，在所述半导体衬底100的延伸方向上(在此也即为水平方向上)，所述阱区阻挡层112对准所述多晶硅栅110和所述屏蔽栅106之间的所述介质层，在此即第二介质层108。进一步的，所述阱区阻挡层112还可以对准部分厚度的所述多晶硅栅110和部分厚度的所述屏蔽栅106。即，所述阱区阻挡层112的厚度可以等于或者略大于所述第二介质层108的厚度。由此，既可以使得所述阱区阻挡层112能够很好地阻挡热过程中阱区结外扩，又能够避免所述阱区阻挡层112过厚造成能量等的浪费。
41.接着，请参考图3，对所述阱区阻挡层112上的所述半导体衬底100执行离子注入工艺，以在所述阱区阻挡层112上的所述半导体衬底100中形成阱区114。具体的，可以对所述半导体衬底100执行第二导电类型离子注入，以在所述阱区阻挡层112上形成第二导电类型的阱区114。
42.如图3所示，接着，对所述阱区114执行离子注入工艺，以在所述阱区114中形成源区116。具体的，可以对所述阱区114执行第一导电类型重掺杂，以形成所述源区116。
43.在本技术实施例中，可以在形成所述阱区114和所述源区116之后分别执行退火工艺以激活掺杂离子，也可以在形成所述阱区114和所述源区116之后一次执行退火工艺，以同时激活所述阱区114和所述源区116的掺杂离子。在此，由于所述阱区阻挡层112的存在，在激活所述阱区114和所述源区116的掺杂离子的过程中，可以很好地避免阱区结外扩，从而能够能实现做短沟道的目的，改善导通电阻，并最终提高了所形成的的沟槽型mos器件的质量。
44.进一步的，所述沟槽型mos器件的制造方法还包括：在所述半导体衬底100的背面形成漏区118，如图4所示。在本技术实施例中，对所述半导体衬底100的第二表面100b执行离子注入工艺，以形成所述漏区118。具体的，对所述半导体衬底100执行第一导电类型重掺杂，以形成所述漏区118。
45.进一步的，便可形成与所述多晶硅栅110连接的栅电极(图中未示出)，与所述源区116和所述屏蔽栅106连接的源电极(图中未示出)以及与所述漏区118连接的漏电极(图中未示出)。
46.具体的，可先形成覆盖所述半导体衬底100的第一表面100a的第一介质层(图中未
示出)以及覆盖所述半导体衬底100的第二表面100b的第二介质层(图中未示出)。在此，所述第一介质层具体还覆盖所述多晶硅栅110以及所述源区116，所述第二介质层具体还覆盖所述漏区118。
47.接着，可对所述第一介质层以及所述第二介质层执行刻蚀工艺以在所述第一介质层和所述第二介质层中分别形成暴露出所述多晶硅栅110的第一开口、暴露出所述源区116和所述屏蔽栅106的第二开口以及暴露出所述漏区118的第三开口，并在所述第一开口、第二开口以及第三开口中填充导电材料，从而形成所述栅电极、源电极以及所述漏电极。其中，所述栅电极、源电极以及漏电极的形成方式可以采用现有技术，本技术实施例对此不作限定。
48.请继续参考图4，由此得到了一沟槽型mos器件，所述沟槽型mos器件包括：半导体衬底100，所述半导体衬底100中形成有沟槽栅102；形成于所述沟槽栅102侧的所述半导体衬底100中的阱区阻挡层112；以及，形成于所述阱区阻挡层112上的所述半导体衬底100中的阱区114以及源区116。其中，所述沟槽栅102包括多晶硅栅110和屏蔽栅106，所述多晶硅栅110位于所述屏蔽栅106上，并且所述多晶硅栅110和所述屏蔽栅106通过介质层(在此为第二介质层108)隔离。所述阱区阻挡层112由砷离子注入工艺形成。
49.综上可见，在本发明实施例提供的沟槽型mos器件及其制造方法中，在沟槽栅侧的半导体衬底中形成阱区阻挡层，从而避免后续形成阱区和源区过程中的热过程导致阱区结外扩，进而能实现做短沟道的目的，由此能改善导通电阻，提高沟槽型mos器件的质量。
50.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。