波形产生电路的制作方法

1.本发明有关于一种电子电路，特别是有关于一种波形产生电路。


背景技术：

2.随着科技的进步，电子产品的种类及功能愈来愈多。电子产品的内部具有许多电子元件。所述多个元件经常需要用到各式各样的波形，如弦波(sine wave)、方波(square wave)、锯齿波(sawtooth wave)、三角波(triangle wave)。已知的波形产生电路经由脉冲宽度调制(pulse width modulation：pwm)信号的占空比(duty cycle)，再搭配外部电阻、电容去产生各式各样的波形。然而，外部元件的特性很容易受到环境温度的影响，进而影响波形产生电路所产生的波形。


技术实现要素：

3.本发明的一实施例提供一种波形产生电路，包括一核心电路、一获取计算电路、一闩锁电路以及一数字模拟转换电路。核心电路建立多个数字数据。获取计算电路根据数字数据，产生一第一数据串以及一第二数据串。闩锁电路接收并闩锁第一及第二数据串，并将第一及第二数据串分别作为一第一输入数据以及一第二输入数据。数字模拟转换电路接收并转换第一及第二输入数据，用以产生一第一输出波形以及一第二输出波形。在核心电路建立数字数据后，获取计算电路、闩锁电路及数字模拟转换电路独立于核心电路运作。
4.由于获取计算电路、闩锁电路及数字模拟转换电路的操作不需核心电路介入，故可减少核心电路的功耗。另外，当核心电路闲置时，获取计算电路、闩锁电路及数字模拟转换电路持续运作。
附图说明
5.图1为本发明的波形产生电路的示意图。
6.图2为本发明的数据表格的数字数据与数据串的关系。
7.图3为本发明的波形产生电路的另一示意图。
8.图4为本发明的数据表格与数据串之间的关系示意图。
9.图5为本发明的输出波形的示意图。
10.图6为本发明的波形产生电路的应用示意图。
11.附图标号
12.100、300：波形产生电路
13.110、310、610：核心电路
14.120、320、620：存储器
15.121、321、621：数据表格
16.130、330、630：获取计算电路
17.140、340、640：闩锁电路
18.141、142、341～343：闩锁器
19.150、350、650：数字模拟转换电路
20.151、152、351～353：数字模拟转换器ds1～ds3：数据串
21.p1～p3：引脚
22.clk1、clk2：时钟信号
23.din_dac0～din_dac2：输入数据
24.dac0_out～dac2_out：输出波形
25.d0～d11：数字数据
26.360：触发电路
27.370、380：开关电路
28.371、372、381～383：开关
29.s1～s18：取样时间点
30.600：操作系统
31.660：应用电路
32.670：传感电路
33.sfb：回授信号
34.grpen、sc1～sc3：切换信号
35.avdd、dvdd、agnd、dgnd、vrefp、vrefm：电压
36.pon：上电控制信号
37.pd：下电信号
具体实施方式
38.为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
39.图1为本发明的波形产生电路的示意图。如图所示，波形产生电路100包括一核心电路(core circuit)110、一获取计算电路130、一闩锁电路140以及一数字模拟转换电路150。在本实施例中，获取计算电路130、闩锁电路140及数字模拟转换电路150独立于核心电路110运作。由于获取计算电路130、闩锁电路140及数字模拟转换电路150的操作不需核心电路110介入，故可减少核心电路110的功耗。另外，当核心电路110闲置(idle)时，获取计算电路130、闩锁电路140及数字模拟转换电路150持续运作。
40.核心电路110建立数字数据。在一可能实施例中，核心电路110可建立一数据表格121，而数据表格121储存有多个数字数据。核心电路110将数据表格121储存于一存储器120中。本发明并不限定核心电路110的架构。在一可能实施例中，核心电路110为一微控制器(micro-controller unit：mcu)。在另一可能实施例中，核心电路110为一微控制器内部的一部分电路。在此例中，获取计算电路130、闩锁电路140及数字模拟转换电路150为该微控制器内部的另一部分电路。
41.获取计算电路130根据数据表格121的数字数据，产生数据串ds1以及ds2。在本实
施例中，获取计算电路130具有引脚p1及p2。引脚p1重复输出数据串ds1。引脚p2重复输出数据串ds2。数据串ds1以及ds2均包含数据表格121的数字数据。在一可能实施例中，获取计算电路130依一第一预设顺序，获取数据表格121的数字数据，用以产生数据串ds1，并依一第二预设顺序，获取数据表格121的数字数据，用以产生数据串ds2。第一预设顺序不同于第二预设顺序。
42.图2为数据表格121的数字数据与数据串ds1及ds2的关系。在本实施例中，数据表格121包括数字数据d0～d11，并储存于存储器120中。在一可能实施例中，存储器120具有多个存储单元(memory cell)，不同的存储单元对应不同的地址。在此例中，数字数据d0～d1分别储存于地址00～0b所对应的存储单元中。在其它实施例中，数字数据d0～d11储存于不同的暂存器中。本发明并不限定数据表格121的数字数据数量。在其它实施例中，数据表格121可能具有更多或更少的数字数据。
43.获取计算电路130根据一预设演算法，排列数字数据d0～d11，用以产生数据串ds1及ds2。举例而言，获取计算电路130可能根据预设演算法，从地址00～0b中选择一者作为一第一起始地址，并从地址00～0b中选择另一者作为一第二起始地址。在此例中，获取计算电路130可能将地址02作为第一起始地址。获取计算电路130由地址02开始依序读取数字数据，用以产生数据串ds1。在读取地址0b的数字数据d11后，获取计算电路130由地址00开始读取数字数据。因此，数据串ds1的数据顺序为d2～d11、d0、d1。另外，获取计算电路130可能将地址06作为第二起始地址。获取计算电路130由地址06开始依序读取数字数据，用以产生数据串ds2。在读取地址0b的数字数据d11后，获取计算电路130由地址00开始读取数字数据。因此，数据串ds2的数据顺序为d6～d11、d0～d5。
44.另外，获取计算电路130可能根据预设演算法，决定一扫描时间间隔，并依该扫描时间间隔，输出数据串ds1及ds2的数据。在一可能实施例中，获取计算电路130可能根据一回授信号，调整扫描时间间隔，并依调整后的扫描时间间隔，输出数据串ds1及ds2的数据。
45.请回到图1，闩锁电路140接收并闩锁数据串ds1及ds2。在本实施例中，闩锁电路140耦接引脚p1，用以接收数据串ds1。闩锁电路140闩锁数据串ds1，并根据一时钟信号clk1，输出闩锁数据(或称输入数据)din_dac0。在此例中，闩锁电路140更耦接引脚p2，用以接收数据串ds2。闩锁电路140闩锁数据串ds2，并根据时钟信号clk1，输出闩锁数据(或称输入数据)din_dac1。在本实施例中，闩锁电路140同步提供输入数据din_dac1及din_dac0。
46.本发明并不限定闩锁电路140的架构。任何具有闩锁功能的电路均可作为闩锁电路140。在本实施例中，闩锁电路140包括闩锁器141及142。闩锁器141耦接引脚p1，用以接收并闩锁数据串ds1。闩锁器141根据一时钟信号clk1，将闩锁的数据串ds1作为输入数据din_dac0。闩锁器142耦接引脚p2，用以接收并闩锁数据串ds2，并根据时钟信号clk1，将闩锁的数据串ds2作为输入数据din_dac1。在一可能实施例中，闩锁器141及142同步输出输入数据din_dac0及din_dac1。
47.本发明并不限定闩锁器141及142的种类。在一可能实施例中，闩锁器141及142系为sr触发器。在此例中，闩锁器141的输入端s耦接引脚p1，用以接收数据串ds1。闩锁器141的时钟端接收时钟信号clk1。闩锁器141的输出端q用以提供输入数据din_dac0。另外，闩锁器142的输入端s耦接引脚p2，用以接收数据串ds2。闩锁器142的时钟端接收时钟信号clk1。闩锁器的输出端q用以提供输入数据din_dac1。
48.数字模拟转换电路150接收并转换输入数据din_dac0及din_dac1，用以产生输出波形dac0_out及dac1_out。在一可能实施例中，数字模拟转换电路150更接收一时钟信号clk2。在此例中，数字模拟转换电路150根据时钟信号clk2，同步转换输入数据din_dac0及din_dac1，用以同步产生输出波形dac0_out及dac1_out。在一些实施例中，输出波形dac0_out及dac1_out之间的相位差固定不变。
49.本发明并不限定数字模拟转换电路150的架构。在本实施例中，数字模拟转换电路150包括数字模拟转换器151及152。数字模拟转换器151根据时钟信号clk2，转换输入数据din_dac0，用以产生输出波形dac0_out。数字模拟转换器152根据时钟信号clk2，转换输入数据din_dac1，用以产生输出波形dac1_out。本发明并不限定数字模拟转换器151及152的种类。在一可能实施例中，数字模拟转换器151及152为电阻式数字模拟转换器(resistive digital-to-analog converter：rdac)。
50.由于获取计算电路130所提供的数字数据可供多数字模拟转换器使用，故可节省电路面积并降低功耗。另外，获取计算电路130在同时间提供不同的数字数据予数字模拟转换电路150。因此，数字模拟转换电路150可提供多输出波形。
51.在一些实施例中，核心电路110在建立数字数据d0～d11后，不需参与获取计算电路130的运作。此时，核心电路110可能进入闲置模式，因而减少核心电路110的功耗。再者，由于存储器120只需储存单一数据表格121，故可增加存储器120的可使用空间。在其它实施例中，核心电路110可能进行其它的操作(不同于获取计算电路130的操作)，进而增加核心电路110使用率。
52.图3为本发明de波形产生电路的另一示意图。波形产生电路300包括一核心电路310、一获取计算电路330、一闩锁电路340以及一数字模拟转换电路350。由于核心电路310的特性相似于图1的核心电路110，故不再赘述。另外，在本实施例中，获取计算电路330更提供一数据串ds3。在此例中，获取计算电路330具有一引脚p3，用以输出数据串ds3。由于获取计算电路330产生数据串ds3的方式相同于产生数据串ds1的方式，故不再赘述。
53.图4为本发明的数据表格321与数据串ds1～ds3之间的关系示意图。获取计算电路330可能将地址02、06及0a分别作为第一至第三起始地址。在此例中，获取计算电路330分别由地址02、06及0a开始读取数字数据，用以产生数据串ds1～ds3。在本实施例中，数据串ds1的数据顺序为d2～d11、d0、d1，数据串ds2的数据顺序为d6～d11、d0～d5，数据串ds3的数据顺序为d10、d11、d0～d9。
54.在一些实施例中，当获取计算电路330选择不同的起始地址时，相对应的输出波形间具有不同的相位差。举例而言，假设，获取计算电路330由地址02开始读取数字数据，并将读取结果作为数据串ds1，并由地址06开始读取数字数据，并将读取结果作为数据串ds2。在此例中，输出波形dac0_out与输出波形dac1_out之间具有一第一相位差。然而，当获取计算电路330由地址05开始读取数字数据，并将读取结果作为数据串ds2时，则输出波形dac0_out与输出波形dac1_out之间具有一第二相位差。在此例中，第二相位差可能小于第一相位差。在一些实施例中，当获取计算电路330由地址07开始读取数字数据，并将读取结果作为数据串ds2时，则输出波形dac0_out与输出波形dac1_out之间具有一第三相位差。在此例中，第三相位差可能大于第一相位差。
55.请回到图3，闩锁电路340接收并闩锁数据串ds1～ds3，并根据时钟信号clk1，将闩
锁的数据串ds1～ds3分别作为输入数据din_dac0～din_dac2。在本实施例中，闩锁电路340包括闩锁器341～343。由于闩锁器341～343的特性相似于图1的闩锁器141，故不再赘述。
56.数字模拟转换电路350接收并转换输入数据din_dac0～din_dac2，用以产生输出波形dac0_out～dac2_out。在一可能实施例中，数字模拟转换电路350包括数字模拟转换器351～353。数字模拟转换器351根据时钟信号clk2，转换输入数据din_dac0，用以产生输出波形dac0_out。数字模拟转换器352根据时钟信号clk2，转换输入数据din_dac1，用以产生输出波形dac1_out。数字模拟转换器353根据时钟信号clk2，转换输入数据din_dac2，用以产生输出波形dac2_out。由于数字模拟转换器351～353的特性相似于图1的数字模拟转换器151，故不再赘述。
57.在一可能实施例中，波形产生电路300更包括一触发电路360。触发电路360产生时钟信号clk2，用以触发数字模拟转换器351～353。以数字模拟转换器351为例。当数字模拟转换器351接收到时钟信号clk2时，数字模拟转换器351开始转换输入数据din_dac0。
58.在本实施例中，波形产生电路300更包括一开关电路370。开关电路370耦接于触发电路360与数字模拟转换器352及353之间。当一触发事件发生时，开关电路370传送时钟信号clk2予数字模拟转换器352及353。因此，数字模拟转换器352及353同时动作。然而，当触发事件未发生时，开关电路370不传送时钟信号clk2予数字模拟转换器352及353。因此，只有数字模拟转换器351动作，而数字模拟转换器352及353停止动作。
59.本发明并不限定开关电路370的架构。在一可能实施例中，开关电路370包括开关371及372。开关371耦接于触发电路360与数字模拟转换器353之间，并接收切换信号grpen。开关372耦接于触发电路360与数字模拟转换器352之间，并接收切换信号grpen。当触发事件发生时，切换信号grpen被使能。因此，开关371及372导通。当触发事件未发生时，切换信号grpen不被使能。因此，开关371及372不导通。
60.在其它实施例中，开关371及372接收不同的切换信号。在此例中，当不同的触发事件发生时，相对应的切换信号被使能，用以导通相对应的开关。举例而言，当第一触发事件发生时，开关371被导通。当第一触发事件未发生时，开关371不被导通。在此例中，当第二触发事件发生时，开关372被导通。当第二触发事件未发生时，开关372不被导通。
61.在本实施例中，数字模拟转换器351～353更接收操作电压avdd、dvdd、agnd以及dgnd。操作电压avdd及agnd用以供数字模拟转换器内部的模拟元件使用，其中操作电压avdd高于操作电压agnd。操作电压dvdd及dgnd用以供数字模拟转换器内部的数字元件使用，其中操作电压dvdd高于操作电压dgnd。
62.在一些实施例中，数字模拟转换器351～353更接收一上电控制信号(power on control)pon。当操作电压avdd、dvdd、agnd以及dgnd尚未稳定时，上电控制信号pon禁能。因此，数字模拟转换器351～353暂不动作。当操作电压avdd、dvdd、agnd以及dgnd稳定时，上电控制信号pon被使能。因此，数字模拟转换器351～353开始动作。
63.在其它实施例中，数字模拟转换器351～353更接收参考电压vrefp、vrefm。以数字模拟转换器351为例，数字模拟转换器351可能具有一电阻串。该电阻串接收参考电压vrefp及vrefm，并对参考电压vrefp进行分压操作，用以产生许多分压。在一可能实施例中，数字模拟转换器351根据输入数据din_dac2的数值，选择并输出相对应的分压。
64.在另一实施例中，数字模拟转换器351～353更接收一下电信号(power down)pd。
在此例中，当下电信号pd被使能时，数字模拟转换器351～353进入省电模式。在省电模式下，数字模拟转换器351～353暂停动作。
65.在其它实施例中，波形产生电路300更包括一开关电路380。开关电路380包括开关381～383。开关381耦接数字模拟转换器351。开关382耦接数字模拟转换器352。开关383耦接数字模拟转换器353。在此例中，开关381～383分别由切换信号sc1～sc3控制。当切换信号被使能时，相对应的开关输出相对应的输出波形。以开关383为例，当切换信号sc3被使能时，开关383输出输出波形dac2_out。当切换信号sc3未被使能时，开关383停止输出输出波形dac2_out。
66.图5为输出波形dac0_out～dac2_out的示意图。在取样时间点s1～s12，获取计算电路330通过引脚p1依序输出数字数据d2～d11、d0、d1。在此例中，数字数据d2～d11、d0、d1构成数据串ds1。闩锁器341闩锁数字数据d2～d11、d0、d1，并根据时钟信号clk1，依序输出数据串ds1的数字数据d2～d11、d0、d1。数字模拟转换器351将数字数据d2～d11、d0、d1转换成模拟信号。在本实施例中，数字模拟转换器351所产生的输出波形dac0_out为一弦波，但并非用以限制本发明。在其它实施例中，借由调整数字数据d2～d11、d0、d1的数值，便可调整输出波形dac0_out的振幅及形状。在一些实施例中，借由调整取样时间点s1～s12之间的时间间隔，便可调整输出波形dac0_out的频率。当数据串ds1的数据量愈多，输出波形dac0_out愈平滑。
67.在本实施例中，在取样时间点s1～s12，获取计算电路330通过引脚p2依序输出数字数据d10、d11、d0～d9。在此例中，数字数据d10、d11、d0～d9构成数据串ds2。闩锁器342闩锁数字数据d10、d11、d0～d9，并根据时钟信号clk1，依序输出数字数据d10、d11、d0～d9予数字模拟转换器352。数字模拟转换器352将数字数据d10、d11、d0～d9转换成模拟信号。在本实施例中，数字模拟转换器352所产生的输出波形dac1_out也为一弦波。
68.在取样时间点s1～s12，获取计算电路330通过引脚p3依序输出数字数据d6～d11、d0～d5。在此例中，数字数据d6～d11、d0～d5构成数据串ds3。闩锁器343闩锁数字数据d6～d11、d0～d5，并根据时钟信号clk1，依序输出数据串ds3的数字数据d6～d11、d0～d5予数字模拟转换器353。数字模拟转换器353将数字数据d6～d11、d0～d5转换成模拟信号。数字模拟转换器353所产生的输出波形dac2_out也是一弦波。
69.在本实施例中，输出波形dac0_out～dac2_out之间的相位差保持不变。举例而言，输出波形dac0_out与dac1_out之间具有120度的相位差，输出波形dac1_out与dac2_out之间具有120度的相位差。在其它实施例中，在取样时间点s12后，获取计算电路330继续通过引脚p1～p3重复输出数据串ds1～ds3。因此，数字模拟转换器351～353各自产生一连续弦波。
70.图6为本发明的波形产生电路的应用示意图。如图所示，操作系统600包括一核心电路610、一获取计算电路630、一闩锁电路640、一数字模拟转换电路650、一应用电路660以及一传感电路670。核心电路610建立多个数字数据。在一可能实施例中，数据表格621记录核心电路610所建立的数字数据。在另一可能实施例中，操作系统600更包括一存储器620，用以储存数据表格621。由于核心电路610及数据表格621的特性相同于图1的核心电路110及数据表格121，故不再赘述。
71.获取计算电路630根据数据表格121的数字数据，产生数据串ds1～ds3，并根据一
取样时间间隔，输出数据串ds1～ds3。数据串ds1～ds3的每一者包含数据表格121的数字数据。由于获取计算电路630产生数据串ds1～ds3的方式相同于图1获取计算电路130产生数据串ds1～ds3的方式，故不再赘述。在其它实施例中，获取计算电路630可能产生更多或更少的数据串。
72.在本实施例中，获取计算电路630根据一回授信号sfb，调整取样时间间隔，用以产生一更新取样时间间隔。在此例，获取计算电路630根据更新取样时间间隔，输出数据串ds1～ds3。在一可能实施例中，获取计算电路630根据回授信号sfb，调整图5的扫描时间点s1～s12的取样时间间隔。以扫描时间点s1与s2为例，获取计算电路630可能减少或增加扫描时间点s1与s2之间的扫描时间间隔。在此例中，当扫描时间点s1～s12的取样时间间隔改变时，输出波形dac0_out～dac2_out的频率也随之改变。
73.闩锁电路640接收并闩锁数据串ds1～ds3，并将数据串ds1～ds3分别作为输入数据din_dac0～din_dac2。由于闩锁电路640的特性与图1的闩锁电路140的特性相似，故不再赘述。在本实施例中，闩锁电路640同时输出输入数据din_dac0～din_dac2。
74.数字模拟转换电路650接收输入数据din_dac0～din_dac2，并将输入数据din_dac0～din_dac2由数字格式转换成模拟格式。在此例中，数字模拟转换电路650将转换后的模拟信号作为输出波形dac0_out～dac2_out。由于数字模拟转换电路650的特性与图1的数字模拟转换电路150的特性相似，故不再赘述。在本实施例中，数字模拟转换电路650同时提供输出波形dac0_out～dac2_out。
75.应用电路660根据输出波形dac0_out～dac2_out而运作。本发明并不限定应用电路660的种类。在一可能实施例中，应用电路660包括一马达。在此例中，应用电路660可能更包括一放大电路(未显示)。放大电路处理输出波形dac0_out～dac2_out，用以产生足以驱动马达的信号。因此，马达根据输出波形dac0_out～dac2_out而运转。在其它实施例中，应用电路660可能包括一喇叭或是一发光装置。在此例中，应用电路660根据输出波形dac0_out～dac2_out而发出声音或发光。
76.传感电路670检测应用电路660的运行状态，用以产生回授信号sfb。在一可能实施例中，传感电路670包括至少一霍尔元件(hall sensor)。霍尔元件根据马达的转速，产生回授信号sfb。在此例中，获取计算电路630根据回授信号sfb，调整图5的扫描时间点的取样时间间隔。
77.举例而言，在一初始期间，获取计算电路630根据一预设值，先设定取样时间点的时间间隔(如图5的两相邻取样时间点间的间隔)，再设定后的取样时间间隔，输出数据串ds1～ds3。此时，输出波形dac0_out～dac2_out的频率可能等于一第一频率(或称预设频率)。当获取计算电路630根据回授信号sfb，得知马达速度改变(如变快或变慢)时，获取计算电路630调整取样时间点的时间间隔，用以产生一更新取样时间间隔。获取计算电路630根据更新取样时间间隔，输出数据串ds1～ds3，用以调整输出波形dac0_out～dac2_out的频率。此时，输出波形dac0_out～dac2_out的频率可能等于一第二频率。在此例中，第二频率不同于第一频率。在其它实施例中，传感电路670包括一声音传感器(audio sensor)或是一光线传感器(photo sensor)。
78.在一些实施例中，输出波形dac0_out与dac1_out之间的相位差为120度，并且输出波形dac1_out与dac2_out之间的相位差为120度。在其它实施例中，核心电路610建立数字
数据后，获取计算电路630、闩锁电路640及数字模拟转换电路650可独立于核心电路610运作。在此例中，一旦核心电路610建立数字数据后，获取计算电路630、闩锁电路640及数字模拟转换电路650自行根据核心电路610所建立的数字数据而动作。核心电路610并不需要介入计算电路630、闩锁电路640及数字模拟转换电路650的运作。
79.在本实施例中，即使核心电路610闲置时，获取计算电路630、闩锁电路640及数字模拟转换电路650持续运作。此外，应用电路660及传感电路670也持续运作。在此例中，由于获取计算电路630根据回授信号sfb，调整取样时间间隔，故核心电路610可进行其它操作。
80.在其它实施例中，当获取计算电路630调整取样时间间隔时，获取计算电路630可能维持输出三特定数据，使得数字模拟转换电路650维持输出三个不同准位的直流值。举例而言，获取计算电路630可能将一第一特定数据、一第二特定数据以及一第三特定数据分别作为数据串ds1～ds3。因此，输出波形dac0_out～dac2_out分别维持在一第一特定电平、一第二特定电平以及一第三特定电平。在一可能实施例中，第一至第三特定电平均不相同。
81.在一些实施例中，获取计算电路630根据回授信号sfb暂停更新数据串ds1～ds3。在此例中，当传感电路670所接收到的磁通量或是电压达一预设数值时，获取计算电路630开始调整取样时间间隔。由于调整取样时间间隔的操作并不需要核心电路610的介入，故可节省核心电路610的功耗。在其它实施例中，当数字模拟转换电路650所产生的输出波形不具有完整周期时，数字模拟转换电路650继续输出相对应的输出波形，直到相对应的波形具有完整周期后，数字模拟转换电路650才会根据调整后的输入数据而动作。
82.除非另作定义，在此所有词汇(包含技术与科学词汇)均属本领域技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。虽然“第一”、“第二”等术语可用于描述各种元件、数据及电平，但这些元件、数据及电平不应受这些术语的限制。这些术语只是用以区分一个元件、数据及电平和另一个元件、数据及电平。
83.虽然本发明已以较佳实施例所述如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来说，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视前附的权利要求所界定者为准。