微型LED及其制造方法与流程

微型led及其制造方法
技术领域
1.本发明涉及半导体器件和半导体器件的制造方法，具体地，本发明涉及微型led和制造微型led的改进方法。


背景技术：

2.用于发光的标准发光二极管(led)通常大于200μm
×
200μm。微型led是具有高密度的微型尺寸led的阵列，其水平尺寸小至小于100μm
×
100μm。因此，微型led可以被定义为水平尺寸(长度和宽度)小于100μm
×
100μm一直到几十纳米或甚至更小的led结构。
3.过去，已经尝试使用已知技术来制造微型led。例如，先前尝试使用普通的led外延和激光剥离、静电承载和弹性体冲压来进行转移。然而，将该方法应用于如微型led小的器件存在一些问题。
4.这些问题包括：
[0005]-普通led外延对于在微型led的同一芯片上生成所有三种主色(rgb)具有挑战性。
[0006]-针对绿色和红色微型led的效率低。
[0007]-总是需要干法蚀刻来限定微型尺寸led台面。由于led尺寸较小，因此对led结构侧壁的等离子体损坏将影响器件的发射效率和寿命。
[0008]-激光剥离产量低且昂贵。
[0009]-转印-由于预先存在的应变/弯曲问题而导致产量低。
[0010]
由于这些问题，传统led制造技术对于高品质微型led的生产而言并不令人满意。


技术实现要素：

[0011]
本技术涉及制造微型led的改进方法以及使用该方法制造的微型led。本发明在独立权利要求中限定，现在将参考该独立权利要求。本发明的优选或有利特征在从属权利要求中阐述。
[0012]
该微型led优选由iii-v族半导体材料形成，特别优选地由iii族氮化物半导体材料形成。
[0013]“iii-v”族半导体包括iii族元素(例如ga、al和in)与v族元素(例如n、p、as和sb)的二元、三元和四元合金，并且对于包括光电子学的许多应用受到了很大关注。
[0014]
特别受关注的是被称为“iii族氮化物”材料的半导体材料类别，其包括氮化镓(gan)、氮化铟(inn)和氮化铝(aln)及其三元和四元合金。iii族氮化物材料不仅在固态照明和电力电子学方面取得了商业上的成功，而且对于量子光源和光-物质相互作用也表现出特别的优势。
[0015]
虽然各种iii族氮化物材料在商业上是受关注的，但是氮化镓(gan)被广泛地认为是最重要的新型半导体材料之一，并且对于许多应用受到特别的关注。
[0016]
已知的是将孔引入到体gan中可深刻地影响其材料特性，例如其折射率。因此，通过改变gan的孔隙度来调整gan的光学特性的可能性使得多孔gan对于光电子应用受到很大
的关注。
[0017]
本发明将参考gan进行描述，但可有利地应用于替代的iii族氮化物材料。
[0018]
涉及iii-v族半导体材料的多孔化的现有公报包括国际专利申请pct/gb2017/052895(公开为wo2019/063957)和pct/gb2019/050213(公开为wo2019/145728)。
[0019]
本发明人已经发现，使用本发明可以有利地提供微型led和微型led阵列。
[0020]
制造微型led的方法
[0021]
根据本发明的第一方面，提供了一种制造微型led的方法，包括以下步骤：
[0022]
在iii族氮化物材料的多孔区域上方形成iii族氮化物材料的n掺杂连接层；
[0023]
在n掺杂连接层上形成电绝缘掩模层；
[0024]
去除掩模的一部分以暴露n掺杂连接层的暴露区域；以及
[0025]
在n掺杂连接层的暴露区域上形成led结构。
[0026]
形成电绝缘(电介质)掩模层且然后去除掩模的一部分以暴露n掺杂连接层的暴露区域，产生了上面可以形成微型led的led结构的模板或“覆盖区”。暴露区域的尺寸和形状可以通过控制掩模的被去除的部分的尺寸和形状来控制。然后可以将随后的半导体材料层沉积到暴露区域上以形成led结构。通过控制暴露区域的尺寸和形状，可以控制随后形成的led结构的水平尺寸(长度和宽度)和形状。这种尺寸控制对于生长具有极小水平尺寸的微型led结构特别有利。
[0027]
在现有技术中，生长大尺度led结构，然后通过蚀刻通道将其分成微型led，以将该结构切割成期望水平尺寸的微尺度平台或“台面”。在用这种现有技术制造的微型led中，对led结构侧壁的蚀刻损坏可能对微型led形成的微小像素产生显著影响。这可能损害微型led的可靠性和亮度。
[0028]
本发明的方法有利地意味着微型led的led结构形成在具有正确尺寸和形状的预定暴露区域中，以形成微型led。由于本发明中的暴露区域控制led结构的覆盖区，因此led结构可有利地首先形成为适当尺寸，因此不需要蚀刻本发明的led结构来减小其水平尺寸。因此，所得到的微型led避免了现有技术方法中发生的任何干法蚀刻损坏。
[0029]
避免对微型led的有源层的干法蚀刻损坏与使用现有技术制备的微型led相比产生显著的益处，使得使用本方法制造的微型led有利地更可靠且更亮。
[0030]
本发明的另一益处是，即使对于尺寸仅为几微米的非常小的微型led结构，也直接制造与led结构的n掺杂部分的n电接触。本发明允许通过以下方式来简单地制造n接触：去除电绝缘掩模层的另外部分以暴露n掺杂连接层上的第二暴露区域，并在第二暴露区域上沉积导电接触。
[0031]
形成led结构的步骤可以包括根据本领域中的传统方法生长led结构。即，led结构可以使用已知的半导体沉积技术生长，并且可以具有各种传统的led外延层。虽然本文将以示例的方式来描述示例性led结构，但各种各样的led结构(包括层厚度、材料和掺杂水平的各种组合)在本领域中是已知的，并且本领域技术人员将了解其可与本发明一起使用。然而，在本发明中，led结构仅在n掺杂连接层的一个或多个暴露区域上形成、生长或沉积。
[0032]
形成led结构的步骤优选地包括：在n掺杂连接层的暴露区域上形成：
[0033]
n掺杂部分；
[0034]
p掺杂部分；以及
[0035]
位于n掺杂部分与p掺杂部分之间的发光区域。
[0036]
制造微型led的方法可包括电化学多孔化iii族氮化物材料层以形成iii族氮化物材料的多孔区域的第一步骤。这可以使用国际专利申请pct/gb2017/052895(公开为wo2019/063957)和pct/gb2019/050213(公开为wo2019/145728)中阐述的晶片尺度多孔化工艺来实现。该步骤应该在多孔区域上方形成iii族氮化物材料的n掺杂连接层之前进行，使得连接层也没有被电化学多孔化。
[0037]
该方法可以优选地包括以下步骤：借助iii族氮化物材料的无孔层通过电化学多孔化形成iii族氮化物材料的多孔区域，使得iii族氮化物材料的无孔层形成无孔中间层。无孔中间层可以有利地提供用于连接层的过生长的光滑表面，随后中间层定位于多孔区域与n掺杂iii族氮化物连接层之间。
[0038]
多孔区域可以通过在衬底上使iii族氮化物材料的一个或多个层或区域多孔化来形成。衬底可以是硅、蓝宝石、sic、β-ga2o3。衬底的晶体取向可以是极性、半极性或非极性取向。衬底厚度通常可在100μm至1500μm之间变化。
[0039]
多孔区域可以是多孔层，使得该方法包括以下步骤：在iii族氮化物材料的多孔层上方形成iii族氮化物材料的n掺杂连接层。优选地，多孔区域可以是连续多孔的多孔层，例如由多孔iii族氮化物材料的连续层形成。
[0040]
多孔区域可以包括多个多孔层，并且可选地包括多个无孔层。在本发明的优选实施例中，多孔区域是交替的多孔层和无孔层的叠层，其中叠层的顶面限定多孔区域的顶部，而叠层的底面限定多孔区域的底部。iii族氮化物材料的n掺杂连接层可以形成在包括iii族氮化物材料的多孔层的叠层的多孔区域上方。
[0041]
替代性地，多孔区域可以是包含一个或多个多孔区域(例如在iii族氮化物材料的其它无孔层中的一个或多个多孔区域)的iii族氮化物材料层。
[0042]
在优选实施例中，多孔区域或多孔层可以具有等于上面生长多孔层或区域的衬底的水平尺寸(宽度或长度)的水平尺寸。例如，传统衬底晶片尺寸可以具有各种尺寸，例如1cm2、或2英寸、4英寸、6英寸、8英寸、12英寸、或16英寸直径。然而，通过图案化一个或多个层和/或在同一层中沉积不同载流子浓度的区域，可以形成不跨越整个衬底的较小多孔区域。因此，多孔层或区域的水平尺寸可以从像素的约1/10(例如0.1μm)变化到衬底本身的水平尺寸。
[0043]
在衬底上生长n掺杂iii族氮化物半导体材料的层或层的叠层。iii族氮化物层可以包含这些元素中的一种或组合：al、ga、in(三元或四元层)。iii族氮化物叠层的厚度优选在10nm至4000nm之间。iii族氮化物层的掺杂浓度可在1
×
10
17
cm-3
至5
×
10
20
cm-3
之间。
[0044]
优选地，在掺杂材料被多孔化之前，在掺杂材料上方沉积未掺杂的iii族氮化物材料的中间层。中间层优选具有在1nm至3000nm之间、优选在5nm至2000nm之间的厚度。
[0045]
在优选实施例中，掺杂区域由在高/低掺杂区的序列中的层的交替叠层构成。叠层可以由高/低掺杂区对构成，优选地其中，叠层包含5至50对层。各个高掺杂层的厚度可以在10nm至200nm之间变化，并且低掺杂层的厚度可以在5nm至180nm之间。
[0046]
如本领域所知，电化学多孔化从iii族氮化物材料的n型掺杂区域去除材料，并在半导体材料中产生空孔。
[0047]
在优选实施例中，在iii族氮化物材料的多个多孔层的叠层上方形成iii族氮化物
材料的n掺杂连接层。因此，多孔区域可以是其中至少一些层是多孔的iii族氮化物材料层的叠层，而不是iii族氮化物材料的单多孔层。
[0048]
多孔层的叠层可以优选地是交替的多孔层和无孔层的叠层。优选地，叠层包括5至50对一个堆叠在另一个的顶部的多孔层和无孔层。多孔层可以优选具有10nm至200nm之间的厚度，并且无孔层可以优选具有5nm至180nm之间的厚度。
[0049]
多孔区域或多孔区域中的各个多孔层可具有1％至99％之间的孔隙度。优选地，多孔区域或叠层中的各个多孔层具有10％至90％之间的孔隙度。
[0050]
在特别优选的实施例中，多孔层的叠层包括多孔分布式布拉格反射器(dbr)，使得方法包括以下步骤：在iii族氮化物材料的多孔dbr上形成iii族氮化物材料的n掺杂连接层。多孔dbr可由交替的多孔层/无孔层的叠层形成，因为相邻层之间的不同孔隙度产生相邻层的折射率的差异。
[0051]
通过控制iii族氮化物材料的交替多孔/无孔堆叠层的厚度以及多孔层的孔隙度，可以控制dbr的光学特性以反射特定波长的光。
[0052]
在第一优选实施例中，dbr可被配置为反射led结构的发射波长的光。这意味着从led结构沿dbr方向发射的光被反射回来，从而增加了沿预期方向从微型led发射出的光量。这有利地增加了微型led的亮度。
[0053]
在第二优选实施例中，dbr可被配置为透射led结构的发射波长的光，但阻挡另一波长的光的透射。微型led可以被配置为使得器件的发射方向穿过dbr，使得dbr充当滤光器，由led结构发射的光必须穿过该滤光器以离开器件。dbr于是可以有利地防止不想要的波长透射出led器件。
[0054]
dbr可有利地配置为对于期望波长的光提供＞90％的反射率或透射率。通过改变dbr中的层结构和厚度，可以调整dbr的反射率或透射特性以适应不同的波长。例如，可以调整dbr的反射率/透射率，以对于约450nm的蓝光或者对于绿光(520nm-540nm)或红光(615nm-640nm)提供＞90％的反射率/透射率。
[0055]
在区域上方生长iii族氮化物材料的n掺杂连接层，优选通过沉积到无孔中间层上。
[0056]
iii族氮化物材料的n掺杂连接层优选具有200nm至2000nm之间的厚度。iii族氮化物材料的n掺杂连接层可以优选具有至少1
×
10
18
cm-3
的n型载流子浓度。
[0057]
掩模层优选通过在iii族氮化物材料的n掺杂连接层上方沉积电介质材料层而形成。优选地，掩模层沉积在iii族氮化物材料的n掺杂连接层的整个表面上方，使得连接层完全被电介质材料覆盖。掩模层可以由sio2、sin、sion、alo
x
或任何其它合适的电介质材料形成。
[0058]
掩模层的厚度可以在5nm至1000nm之间，优选在200nm至800nm之间，特别优选在400nm至600nm之间。
[0059]
掩模层可以通过传统沉积技术来沉积，例如等离子体增强化学气相沉积(pecvd)、溅射、原子层沉积(ald)、蒸镀或原位金属有机化学气相沉积(mocvd)。
[0060]
可以使用标准光刻技术来去除掩模层的部分，以在非导电掩模层中产生一个或多个开口，该一个或多个开口暴露下面的n掺杂连接层的区域。去除掩模层的一部分的步骤可以涉及湿法蚀刻或干法蚀刻，例如电感耦合干法蚀刻(icp-rie)。
[0061]
一个或多个暴露区域的水平尺寸(穿过掩模层的开口的长度和宽度)和形状控制待生长在暴露区域中的led结构的水平尺寸和形状。
[0062]
连接层的一个或多个暴露区域可以形成为任何期望的形状，并且可以通过图案化和光刻去除掩模层的部分来控制。例如，暴露区域的形状可以是圆形、正方形、矩形、六边形或三角形。
[0063]
暴露区域的尺寸应当是微型led的尺寸。例如，暴露区域的宽度和/或长度(或直径，如果暴露区域是圆形的话)可以在0.05μm至100μm之间，优选地在0.05μm至30μm之间，特别优选地小于10μm，例如在0.1μm至10μm之间或在0.5μm至10μm之间。在优选实施例中，暴露区域的长度、宽度或直径可以小于50μm，或小于40μm，或小于30μm，或小于20μm或小于10μm。特别优选地，暴露区域的宽度或直径可以小于10μm，使得在暴露区域生长的led结构形成尺寸小于10μm的微型led像素。
[0064]
一旦n掺杂连接层的暴露区域已经形成在电介质掩模层中，就可以在暴露区域中生长led结构，使得led结构与n掺杂连接层接触。
[0065]
包括n掺杂部分、发光区域和p掺杂部分的led结构的水平尺寸优选地与暴露区域的水平尺寸相同，因为led结构生长在暴露区域中并继承其水平尺寸。这意味着微型led可以以适当的尺寸生长，而不需要蚀刻步骤来减小led结构的水平尺寸。
[0066]
在暴露区域中可生长各种led结构，同时获得本发明的益处。所有这些led结构通常包括n掺杂部分、发光区域和p掺杂部分，而且可选地包括在led外延中典型的半导体材料的另外层。下面描述适用于本发明的示例性led结构。
[0067]
在优选实施例中，led结构的n掺杂部分生长在连接层的暴露区域上，使得n掺杂部分与n掺杂连接层直接接触。
[0068]
n掺杂部分可以包括iii族氮化物材料的第一n掺杂层，并且优选地具有在0.2μm至3μm之间的厚度以及至少1
×
10
19
cm-3
的n型掺杂浓度。
[0069]
n掺杂部分可以包括在第一n掺杂层上方的iii族氮化物材料的第二n掺杂层。第二n掺杂层可以包括包含铟的iii族氮化物层、或者具有或不具有铟的薄iii族氮化物层的叠层、或者铟的原子百分比在整个层或叠层上变化的体层或iii族氮化物层的叠层。例如，n掺杂区域可以是n-gan层或n-ingan层，或者替代性地，n掺杂区域可以是n-gan/n-ingan交替层的叠层、或者在交替层中具有不同数量的铟的n-ingan/n-ingan交替层的叠层。
[0070]
第二n掺杂层中的铟原子百分比可以在0.5％至25％之间变化。第二n掺杂层的总厚度可以在2nm至200nm之间变化。如果第二n掺杂层包括层的叠层，那么叠层中的各个单独层的厚度可以优选地在1nm至40nm之间变化。
[0071]
iii族氮化物材料的第二n掺杂层可以具有在1
×
10
17
cm-3
至5
×
10
20
cm-3
之间的n掺杂浓度。
[0072]
在暴露区域中生长led结构的n型部分之后，在n型部分上过生长led的发光区域。
[0073]
发光区域可以包括一个或多个iii族氮化物发光层，优选地是氮化铟镓(ingan)发光层。发光层或各个发光层优选地包括量子阱或纳米结构层，该纳米结构层包括量子结构，例如量子点、分段或不连续量子阱。
[0074]
发光层或各个发光层优选地包括具有在10％至40％之间的原子铟含量的iii族氮化物材料。发光层的铟含量可以根据期望的发射波长选择在不同的水平。在优选实施例中，
发光层可以具有在12％至18％之间、优选高于13％的铟含量，或在20％至30％之间、优选高于22％的铟含量，或在30％至40％之间、优选高于33％的铟含量。
[0075]
一个或多个发光层可具有组成in
x
ga
1-x
n，其中，0.10≤x≤0.40，优选0.12≤x≤0.18，或0.20≤x≤0.30，或0.30≤x≤0.40。
[0076]
在优选实施例中，发光区域包括一个或多个ingan量子阱，优选地1至7个量子阱。各个量子阱层的厚度可以在1.5nm至8nm之间变化。
[0077]
量子阱可以用或可以不用薄的(0.5nm至3nm)iii族氮化物层覆盖。
[0078]
iii族氮化物势垒层可以包含这些元素中的一种或组合：al、ga、in(三元或四元层)。
[0079]
发光区域的量子阱和势垒优选在600℃至800℃的温度范围内生长。
[0080]
led结构可以包括在量子阱与p掺杂部分之间的iii族氮化物材料的覆盖层，优选地其中，覆盖层是未掺杂的并且具有在5nm至30nm之间的厚度。
[0081]
p掺杂部分在发光区域上方过生长，并且包括p掺杂iii族氮化物层和定位于p掺杂iii族氮化物层与发光区域之间的p掺杂氮化铝镓层。p掺杂氮化铝镓层是在覆盖层与p型层之间的电子阻挡层(ebl)，其中，电子阻挡层包含5at％至25at％的铝，优选地其中，电子阻挡层具有在10nm至100nm之间的厚度。
[0082]
p掺杂iii族氮化物层优选具有在5
×
10
18
cm-3
至8
×
10
20
cm-3
之间的p型掺杂浓度。p掺杂iii族氮化物层可以包含in和ga，并且厚度可以在20nm至200nm之间，优选地在50nm至100nm之间。掺杂浓度可以在整个层上变化，并且可以在层的最后10nm-30nm中具有掺杂水平的尖峰。为了活化mg受体，可以在mocvd反应器内或在退火炉中对结构进行退火。在n2或n2/o2环境中，退火温度可以在700℃至850℃的范围内。
[0083]
由于ebl和p掺杂层都是p型掺杂的，所以这些层可以被称为p掺杂区域。
[0084]
在形成n掺杂部分、发光区域和p掺杂部分之后，方法可以包括以下步骤：在led结构和电绝缘掩模层上方沉积一个或多个钝化层。钝化层由电介质材料形成，并且覆盖led结构以及掩模层的表面和侧壁。沉积的第一钝化层可以是例如al2o3(10-100nm厚的层)(通过原子层沉积来沉积)，并且随后可以是溅射或等离子体增强化学气相沉积的sio2、sin或sion(50-300nm厚的层)。al2o3可在50℃至150℃之间沉积，而sio2、sin和sion可在250℃至350℃之间沉积。溅射过程可以在室温下进行。
[0085]
方法可以包括以下的另外步骤：去除钝化层的第一部分，并且形成与p掺杂部分的电连接；去除钝化区域的第二部分和掩模的第二部分以暴露n掺杂连接层的第二暴露区域，并且在n掺杂连接层的第二暴露区域中形成电接触。钝化层和电介质掩模层的部分可以通过湿法蚀刻、干法蚀刻或两者的组合来去除。对于湿法蚀刻缓冲氧化物蚀刻，可以使用稀释的氢氟酸、磷酸或其混合物。
[0086]
这些步骤可以顺序进行。例如，方法可以包括以下步骤：去除钝化层的第一部分，并且形成与p掺杂部分的电接触。在优选实施例中，可以使用透明导电层来形成与led结构的p掺杂层的p接触，并且透明导电层的至少一部分覆盖有金属接触。该金属接触可以是镍、钛、铂和金的组合。透明导电层的厚度可以在20nm至250nm之间。
[0087]
方法可以包括以下的另外步骤：去除掩模的第二部分，并且如果需要的话去除钝化层的第二部分，以暴露n掺杂连接层的第二暴露区域，并且在n掺杂连接层的第二暴露区
域中形成电接触。可以通过在n掺杂连接层的第二暴露区域上沉积金属接触来形成电接触。该金属接触可以是例如钛、铂和金的组合。优选实施例
[0088]
在优选实施例中，制造微型led的本方法包括以下步骤：
[0089]
步骤1-通过沉积具有不同载流子密度的gan的交替层并使用国际专利申请第pct/gb2017/052895号中阐述的多孔化技术，来在衬底上形成分布式布拉格反射器(dbr)。
[0090]
步骤2-在多孔化的dbr的顶部上过生长n-(al,in)gan(重掺杂的n型(al,in)gan，例如n-gan、n-algan或n-ingan)层。
[0091]
步骤3-在n-gan的顶面上沉积电介质材料(例如sio2)层。
[0092]
步骤4-通过光刻、或纳米压印、或任何其它合适的技术来图案化电介质材料，然后通过湿法化学或干法蚀刻工艺来去除电介质层的部分。去除一些电介质层暴露了下面的n-gan的一部分。电介质的去除区域微型led的形状和尺寸，例如100μm
×
100μm或更小。
[0093]
步骤5-在n-(al,in)gan的暴露部分上沉积量子阱(qw)有源发光区域(其可包括多个量子阱)。量子阱可以是ingan、algan、inn、inaln、alingan，而围绕量子阱层的量子势垒可以是gan、aln、algan、alingan、inaln。量子阱、其结构及其功能在国际专利申请第pct/gb2019/050213号中定义。qw的水平尺寸与n-(al,in)gan的暴露部分的水平尺寸相同。这意味着qw区域是微型led期望的尺寸。
[0094]
步骤6-在量子阱区域的顶部上沉积p-(al,in)gan(重掺杂p型(al,in)gan)层。p-gan层的水平尺寸与qw的水平尺寸相同，并且与n-gan的暴露部分相同。因此，p-gan和qw形成具有微型led期望的水平尺寸的叠层。
[0095]
步骤7-在第一电介质层的顶部上沉积第二电介质材料(例如sio2)层，使得第二电介质层覆盖qw和p-(al,in)gan层的边缘或侧壁。该第二电介质材料层是钝化层。
[0096]
步骤8-在p-(al,in)gan上方形成p电接触，使得其与p-(al,in)gan层电接触。
[0097]
步骤9-通过湿法化学或干法蚀刻工艺去除电介质层的部分，以暴露n-(al,in)gan层的部分。
[0098]
步骤10-在n-(al,in)gan的暴露部分中沉积n电接触，使得n接触与n-(al,in)gan电接触。
[0099]
步骤11-用已知技术钝化第二sio2层。等离子体蚀刻用于芯片分割和转移。
[0100]
该方法意味着微型led的有源qw和p-(al,in)gan层没有遭受任何干法蚀刻损坏。并且可以非常容易地制造n接触。
[0101]
与使用现有技术制备的微型led相比，避免对微型led的有源层的干法蚀刻损坏产生显著的益处。在用现有技术制造的微型led中，对p-gan和qw层的侧壁的蚀刻损坏可能对微型led形成的微小像素产生显著影响。这可能损害微型led的可靠性和亮度。
[0102]
使用本方法制造的微型led不会暴露于led叠层侧壁上的等离子体蚀刻损坏，因此有利地更加可靠和明亮。
[0103]
如果期望，半导体结构的层可以通过国际专利申请pct/gb2017/052895(公开为wo2019/063957)和pct/gb2019/050213(公开为wo2019/145728)中阐述的电化学蚀刻来多孔化。
[0104]
上述方法涉及p侧出光led配置。
[0105]
通过并入“倒装芯片”步骤并将微型led粘结到硅cmos底板，可以使用类似的方法
来制造n侧出光微型led。
[0106]
sio2仅是适于掩蔽和钝化的电介质的示例，而是可以替代性地使用其他电介质。
[0107]
半导体材料层可以通过外延生长来沉积。所述层可以通过分子束外延(mbe)、金属有机化学气相沉积(mocvd)(也称为金属有机气相外延(movpe))、氢化物气相外延(hvpe)、氨热工艺或适于生长iii族氮化物材料的其它传统工艺形成。
[0108]
制造微型led阵列
[0109]
根据本发明的第二方面，提供了一种制造微型led阵列的方法，包括以下步骤：
[0110]
在iii族氮化物材料的多孔区域上方形成iii族氮化物材料的n掺杂连接层；
[0111]
在n掺杂iii族氮化物层上形成电绝缘掩模层；
[0112]
去除掩模的一部分以暴露n掺杂连接层的暴露区域的阵列；以及
[0113]
在n掺杂连接层的各个暴露区域上形成led结构。
[0114]
制造微型led阵列的方法优选地包括第一方面的方法，其中，形成n掺杂连接层的多个暴露区域，并且在这些暴露区域中形成多个led结构。通过去除掩模层的部分以暴露暴露区域的阵列，微型led阵列的布局可以被设计为具有由微型led形成的期望尺寸和密度的像素。
[0115]
微型led阵列可以有利地形成在单个衬底上，并且可以使用在连接层的各个暴露区域上同时沉积半导体材料层的沉积步骤来同时形成多个led结构。
[0116]
使用该方法，可以形成微型led阵列而不需要任何蚀刻步骤来将led结构切割成单个像素期望的水平尺寸。因此，阵列中的微型led避免了对led结构侧壁的任何蚀刻损坏。
[0117]
第二方面的方法可以有利地包括上文关于本发明的第一方面描述的任何和所有特征。
[0118]
微型led
[0119]
本发明的另一方面涉及一种微型led，其可以是通过上述方法制造的微型led。
[0120]
根据本发明的第三方面，提供了一种微型led，包括：
[0121]
在iii族氮化物材料的多孔区域上方的iii族氮化物材料的n掺杂连接层；
[0122]
在n掺杂iii族氮化物层上的电绝缘掩模层；以及
[0123]
led结构，
[0124]
其中，led结构的至少一部分延伸穿过电绝缘掩模层中的间隙，并且与n掺杂连接层接触。
[0125]
微型led优选地是使用上文关于本发明第一方面描述的方法制造的微型led。
[0126]
多孔区域可以是多孔层，使得该方法包括以下步骤：在iii族氮化物材料的多孔层上方形成iii族氮化物材料的n掺杂连接层。在一些实施例中，多孔区域可以包括多个多孔层，并且可选地包括多个无孔层。在本发明的优选实施例中，多孔区域是交替的多孔层和无孔层的叠层，其中叠层的顶面限定多孔区域的顶部，而叠层的底面限定多孔区域的底部。iii族氮化物材料的n掺杂连接层可以形成在包括iii族氮化物材料的多孔层的叠层的多孔区域上方。
[0127]
在优选实施例中，在iii族氮化物材料的多个多孔层的叠层上方定位iii族氮化物材料的n掺杂连接层。因此，多孔区域可以是其中至少一些层是多孔的iii族氮化物材料层的叠层，而不是iii族氮化物材料的单多孔层。
[0128]
多孔层的叠层可以优选地是交替的多孔层和无孔层的叠层。优选地，叠层包括5至50对一个堆叠在另一个的顶部的多孔层和无孔层。多孔层可以优选具有10nm至200nm之间的厚度，并且无孔层可以优选具有5nm至180nm之间的厚度。
[0129]
优选地，多孔区域或叠层中的各个多孔层具有10％至90％之间的孔隙度。
[0130]
微型led优选地包括在多孔区域与n掺杂iii族氮化物连接层之间的iii族氮化物材料多孔区域的无孔中间层。由于多孔区域优选使用pct/gb2017/052895(公开为wo2019/063957)和pct/gb2019/050213(公开为wo2019/145728)的方法借助iii族氮化物材料的无孔层通过电化学多孔化形成，因此iii族氮化物材料的无孔层通常形成保留在多孔区域顶部的无孔中间层。无孔中间层可以有利地提供用于在制造期间过生长连接层的光滑表面。
[0131]
在特别优选的实施例中，多孔层的叠层包括多孔分布式布拉格反射器(dbr)，使得在iii族氮化物材料的多孔dbr上方定位iii族氮化物材料的n掺杂连接层。多孔dbr可由交替的多孔层/无孔层的叠层组成，因为相邻层之间的不同孔隙度产生相邻层的折射率的差异。
[0132]
微型led可包括定位于多孔区域与连接层之间的无孔iii族氮化物材料的中间层。中间层优选具有1nm至3000nm、优选5nm至2000nm的厚度。
[0133]
iii族氮化物材料的n掺杂连接层优选具有200nm至2000nm之间的厚度。iii族氮化物材料的n掺杂连接层可以优选具有至少1
×
10
18
cm-3
的n型载流子浓度。
[0134]
掩模层优选在iii族氮化物材料的n掺杂连接层的整个表面上方延伸，使得除了led结构之外，连接层完全被电介质材料覆盖。掩模层可以由sio2、sin、sion、alo
x
或任何其它合适的电介质材料形成。
[0135]
掩模层的厚度可以在5nm至1000nm之间，优选在200nm至800nm之间，特别优选在400nm至600nm之间。
[0136]
led结构可具有任何期望的形状，因为led结构的覆盖区可在制造期间通过图案化及光刻去除掩模层的部分来控制。例如，led结构的覆盖区(在平面图中看到)的形状可以是圆形、正方形、矩形、六边形或三角形。
[0137]
led结构具有被分类为“微型led”的水平尺寸。例如，led结构的宽度和/或长度(或直径，如果led是圆形的话)可以在0.05μm至100μm之间，优选地在0.05μm至30μm之间，特别优选地小于10μm，例如在0.1μm至10μm之间或在0.5μm至10μm之间。在优选实施例中，led结构的长度、宽度或直径可以小于50μm，或小于40μm，或小于30μm，或小于20μm或小于10μm。特别优选地，led结构的宽度或直径可以小于10μm，使得在led结构形成尺寸小于10μm的微型led像素。
[0138]
一种led结构包括：
[0139]
n掺杂部分；
[0140]
p掺杂部分；以及
[0141]
位于n掺杂部分与p掺杂部分之间的发光区域。
[0142]
led结构的至少一部分优选地延伸穿过电绝缘电介质掩模层，使得led结构与n掺杂连接层电接触。
[0143]
如上文关于本发明的第一方面解释的，led结构可采取具有不同厚度、组成及载流子浓度的层的各种不同形式。
[0144]
上文关于本发明第一方面描述的微型led的特征同样适用于第三方面的微型led。
[0145]
微型led可包括多孔dbr。
[0146]
微型led可以包括有源层，其可以是量子阱或量子层(例如包含多个3d量子结构的多孔化量子阱)。量子阱可以是ingan、algan、inn、inaln、alingan，而围绕量子阱层的量子势垒可以是gan、aln、algan、alingan、inaln。
[0147]
微型led可以具有小于100μm
×
100μm一直到几十纳米或甚至更小的水平尺寸(长度和宽度)。在这种情况下，led的“高度”是在预期发光方向上的尺寸。
[0148]
微型led优选包括有源层(其可以是量子阱)和p-gan层。有源层和p-gan层的侧壁优选地被电介质材料(例如sio2)覆盖。
[0149]
微型led优选地包括第一电介质材料层以及在第一层顶部上的第二电介质材料“钝化”层。电介质材料钝化层优选在有源层和p-gan层的侧壁上延伸。
[0150]
微型led阵列
[0151]
根据本发明的第四方面，提供了一种微型led阵列，包括形成在衬底上的根据本发明第三方面的多个微型led。
[0152]
微型led阵列可以包括：在iii族氮化物材料的多孔区域上方的iii族氮化物材料的n掺杂连接层；
[0153]
在n掺杂iii族氮化物层上的电绝缘掩模层；以及
[0154]
多个led结构，
[0155]
其中，各个led结构的至少一部分延伸穿过电绝缘掩模层中的间隙，并且与n掺杂连接层接触。
[0156]
微型led阵列是微型led的有序系列或布置，例如，多个行和列的规则形成，各个行和列包含多个微型led。
[0157]
微型led阵列可以是使用本发明第二方面的方法制造的微型led阵列。
[0158]
上文关于本发明的第一方面、第二方面、第三方面或第四方面中的任何一个方面描述的所有特征同样适用于本发明的其它方面。
附图说明
[0159]
现在将参考附图来描述本发明的特定实施例，附图中：
[0160]
图1例示了根据本发明的适用于微型led或微型led阵列的多孔模板；
[0161]
图2至图18例示了根据本发明优选实施例的制造两个微型led的阵列的步骤；以及
[0162]
图19至图25例示了根据本发明优选实施例的制造微型led的方法。
具体实施方式
[0163]
图1例示了根据本发明的适用于微型led的多孔模板。
[0164]
该多孔模板包括在衬底上的iii族氮化物材料的多孔区域，其中在多孔区域的顶面上布置iii族氮化物材料的无孔层。可选地，在衬底与多孔区域之间可以有另外的iii族氮化物材料层。
[0165]
如上文更详细地描述的，多孔区域可以通过以下方式来提供：外延生长iii族氮化物材料的n掺杂区域，然后生长iii族氮化物材料的未掺杂层，并且使用国际专利申请pct/
gb2017/052895(公开为wo2019/063957)和pct/gb2019/050213(公开为wo2019/145728)中阐述的多孔化工艺使n掺杂区域多孔化。
[0166]
多孔区域可以包括一层或多层的一种或多种iii族氮化物材料，并且可以具有一定范围的厚度。在优选实施例中，多孔区域可以例如包括gan和/或ingan。
[0167]
在优选实施例中，根据本发明的微型led包括以下层，并且可以使用下面描述的逐步工艺来制造。
[0168]
以下对微型led的led结构的描述涉及从下到上描述的顶部发射架构，但是本发明同样适用于底部发射架构。
[0169]
图2-衬底和用于多孔化的iii族氮化物层
[0170]
相容的衬底用作外延生长的起始表面。衬底可以是硅、蓝宝石、sic、β-ga2o3、gan、玻璃或金属。衬底的晶体取向可以是极性、半极性或非极性取向。衬底尺寸可以在1cm2、2英寸、4英寸、6英寸、8英寸、12英寸、16英寸直径和以上变化，并且衬底可以具有大于1μm(例如在1μm至15000μm之间)的厚度。优选地，衬底是半导体晶片。本发明的优点在于，可以在全尺寸半导体晶片上同时制造微型led阵列。虽然所例示的示例示出了两个微型led形成于共用模板上，但可使用相同方法在同一晶片上同时制造许多微型led的阵列。
[0171]
在衬底上外延生长iii族氮化物材料层或iii族氮化物材料层的叠层。iii族氮化物层可以包含这些元素中的一种或组合：al、ga、in(二元、三元或四元层)。
[0172]
iii族氮化物叠层的厚度t优选为至少10nm，或至少50nm，或至少100nm，例如在10nm至10000nm之间，优选4000nm。
[0173]
iii族氮化物层包括n型掺杂浓度在1
×
10
17
cm-3
至5
×
10
20
cm-3
之间的掺杂区域。iii族氮化物层还可以包括掺杂区域上方的iii族氮化物材料的未掺杂层(未示出)。
[0174]
掺杂区域可以终止于iii族氮化物层的暴露的上表面，在这种情况下，在电化学蚀刻期间，将多孔化该层的表面。
[0175]
优选地，iii族氮化物材料的掺杂区域被iii族氮化物材料的未掺杂的中间(或“盖”)层覆盖，使得掺杂区域是半导体结构中的次表面。掺杂区域的次表面起始深度(d)例如可以在1nm至2000nm之间。
[0176]
在图2至图19所例示的示例中，被多孔化的iii族氮化物层由交替的高掺杂层和未掺杂层的iii族氮化物层的叠层形成。优选地，5至50对掺杂和未掺杂的交替层组成叠层，其中高掺杂层具有大约1
×
10
20
cm-3
的载流子浓度，并且未掺杂层具有大约1
×
10
17
cm-3
的载流子浓度。高掺杂层的厚度优选地在10nm至200nm之间，并且未掺杂层的厚度优选地在5nm至180nm之间。
[0177]
图3-多孔层的多孔化
[0178]
在沉积在衬底上之后，以国际专利申请pct/gb2017/052895(公开为wo2019/063957)和pct/gb2019/050213(公开为wo2019/145728)中阐述的晶片尺度多孔化工艺多孔化iii族氮化物层的叠层。在该工艺期间，iii族氮化物叠层的掺杂层变得多孔，而iii族氮化物材料的任何未掺杂区域不变得多孔。多孔层的孔隙度由电化学蚀刻工艺控制，并且可以优选地在10％至90％之间。
[0179]
在多孔化步骤之后，该结构因此包含覆盖交替的多孔层和无孔层的叠层的无孔中间层。如上所述，交替的多孔层和无孔层的叠层形成dbr。由于叠层的最上层是无孔的，所以
该层未被多孔化，并且作为无孔中间层保留在叠层的顶部。
[0180]
图4-连接层
[0181]
如图3所示，在多孔化之后，晶片过生长有连接层1。连接层是厚度在200nm至2000nm之间且n型载流子浓度至少＞1
×
10
18
cm-3
的n掺杂iii族氮化物(优选gan)层(图3中的层1)。
[0182]
连接层1由iii族氮化物材料形成，并且可以包含这些元素中的一种或组合：al、ga、in(二元、三元或四元层)。连接层掺杂有合适的n型掺杂剂材料，例如si、ge、c、o。
[0183]
图5-掩模层
[0184]
然后，在晶片表面上沉积电绝缘掩模层2，以覆盖连接层1。掩模层2的目的是在下一步骤中作为掩模保护晶片的某些区域，并使得能够在该模板的顶部上进行选择性区域外延。
[0185]
该掩模层2可以是sio2、sin、sion、alo
x
或任何其它合适的层。该层的厚度可以在5nm至1000nm之间，优选地大约500nm。
[0186]
用于沉积该层的方法可以是pecvd、溅射、ald、蒸镀或原位mocvd方法。
[0187]
图6-连接层的暴露区域
[0188]
使用标准光刻技术在非导电掩模层2中产生开口。开口可以用湿法蚀刻或干法蚀刻方法来产生。
[0189]
在特别优选的示例中，使用电感耦合干法蚀刻(icp-rie)从两个区域去除sio2，这在连接层1的表面上产生两个暴露区域，其不再被掩模层2覆盖。
[0190]
暴露区域的形状可以是圆形、正方形、矩形、六边形、三角形等。开口的宽度或直径优选小于100μm，使得在暴露区域上形成的led结构被分类为微型led。暴露区域的宽度优选可以为0.05μm至30μm，特别优选为10μm或更小。
[0191]
这些暴露区域最终将变成μled像素。
[0192]
图7和图8-n掺杂区域
[0193]
在形成连接层1的暴露区域之后，在暴露区域中沉积iii族氮化物材料的n掺杂层3。
[0194]
在所示的特定示例中，通过mocvd生长400nm厚的n掺杂gan层(层3)。生长仅在n掺杂连接层1的表面上的暴露区域内进行。si用作n掺杂层3中的掺杂剂，其中掺杂浓度至少＞1
×
10
19
cm-3
。
[0195]
在生长n掺杂层3之后，生长包含铟的体iii族氮化物层4或者具有或不具有铟的薄iii族氮化物层的叠层或者铟的原子百分比在整个层上变化的体层或叠层。铟原子百分比可以在0.5％至25％之间变化。总厚度可以在2nm至200nm之间变化。如果使用叠层，那么叠层中单个层的厚度可以在1nm至40nm之间变化。层4可以具有在1
×
10
17
cm-3
至5
×
10
20
cm-3
之间的n掺杂浓度。
[0196]
图9-发光区域
[0197]
在生长n型层4之后，生长发光区域5。
[0198]
发光区域5可以包含至少一个发光层。各个发光层可以是量子阱(qw)，优选地是ingan量子阱(qw)。优选地，发光区域可以包括1至7个量子阱。相邻的量子阱由iii族氮化物材料的势垒层分开，该iii族氮化物材料具有与量子阱不同的组成。
[0199]
在整个本文献中，一个或多个发光层可以被称为“量子阱”，但是可以采取各种形式。例如，发光层可以是ingan的连续层，或者这些层可以是连续的、分段的、断开的层，包含间隙，或者是纳米结构的，使得量子阱有效地包含多个表现为量子点的3d纳米结构。
[0200]
量子阱和势垒在600℃至800℃的温度范围内生长。
[0201]
各个量子阱优选由具有10％至40％之间的原子铟百分比的ingan层构成。在具体示例中，原子铟含量在12％至18％之间，优选高于13％，或在20％至30％之间，优选高于22％，或在30％至40％之间，优选高于33％。
[0202]
各个量子阱层的厚度可以在1.5nm至8nm之间，优选在1.5nm至6nm之间，或在1.5nm至4nm之间。
[0203]
量子阱可以用或可以不用薄的(0.5nm至3nm)iii族氮化物qw覆盖层覆盖，该覆盖层可以包含这些元素中的一种或组合：al、ga、in(三元或四元层)。
[0204]
是qw生长后立即添加的层(如果存在)的qw覆盖层可以是aln、0.01％-99.9％的任何al％的algan、gan、0.01％-30％的任何in％的ingan。
[0205]
分开发光层(量子阱)的iii族氮化物qw势垒可以包含这些元素中的一种或组合：al、ga、in(三元或四元层)。
[0206]
一个或多个qw覆盖层和qw势垒在图中没有用单独的附图标记指示，因为这些层形成发光区域5的一部分。
[0207]
图10-覆盖层和ebl
[0208]
在生长量子阱之后，生长非掺杂的覆盖层6。非掺杂的覆盖层4可以被称为发光区域覆盖层，因为该层在整个发光区域的生长之后形成，例如在qw、qw覆盖层和qw势垒层的叠层的生长之后形成。
[0209]
覆盖层(发光区域覆盖层)6是标准层，其在iii族氮化物led的生长方案中是众所周知的。
[0210]
覆盖层的厚度可以在5nm至30nm之间，优选在5nm至25nm或5nm至20nm之间。
[0211]
电子阻挡层(ebl)
[0212]
在覆盖层6之后，生长含铝的电子阻挡iii族氮化物层7(ebl)。ebl的厚度可在10nm至100nm之间。al％可以例如在5％至25％之间，但更高的al含量是可能的。
[0213]
ebl掺杂有合适的p型掺杂材料。掺杂浓度可以在5
×
10
18
cm-3
至8
×
10
20
cm-3
之间。
[0214]
图11-p掺杂层
[0215]
在电子阻挡层(ebl)7上生长p掺杂层8。
[0216]
p型区域优选地掺杂有mg，并且p型层的p型掺杂浓度优选在5
×
10
18
cm-3
至8
×
10
20
cm-3
之间。
[0217]
p掺杂iii族氮化物层可以包含in和ga。
[0218]
掺杂层的厚度优选在20nm至200nm之间，特别优选在50nm至100nm之间。掺杂浓度可以在整个p型层上变化，并且可以在朝向led表面的层的最后10-30nm中具有掺杂水平的尖峰，以便允许更好的p接触。
[0219]
为了活化p掺杂层中的mg受体，可以在mocvd反应器内或在退火炉中对结构进行退火。在n2或n2/o2环境中，退火温度可以在700℃至850℃的范围内。
[0220]
由于ebl和p掺杂层都是p型掺杂的，所以这些层可以被称为p掺杂区域。
[0221]
图12-钝化层
[0222]
下一步骤是沉积钝化层9或钝化层的组合。起始钝化层可以是al2o3(10-100nm)(通过原子层沉积来沉积)，随后是溅射或等离子体增强化学气相沉积的sio2、sin或sion(50-300nm)。
[0223]
al2o3可在50℃至150℃之间沉积。sio2、sin和sion可在250℃至350℃之间沉积。溅射过程可以在室温下进行。
[0224]
在特别优选的示例中，钝化层9由30nm厚的al2o3层和200nm厚的sio2层组成。
[0225]
图13-钝化层中的开口
[0226]
下一步骤是在电介质层中产生开口以暴露p-gan和n-gan。这可以通过湿法蚀刻、干法蚀刻或两者的组合来进行。对于湿法蚀刻缓冲氧化物蚀刻，可以使用稀释的氢氟酸、磷酸或其混合物。
[0227]
在附图所例示的拓扑中，使用两个单独的光刻步骤在p掺杂层和n掺杂层上形成欧姆接触。
[0228]
图13示出了穿过钝化层9形成的开口，以暴露p型层8的区域。
[0229]
图14-透明导电层
[0230]
然后，用透明导电层10覆盖p型层8的暴露区域。透明导电层可由ni/au、氧化铟锡、氧化铟锌、石墨烯、pd、rh、银、zno等或这些材料的组合制成。
[0231]
透明导电层的厚度通常可以在10nm至250nm之间。
[0232]
透明导电层在本领域中是公知的，并且可以使用任何合适的材料和厚度。
[0233]
可能需要退火步骤来制造p欧姆接触。
[0234]
图15-第二暴露区域
[0235]
下一步骤是产生开口以暴露n掺杂连接层1的第二暴露区域，使得可以形成到连接层1的电连接。这通过去除钝化层9和掩模层2的一部分来进行。这可以通过湿法蚀刻、干法蚀刻或两者的组合来进行。
[0236]
图16-n接触
[0237]
在n掺杂连接层1的第二暴露区域上沉积金属n接触11。该金属接触可以是钛、铂和金的组合。
[0238]
图17-p接触
[0239]
在最后的步骤中，用金属p接触12仅覆盖ito的一部分。这用于如图17所示的从p侧提取光的拓扑中。
[0240]
该金属接触可以是镍、钛、铂和金的组合。
[0241]
微型led具体示例
[0242]
可以根据上述步骤制造根据本发明的微型led的特别优选的示例。示例性微型led结构中的层的细节如下：
[0243]
衬底：4英寸直径的平面蓝宝石衬底，在1μm厚的未掺杂gan缓冲层下方；
[0244]
多孔叠层：15对未掺杂gan层(厚度45nm)和si掺杂n gan层(厚度62.5nm)的交替层的叠层，其载流子浓度＞1
×
10
19
cm-3
，叠层被电化学多孔化，使得n掺杂层是多孔的，并且未掺杂层(包括叠层中的最顶层)是无孔的；
[0245]
连接层1(在无孔/多孔模板的顶部上过生长的层)：n掺杂gan层，厚度为500nm，si
掺杂，载流子浓度＞5
×
10
18
cm-3
；
[0246]
掩模层2：通过pecvd沉积的500nm厚的sio2层；
[0247]
暴露区域：使用电感耦合干法蚀刻(icp-rie)从指定区域去除sio2，以暴露直径为10μm的圆形暴露区域；
[0248]
n掺杂层3：400nm厚的n掺杂gan(si掺杂剂)层，在mocvd中生长，掺杂浓度至少＞1
×
10
19
cm-3
；
[0249]
n型层4：原子铟含量小于5％的层的叠层，总叠层厚度为120nm，掺杂浓度为大约(mid)1
×
10
18
cm-3
；
[0250]
发光区域5：5个ingan qw(铟含量为17.5at％)，pl发射波长在440nm至465nm之间；gan作为势垒层，没有覆盖层；
[0251]
覆盖层6：20nm厚的gan；
[0252]
ebl 7：包含15％al的algan，厚度为60nm；
[0253]
p掺杂层8：p-gan层，厚度为50nm，mg掺杂，p型载流子浓度＞1
×
10
19
cm-3
，然后是p gan层，厚度为6nm，mg掺杂，p型载流子浓度＞1
×
10
20
cm-3
；
[0254]
钝化层9：30nm厚的al2o3和200nm厚的sio2层；
[0255]
透明导电层10：ito，厚度为150nm；
[0256]
到n掺杂层的金属接触11：50nm ti，100nm pt和500nm au；
[0257]
到p型层的金属接触12：2nm ni、50nm ti、100nm pt和500nm au。
[0258]
图2至图17所例示的微型led被设计为具有440nm至465nm之间的发射波长，并且从器件的p侧(如图所示的微型led的顶部)发光。多孔层/无孔层的叠层形成dbr，其在～450nm下表现出＞90％的反射率/透射率，因此dbr在微型led下充当反射镜，其增强了所发射光的亮度。发光区域的发射波长和dbr反射的波长都可以根据期望进行调整，以获得其它颜色的led。
[0259]
图19-底侧拓扑
[0260]
图19例示了一种替代的微型led拓扑，其中，从底侧(衬底侧)提取出光。
[0261]
多孔层/无孔层的叠层可用于形成dbr，对于该dbr，反射率在例如440nm至465nm的波长范围内》90％。
[0262]
在示例性实施例中，qw被选择为具有520nm至540nm之间的发射波长。除了针对期望的输出波长适当地调节n型底层3和发光区域5之外，上文关于图2至图17描述的制造步骤也适用于该实施例。
[0263]
这种底侧发射拓扑将提供以下益处：
[0264]-纯绿光透过dbr并离开器件，因为dbr设计阻挡和反射了520nm以下的任何其它波长；
[0265]-在制造期间不会损坏像素侧壁，因此不会降低微像素的性能。
[0266]
优选实施例
[0267]
图19至图25例示了根据本发明优选实施例的制造微型led的方法。
[0268]
图19-使用在剑桥企业(cambridge enterprise)的未决专利申请第pct/gb2017/052895号中阐述的多孔化技术在衬底上形成dbr。在多孔化的dbr的顶部沉积n-gan层。
[0269]
图20-在n-gan的顶面上沉积sio2(或另一电介质材料)层。
[0270]
图21-通过光刻图案化sio2，并且通过湿法化学或干法蚀刻工艺去除具有50μm
×
50μm水平尺寸的sio2的部分。
[0271]
图22-在n-gan的暴露部分上沉积由ingan、algan、inn、inaln、alingan中的一种制成并被gan、aln、algan、alingan、inaln的量子势垒包围的量子阱。在qw的顶部沉积p-gan层。
[0272]
图23-在第一sio2层的顶部上沉积第二sio2层，使得sio2覆盖qw和p-gan层的边缘。在p-gan上方形成p电接触，使得其与p-gan层电接触。该第二sio2层是钝化层。
[0273]
图24-通过湿法化学或干法蚀刻工艺去除sio2的一部分以暴露n-gan层的一部分，并且在暴露部分中沉积n电接触，使得其与n-gan电接触。
[0274]
图25-用已知技术钝化第二sio2层。等离子体蚀刻用于芯片分割和转移。