引线框架组件与芯片的封装方法与流程

1.本发明涉及芯片封装技术领域，尤其涉及一种引线框架组件与芯片的封装方法。


背景技术：

2.随着电子设备小型轻量化，具有紧凑结构、小体积的芯片封装结构受到越来越多的市场青睐。
3.引线框架是芯片封装的重要部件，连接芯片封装结构的内部及其外部并支撑半导体芯片。芯片封装过程中，为提高制作效率，相邻引线框架的引脚通常连接在一起，后通过切割工艺断开。此外，每个引线框架的各个引脚之间连接有连接筋，以加强各个引脚的强度。上述连接筋在切割工艺中一并切除。
4.然而，实际工艺中发现，上述芯片封装方法中，各个引脚之间容易短路，这会造成芯片封装结构的良率降低。


技术实现要素：

5.本发明的发明目的是提供一种引线框架组件与芯片的封装方法，以解决相关技术中的问题。
6.为实现上述目的，本发明的第一方面提供一种引线框架组件，包括：
7.第【一，一】引线框架，所述第【一，一】引线框架包括在第一方向排布的多个第【一，一，一】引脚，相邻所述第【一，一，一】引脚断开；
8.第【二，一】引线框架，所述第【二，一】引线框架与所述第【一，一】引线框架在第二方向上并排设置，所述第二方向与所述第一方向垂直；所述第【二，一】引线框架包括在所述第一方向排布的多个第【二，一，一】引脚，相邻所述第【二，一，一】引脚断开；
9.第【二，一，一】连接筋，所述第【二，一，一】连接筋包括多个第【一，一，一】高度延伸部、多个第【二，一，一】高度延伸部以及一个第【二，一，一】连接部，每个所述第【一，一，一】高度延伸部连接于一个所述第【一，一，一】引脚，每个所述第【二，一，一】高度延伸部连接于一个所述第【二，一，一】引脚，所述第【二，一，一】连接部连接于各个所述第【一，一，一】高度延伸部与各个所述第【二，一，一】高度延伸部。
10.可选地，所述第【一，一】引线框架、所述第【二，一】引线框架以及所述第【二，一，一】连接筋为一体成型结构。
11.可选地，所述第【一，一，一】高度延伸部的厚度大于100μm；和/或所述第【二，一，一】高度延伸部的厚度大于100μm；和/或所述第【二，一，一】连接部的厚度范围包括：50μ～200μm。
12.可选地，所述第【一，一，一】高度延伸部的数目与所述第【一，一，一】引脚的数目相同；和/或所述第【二，一，一】高度延伸部的数目与所述第【二，一，一】引脚的数目相同。
13.可选地，所述引线框架组件还包括：第【n，一】引线框架，n≥3，所述第【n，一】引线框架与所述第【n-1，一】引线框架在第二方向上并排设置；所述第【n，一】引线框架包括在所
述第一方向排布的多个第【n，一，一】引脚，相邻所述第【n，一，一】引脚断开；
14.第【n，一，一】连接筋，所述第【n，一，一】连接筋包括多个第【n-1，一，一】高度延伸部、多个第【n，一，一】高度延伸部以及一个第【n，一，一】连接部，每个所述第【n-1，一，一】高度延伸部连接于一个所述第【n-1，一，一】引脚，每个所述第【n，一，一】高度延伸部连接于一个所述第【n，一，一】引脚，所述第【n，一，一】连接部连接于各个所述第【n-1，一，一】高度延伸部与各个所述第【n，一，一】高度延伸部。
15.可选地，所述第【一，一】引线框架包括在第二方向排布的多个第【一，一，二】引脚，相邻所述第【一，一，二】引脚断开；
16.所述引线框架组件还包括：
17.第【一，二】引线框架，所述第【一，二】引线框架与所述第【一，一】引线框架在第一方向上并排设置；所述第【一，二】引线框架包括在所述第二方向排布的多个第【一，二，二】引脚，相邻所述第【一，二，二】引脚断开；
18.第【一，二，二】连接筋，所述第【一，二，二】连接筋包括多个第【一，一，二】高度延伸部、多个第【一，二，二】高度延伸部以及一个第【一，二，二】连接部，每个所述第【一，一，二】高度延伸部连接于一个所述第【一，一，二】引脚，每个所述第【一，二，二】高度延伸部连接于一个所述第【一，二，二】引脚，所述第【一，二，二】连接部连接于各个所述第【一，一，二】高度延伸部与各个所述第【一，二，二】高度延伸部。
19.可选地，所述引线框架组件还包括：第【一，m】引线框架，m≥3，所述第【一，m】引线框架与所述第【一，m-1】引线框架在所述第一方向上并排设置；所述第【一，m】引线框架包括在所述第二方向排布的多个第【一，m，二】引脚，相邻所述第【一，m，二】引脚断开；
20.第【一，m，二】连接筋，所述第【一，m，二】连接筋包括多个第【一，m-1，二】高度延伸部、多个第【一，m，二】高度延伸部以及一个第【一，m，二】连接部，每个所述第【一，m-1，二】高度延伸部连接于一个所述第【一，m-1，二】引脚，每个所述第【一，m，二】高度延伸部连接于一个所述第【一，m，二】引脚，所述第【一，m，二】连接部连接于各个所述第【一，m-1，二】高度延伸部与各个所述第【一，m，二】高度延伸部。
21.可选地，所述第【一，一】引线框架包括在第二方向排布的多个第【一，一，二】引脚，相邻所述第【一，一，二】引脚断开；
22.所述引线框架组件还包括：
23.第【一，二】引线框架，所述第【一，二】引线框架与所述第【一，一】引线框架在第一方向上并排设置；所述第【一，二】引线框架包括在所述第二方向排布的多个第【一，二，二】引脚，相邻所述第【一，二，二】引脚断开；
24.第【s，t】引线框架，s为(2,n)中的任一整数，t为(2,m)中的任一整数，所述第【s，t】引线框架与第【s，t-1】引线框架在第一方向上并排设置，所述第【s，t】引线框架与第【s-1，t】引线框架在第二方向上并排设置；所述第【s，t】引线框架包括在所述第一方向排布的多个第【s，t，一】引脚以及在所述第二方向排布的多个第【s，t，二】引脚，相邻所述第【s，t，一】引脚断开，相邻所述第【s，t，二】引脚断开；所述第【s，t-1】引线框架包括在所述第二方向排布的多个第【s，t-1，二】引脚，相邻所述第【s，t-1，二】引脚断开；所述第【s-1，t】引线框架包括在所述第一方向排布的多个第【s-1，t，一】引脚，相邻所述第【s-1，t，一】引脚断开；
25.第【s，t，一】连接筋，所述第【s，t，一】连接筋包括多个第【s-1，t，一】高度延伸部、
多个第【s，t，一】高度延伸部以及一个第【s，t，一】连接部，每个所述第【s-1，t，一】高度延伸部连接于一个所述第【s-1，t，一】引脚，每个所述第【s，t，一】高度延伸部连接于一个所述第【s，t，一】引脚，所述第【s，t，一】连接部连接于各个所述第【s-1，t，一】高度延伸部与各个所述第【s，t，一】高度延伸部；
26.第【s，t，二】连接筋，所述第【s，t，二】连接筋包括多个第【s，t-1，二】高度延伸部、多个第【s，t，二】高度延伸部以及一个第【s，t，二】连接部，每个所述第【s，t-1，二】高度延伸部连接于一个所述第【s，t-1，二】引脚，每个所述第【s，t，二】高度延伸部连接于一个所述第【s，t，二】引脚，所述第【s，t，二】连接部连接于各个所述第【s，t-1，二】高度延伸部与各个所述第【s，t，二】高度延伸部。
27.可选地，所述第【s，1，一】连接筋，所述第【s，2，一】连接筋，
……
所述第【s，m，一】连接筋连接在一起；和/或所述第【1，t，二】连接筋，所述第【2，t，二】连接筋，
……
所述第【n，t，二】连接筋连接在一起。
28.本发明的第二方面提供一种芯片的封装方法，包括：
29.至少将第【一，一】芯片、第【二，一】芯片以及上述任一项所述的引线框架组件排布在载板上，所述第【一，一】芯片包括在第一方向排布的多个第【一，一，一】焊接点，所述第【二，一】芯片包括在第一方向排布的多个第【二，一，一】焊接点，所述第【一，一，一】焊接点与所述第【二，一，一】焊接点背离所述载板；
30.在所述第【一，一，一】焊接点与对应所述第【一，一，一】引脚之间，以及所述第【二，一，一】焊接点与对应所述第【二，一，一】引脚之间形成引线，所述第【二，一，一】连接部与所述载板之间的距离大于所述引线的最高点与所述载板之间的距离；
31.形成包埋所述第【一，一】芯片、所述第【二，一】芯片、上述任一项所述的引线框架组件以及所述引线的塑封层；
32.减薄所述塑封层，直至去除所述第【二，一，一】连接部，以断开所述第【一，一，一】引脚与所述第【二，一，一】引脚；去除所述载板；
33.切割分别形成所述第【一，一】芯片的封装结构与所述第【二，一】芯片的封装结构。
34.本发明的第三方面提供一种芯片的封装方法，包括：
35.至少将第【一，一】芯片、第【二，一】芯片以及上述任一项所述的引线框架组件排布在载板上，所述第【一，一】芯片包括在第一方向排布的多个第【一，一，一】焊接点，所述第【二，一】芯片包括在第一方向排布的多个第【二，一，一】焊接点，所述第【一，一，一】焊接点与所述第【二，一，一】焊接点面对所述载板；
36.形成包埋所述第【一，一】芯片、所述第【二，一】芯片以及所述引线框架组件的第一塑封层；去除所述载板，暴露所述第【一，一，一】焊接点、所述第【二，一，一】焊接点、所述第【一，一，一】引脚、所述第【二，一，一】引脚以及所述第一塑封层的正面；
37.在所述第一塑封层的正面形成再分布层，所述再分布层连接所述第【一，一，一】焊接点与对应的所述第【一，一，一】引脚，以及所述第【二，一，一】焊接点与对应的所述第【二，一，一】引脚；
38.在所述第一塑封层的正面形成包埋所述再分布层的第二塑封层；
39.自所述第一塑封层的背面减薄所述第一塑封层，去除所述第【二，一，一】连接部、所述第【一，一，一】高度延伸部以及所述第【二，一，一】高度延伸部，直至露出所述第【一，
一，一】引脚与所述第【二，一，一】引脚；
40.切割分别形成所述第【一，一】芯片的封装结构与所述第【二，一】芯片的封装结构。
41.对于背景技术中各个引脚之间容易短路的原因，本发明人进行了分析，发现产生的原因在于：每个引线框架的各个引脚之间连接有连接筋，切割工艺中，若切割道出现偏移，则会造成连接筋切割不完全，残留的连接筋会电连接各个引脚，进而造成短路。
42.基于上述分析，本发明提供一种新的引线框架组件，改变连接筋的结构，设置成“几”字形。“几”字形连接筋中，两个竖直部分别为两个高度延伸部，一个水平部为连接两个高度延伸部的连接部。两个高度延伸部分别连接于一个引线框架的引脚。如此，可通过塑封层减薄工艺，研磨去除连接部，即断开了两个引线框架的引脚，避免了切割偏移，从而避免了引脚之间短路，提高了芯片封装结构的良率。
附图说明
43.图1是本发明第一实施例的引线框架组件的俯视图；
44.图2是图1中引线框架组件去除第【二，一，一】连接部后的俯视图；
45.图3是沿图1中的aa线的剖视图；
46.图4是本发明第一实施例的芯片的封装方法的流程图；
47.图5至图11是图4流程对应的中间结构示意图；
48.图12是本发明第二实施例的芯片的封装方法的流程图；
49.图13至图17是图12流程对应的中间结构示意图；
50.图18是本发明第三实施例的引线框架组件的俯视图；
51.图19是图18中引线框架组件去除第【二，一，一】连接部后的俯视图；
52.图20是本发明第四实施例的引线框架组件的俯视图；
53.图21是图20中引线框架组件去除第【二，一，一】连接部与第【一，二，二】连接部后的俯视图。
54.为方便理解本发明，以下列出本发明中出现的所有附图标记：
55.引线框架组件1、2、3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【一，一】引线框架11
56.第【一，一，一】引脚11a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【一，一，二】引脚11b
57.第【二，一】引线框架21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【二，一，一】引脚21a
58.第【二，一，一】连接筋211
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【一，一，一】高度延伸部11c
59.第【二，一，一】高度延伸部21c
ꢀꢀꢀꢀꢀ
第【二，一，一】连接部21d
60.第【一，一】芯片1-1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【二，一】芯片2-1
61.载板20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【一，一，一】焊接点1-10
62.第【二，一，一】焊接点2-10
ꢀꢀꢀꢀꢀꢀꢀꢀ
引线30
63.塑封层40
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一塑封层50
64.第一支撑板60
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
再分布层70
65.再分布层70
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二塑封层80
66.第二支撑板90
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【一，二】引线框架12
67.第【一，二，二】引脚12b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【一，二，二】连接筋122
68.第【一，一，二】高度延伸部11d
ꢀꢀꢀꢀꢀ
第【一，二，二】高度延伸部12d
69.第【一，二，二】连接部12e
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第【n，一】引线框架n1
具体实施方式
70.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
71.本发明中，若第一方向指行延伸方向，第二方向指列延伸方向，则：第【x，y】引线框架是指：位于第x行第y列的引线框架；第【x，y，一】引脚是指：位于第x行第y列的引线框架的行方向延伸的边上的引脚，第【x，y，二】引脚是指：位于第x行第y列的引线框架的列方向延伸的边上的引脚；第【x，y，一】连接筋是指：连接位于第x-1行第y列的引线框架的行方向延伸的边上的引脚与位于第x行第y列的引线框架的行方向延伸的边上的引脚的筋条；第【x，y，二】连接筋是指：连接位于第x行第y-1列的引线框架的列方向延伸的边上的引脚与位于第x行第y列的引线框架的列方向延伸的边上的引脚的筋条。
72.若第一方向指行延伸方向，第二方向指列延伸方向，则：第【x，y】芯片是指：位于第x行第y列的芯片；第【x，y，一】焊接点是指：位于第x行第y列的芯片的行方向延伸的边上的焊接点；第【x，y，二】焊接点是指：位于第x行第y列的芯片的列方向延伸的边上的焊接点。
73.图1是本发明第一实施例的引线框架组件的俯视图。图2是图1中引线框架组件去除第【二，一，一】连接部后的俯视图。图3是沿图1中的aa线的剖视图。
74.参照图1至图3所示，引线框架组件1包括：
75.第【一，一】引线框架11，第【一，一】引线框架11包括在第一方向排布的多个第【一，一，一】引脚11a，相邻第【一，一，一】引脚11a断开；
76.第【二，一】引线框架21，第【二，一】引线框架21与第【一，一】引线框架11在第二方向上并排设置，第二方向与第一方向垂直；第【二，一】引线框架21包括在第一方向排布的多个第【二，一，一】引脚21a，相邻第【二，一，一】引脚21a断开；以及
77.第【二，一，一】连接筋211，第【二，一，一】连接筋211包括多个第【一，一，一】高度延伸部11c、多个第【二，一，一】高度延伸部21c以及一个第【二，一，一】连接部21d，每个第【一，一，一】高度延伸部11c连接于一个第【一，一，一】引脚11a，每个第【二，一，一】高度延伸部21c连接于一个第【二，一，一】引脚21a，第【二，一，一】连接部21d连接于各个第【一，一，一】高度延伸部11c与各个第【二，一，一】高度延伸部21c。
78.本实施例中，第【二，一，一】连接筋211为一体成型结构。其它实施例中，第【一，一】引线框架11、第【二，一】引线框架21以及第【二，一，一】连接筋211也可以为一体成型结构。
79.此外，参照图2所示，本实施例中，在第一方向上，第【一，一，一】高度延伸部11c的宽度与第【一，一，一】引脚11a的宽度相同，第【二，一，一】高度延伸部21c的宽度与第【二，一，一】引脚21a的宽度相同。其它实施例中，在第一方向上，第【一，一，一】高度延伸部11c的宽度可以小于第【一，一，一】引脚11a的宽度，第【二，一，一】高度延伸部21c的宽度可以小于第【二，一，一】引脚21a的宽度。
80.第【一，一，一】引脚11a的厚度范围可以包括：100μ～300μm；和/或第【二，一，一】引脚21a的厚度范围可以包括：100μ～300μm。第【一，一，一】高度延伸部11c的厚度可以大于100μm；和/或第【二，一，一】高度延伸部21c的厚度可以大于100μm；和/或第【二，一，一】连接部21d的厚度范围可以包括：50μ～200μm。
81.本实施例中，范围均包括端点值。
82.参照图2所示，本实施例中，第【一，一，一】高度延伸部11c的数目与第【一，一，一】引脚11a的数目相同；第【二，一，一】高度延伸部21c的数目与第【二，一，一】引脚21a的数目相同。换言之，一个第【一，一，一】引脚11a上具有一个第【一，一，一】高度延伸部11c，一个第【二，一，一】引脚21a上具有一个第【二，一，一】高度延伸部21c。其它实施例中，一个第【一，一，一】引脚11a上也可以具有多个第【一，一，一】高度延伸部11c，和/或一个第【二，一，一】引脚21a上也可以具有多个第【二，一，一】高度延伸部21c。
83.图4是本发明第一实施例的芯片的封装方法的流程图。图5至图11是图4流程对应的中间结构示意图。
84.首先，参照图4中的步骤s11、图5与图6所示，至少将第【一，一】芯片1-1、第【二，一】芯片2-1以及上述的引线框架组件1排布在载板20上，第【一，一】芯片1-1包括在第一方向排布的多个第【一，一，一】焊接点1-10，第【二，一】芯片2-1包括在第一方向排布的多个第【二，一，一】焊接点2-10，第【一，一，一】焊接点1-10与第【二，一，一】焊接点2-10背离载板20。其中，图5是载板、第【一，一】芯片、第【二，一】芯片以及引线框架组件的俯视图；图6是沿着图5中的bb线的剖视图。
85.第【一，一】芯片1-1和/或第【二，一】芯片2-1可以为电力裸片(power die)、存储裸片(memory die)、传感裸片(sensor die)、或射频裸片(radio frequence die)等。
86.具体地：参照图6所示，第【一，一】芯片1-1和第【二，一】芯片2-1包括相对的活性面与背面。第【一，一】芯片1-1和第【二，一】芯片2-1内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。暴露于活性面的第【一，一，一】焊接点1-10、第【二，一，一】焊接点2-10与电互连结构连接，用于将各个器件的电信号输入/输出。第【一，一，一】焊接点1-10与第【二，一，一】焊接点2-10可以为焊盘。
87.第【一，一】芯片1-1和第【二，一】芯片2-1为分割晶圆形成。
88.晶圆在切割前可以自背面减薄厚度，以降低第【一，一】芯片1-1和第【二，一】芯片2-1的厚度。
89.载板20为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
90.载板20的表面可以涂布一整面粘结层，以固定第【一，一】芯片1-1、第【二，一】芯片2-1以及引线框架组件1。
91.粘结层可以采用易剥离的材料，以便将第【一，一】芯片1-1、第【二，一】芯片2-1以及引线框架组件1从载板20上剥离开来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的uv分离材料。
92.接着，参照图4中的步骤s12、图7与图8所示，图8是沿着图7中的cc线的剖视图，在第【一，一，一】焊接点1-10与对应第【一，一，一】引脚11a之间，以及第【二，一，一】焊接点2-10与对应第【二，一，一】引脚21a之间形成引线30，第【二，一，一】连接部21d与载板20之间的距离大于引线30的最高点与载板20之间的距离。
93.引线30可以为金线，可以通过键和工艺实现分别与焊接点、引脚的连接。
94.再接着，参照图4中的步骤s13与图9所示，形成包埋第【一，一】芯片1-1、第【二，一】芯片2-1、引线框架组件1以及引线30的塑封层40。
95.塑封层40的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树
脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层40的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在第【一，一】芯片1-1、第【二，一】芯片2-1、上述的引线框架组件1以及引线30之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层40也可以采用热压成型、传递成型等塑性材料成型的方式成型。
96.之后，参照图4中的步骤s14与图10所示，减薄塑封层40，直至去除第【二，一，一】连接部211，以断开第【一，一，一】引脚11a与第【二，一，一】引脚21a；去除载板20。
97.塑封层40可以包括相对的正面与背面，正面朝向载板20，背面背离载板20。
98.塑封层40的减薄自背面进行，减薄塑封层40可以采用机械研磨例如采用砂轮研磨。
99.载板20的去除方式可以为激光剥离、uv照射等现有去除方式。
100.接着，参照图4中的步骤s15与图11所示，切割分别形成第【一，一】芯片1-1的封装结构与第【二，一】芯片2-1的封装结构。
101.参照图11所示，切割道位于第【二，一，一】连接部211。
102.可以看出，研磨去除第【二，一，一】连接部211，即断开了第【一，一，一】引脚11a与第【二，一，一】引脚21a，避免了切割偏移，从而避免了引脚之间短路，提高了芯片封装结构的良率。
103.图12是本发明第二实施例的芯片的封装方法的流程图。图13至图17是图12流程对应的中间结构示意图。
104.本发明第二实施例的引线框架组件与第一实施例的引线框架组件1相同，区别仅在于芯片的封装方法不同。
105.具体地，首先，参照图12中的步骤s21与图13所示，至少将第【一，一】芯片1-1、第【二，一】芯片2-1以及引线框架组件1排布在载板20上，第【一，一】芯片1-1包括在第一方向排布的多个第【一，一，一】焊接点1-10，第【二，一】芯片2-1包括在第一方向排布的多个第【二，一，一】焊接点2-10，第【一，一，一】焊接点1-10与第【二，一，一】焊接点2-10面对载板20。
106.本步骤s21大致与步骤s11相同，区别仅在于：第【一，一，一】焊接点1-10与第【二，一，一】焊接点2-10面对载板20。
107.接着，参照图12中的步骤s22与图14所示，形成包埋第【一，一】芯片1-1、第【二，一】芯片2-1以及引线框架组件1的第一塑封层50；去除载板20，暴露第【一，一，一】焊接点1-10、第【二，一，一】焊接点2-10、第【一，一，一】引脚11a、第【二，一，一】引脚21a以及第一塑封层50的正面。
108.第一塑封层50的材料及形成方法可以参照塑封层40的材料及形成方法。
109.再接着，参照图12中的步骤s23与图15所示，在第一塑封层50的正面形成再分布层70，再分布层70连接第【一，一，一】焊接点1-10与对应的第【一，一，一】引脚11a，以及第【二，一，一】焊接点2-10与对应的第【二，一，一】引脚2-10。
110.去除载板20后，可以在第一塑封层50的背面上设置第一支撑板60。
111.第一支撑板60为硬质板件，可以包括玻璃板、陶瓷板、金属板等。第一支撑板60在
形成再分布层70以及第二塑封层80工序中，可起支撑作用。
112.本实施例中，再分布层70具有一层金属图案块，某一金属图案块连接第【一，一，一】焊接点1-10与对应的第【一，一，一】引脚11a，另一金属块连接第【二，一，一】焊接点2-10与对应的第【二，一，一】引脚2-10。其它实施例中，再分布层70可以具有多层金属图案块。
113.之后，参照图12中的步骤s24与图15所示，在第一塑封层50的正面形成包埋再分布层70的第二塑封层80。
114.第二塑封层80的材料及形成方法可以参照塑封层40的材料及形成方法。
115.接着，参照图12中的步骤s25与图16所示，自第一塑封层50的背面减薄第一塑封层50，去除第【二，一，一】连接部211、第【一，一，一】高度延伸部11c以及第【二，一，一】高度延伸部21c，直至露出第【一，一，一】引脚11a与第【二，一，一】引脚21a。
116.第二塑封层80形成后，可以去除第一支撑板60，并在第二塑封层80的背面上设置第二支撑板90。
117.第二支撑板90为硬质板件，可以包括玻璃板、陶瓷板、金属板等。第二支撑板90在减薄第一塑封层50工序中，可起支撑作用。
118.再接着，参照图12中的步骤s26与图17所示，切割分别形成第【一，一】芯片1-1的封装结构与第【二，一】芯片2-1的封装结构。
119.图18是本发明第三实施例的引线框架组件的俯视图。图19是图18中引线框架组件去除第【二，一，一】连接部后的俯视图。
120.参照图18与图19所示，本实施例三的引线框架组件2与实施例一、二的引线框架组件1大致相同，区别仅在于：还包括：
121.第【n，一】引线框架n1，n≥3，第【n，一】引线框架n1与第【n-1，一】引线框架在第二方向上并排设置；第【n，一】引线框架n1包括在第一方向排布的多个第【n，一，一】引脚，相邻第【n，一，一】引脚断开；
122.第【n，一，一】连接筋，第【n，一，一】连接筋包括多个第【n-1，一，一】高度延伸部、多个第【n，一，一】高度延伸部以及一个第【n，一，一】连接部，每个第【n-1，一，一】高度延伸部连接于一个第【n-1，一，一】引脚，每个第【n，一，一】高度延伸部连接于一个第【n，一，一】引脚，第【n，一，一】连接部连接于各个所述第【n-1，一，一】高度延伸部与各个第【n，一，一】高度延伸部。
123.本实施例三的引线框架组件2在芯片封装过程中，可一次封装多个芯片，提高制作效率。
124.图20是本发明第四实施例的引线框架组件的俯视图。图21是图20中引线框架组件去除第【二，一，一】连接部与第【一，二，二】连接部后的俯视图。
125.参照图20与图21所示，本实施例四的引线框架组件3与实施例一、二的引线框架组件1大致相同，区别仅在于：第【一，一】引线框架11包括在第二方向排布的多个第【一，一，二】引脚11b，相邻第【一，一，二】引脚11b断开；
126.引线框架组件3还包括：
127.第【一，二】引线框架12，第【一，二】引线框架12与第【一，一】引线框架11在第一方向上并排设置；第【一，二】引线框架12包括在第二方向排布的多个第【一，二，二】引脚12b，相邻第【一，二，二】引脚12b断开；
128.第【一，二，二】连接筋122，第【一，二，二】连接筋122包括多个第【一，一，二】高度延伸部11d、多个第【一，二，二】高度延伸部12d以及一个第【一，二，二】连接部12e，每个第【一，一，二】高度延伸部11d连接于一个第【一，一，二】引脚11b，每个第【一，二，二】高度延伸部12d连接于一个第【一，二，二】引脚12b，第【一，二，二】连接部12e连接于各个第【一，一，二】高度延伸部11d与各个第【一，二，二】高度延伸部12d。
129.其它实施例中，引线框架组件3还可以包括：
130.第【一，m】引线框架，m≥3，第【一，m】引线框架与第【一，m-1】引线框架在第一方向上并排设置；第【一，m】引线框架包括在第二方向排布的多个第【一，m，二】引脚，相邻第【一，m，二】引脚断开；
131.第【一，m，二】连接筋，第【一，m，二】连接筋包括多个第【一，m-1，二】高度延伸部、多个第【一，m，二】高度延伸部以及一个第【一，m，二】连接部，每个第【一，m-1，二】高度延伸部连接于一个第【一，m-1，二】引脚，每个第【一，m，二】高度延伸部连接于一个第【一，m，二】引脚，第【一，m，二】连接部连接于各个第【一，m-1，二】高度延伸部与各个第【一，m，二】高度延伸部。
132.一些实施例中，引线框架组件还可以包括：
133.第【s，t】引线框架，s为(2,n)中的任一整数，t为(2,m)中的任一整数，第【s，t】引线框架与第【s，t-1】引线框架在第一方向上并排设置，第【s，t】引线框架与第【s-1，t】引线框架在第二方向上并排设置；第【s，t】引线框架包括在第一方向排布的多个第【s，t，一】引脚以及在第二方向排布的多个第【s，t，二】引脚，相邻第【s，t，一】引脚断开，相邻第【s，t，二】引脚断开；第【s，t-1】引线框架包括在第二方向排布的多个第【s，t-1，二】引脚，相邻第【s，t-1，二】引脚断开；第【s-1，t】引线框架包括在第一方向排布的多个第【s-1，t，一】引脚，相邻第【s-1，t，一】引脚断开；
134.第【s，t，一】连接筋，第【s，t，一】连接筋包括多个第【s-1，t，一】高度延伸部、多个第【s，t，一】高度延伸部以及一个第【s，t，一】连接部，每个第【s-1，t，一】高度延伸部连接于一个第【s-1，t，一】引脚，每个第【s，t，一】高度延伸部连接于一个第【s，t，一】引脚，第【s，t，一】连接部连接于各个第【s-1，t，一】高度延伸部与各个第【s，t，一】高度延伸部；
135.第【s，t，二】连接筋，第【s，t，二】连接筋包括多个第【s，t-1，二】高度延伸部、多个第【s，t，二】高度延伸部以及一个第【s，t，二】连接部，每个第【s，t-1，二】高度延伸部连接于一个第【s，t-1，二】引脚，每个第【s，t，二】高度延伸部连接于一个第【s，t，二】引脚，第【s，t，二】连接部连接于各个第【s，t-1，二】高度延伸部与各个第【s，t，二】高度延伸部。
136.换言之，引线框架组件呈矩阵式排布。
137.一些实施例中，第【s，1，一】连接筋，第【s，2，一】连接筋，
……
第【s，m，一】连接筋连接在一起；和/或第【1，t，二】连接筋，第【2，t，二】连接筋，
……
第【n，t，二】连接筋连接在一起。
138.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。