一种具有自适应预充电能力的采样保持与膝点检测电路

1.本发明属于电源管理技术领域，具体涉及一种具有自适应预充电能力的采样保持与膝点检测电路。


背景技术：

2.近年来，随着电子设备的发展，传统的线性稳压电源逐渐不能满足电子产品对电源管理芯片的需求，而开关电源逐渐成为市场主流。其中反激变换器由于体积小、功耗低且良好的输入输出隔离特性等优点在小功率设备中得到了普遍的使用。反激变换器按照反馈调节的方式可以分成原边反馈型与副边反馈型。副边反馈反激变换器的输出采样比较精确，但由于光耦等元件而有着抗干扰能力比较差的缺点，因此结构更为简单的原边反馈反激变换器成为了当前的热点。
3.原边反馈方式下，通过反激变换器的原边来获取输出电压信息，而由于采样的精确度决定了输出电压的精确度，原边反馈反激式变换器设计的关键点之一就是采样保持和膝点检测电路的设计。在副边电感电流为零时即膝点处，副边的寄生阻抗产生的压降不对v
sw
产生影响，因此此时的v
sw
能更加精确地描述输出电压信息。如图1所示，这是一种传统的采样保持和膝点检测电路的原理图，该方案利用反馈电压到达膝点时，电压波形会急剧下降的特点，利用缓冲器延时与原信号之间对比，得到膝点。但传统的方案下，在副边导通时间较小时，采样电路无法建立至稳态工作点，导致采样电压小于真实膝点电压，从而影响输出电压的精确度。


技术实现要素：

4.本发明主要设计实现了一种可用于优化采样保持与膝点检测电路的自适应预充电电路，为了防止采样电容在较小关断时间内充电时间不够的问题，该电路增加瞬态增强电路对采样电容进行预充电，经过缓冲器和c
delay
和r
delay
延迟的电压信号，与原信号之间形成的压差使第二比较器翻转，从而在前沿消隐阶段对采样电容c
delay
进行预充电，从而减小采样电容c
delay
对充电时间的需求。
5.为实现上述目的，本发明的技术方案为：
6.一种带有自适应预充电方案采样保持与膝点检测电路，用于检测原边反馈反激式变换器在副边电感电流为零时的膝点电压，包括缓冲器、第一比较器、第二比较器、第一nmos管、第二nmos管、第三nmos管、第一pmos管、第一电阻、第一电容、第二电容、第一电压源、第二电压源和电流源；
7.所述缓冲器a1的同相输入端接反馈电压，其反相输入端接其输出端，缓冲器的输出端依次通过第一电阻和第一电容后接地，将缓冲器的使能信号定义为第一使能信号，缓冲器输出电压v
buf
定义为缓冲电压，第一电阻的另一端电压v
delay
定义为延迟电压；
8.所述第一比较器a2的同相输入端接缓冲电压，其反相输入端接第一电压源v
os1
的正端，电压源的负端接反馈电压，将第一比较器的使能信号定义为第二使能信号，输出电压
comp_knee定义为判断电压，所述第一电压源产生固定失调电压；
9.所述第二比较器a3的同相输入端接延迟电压，其反相输入端接第二电压源v
os2
的正端，电压源的负端接反馈电压，第二比较器的使能信号为第二使能信号，输出电压precharge定义为预充电电压，所述第二电压源产生固定失调电压；
10.所述第一nmos管的漏极接延迟电压，其栅极接第三使能信号；
11.所述第二nmos管的源极和漏极接第一nmos管的源极，第二nmos管的栅极接第三使能信号的反向信号，第一nmos管源极与第二nmos管源漏极的连接点通过第二电容后接地，将第一nmos管源极、第二nmos管源漏极、第二电容的连接点的输出电压定义为膝点电压保持电压；
12.所述第三nmos管的漏极接第一电阻、第一电容和第一nmos管漏极的连接点，第三nmos管的栅极接pwm脉冲信号，第三nmos管的源极接地；当原边导通时，脉冲信号为高电平，第三nmos管打开，当副边导通时，脉冲信号为低电平，第三nmos管关断；
13.所述第一pmos管的漏极接第一电阻、第一电容和第一nmos管漏极的连接点，第一pmos管的栅极接预充电电压，第一pmos管的源极接电流源的正端，电流源的负端接电源轨。
14.当副边导通且反馈电压上升的时期，第一使能信号控制缓冲器开启，第二使能信号控制第一、第二比较器关断，使缓冲电压一直跟随反馈电压，从而更新第一电容的电压值；当反馈电压进入平台期后，第二使能信号控制第一、第二比较器开启，当在前沿消隐时间内，若延迟电压小于反馈电压，则第二比较器翻转，第一pmos管打开对第一电容进行充电，若延迟电压被充到反馈电压，则第二比较器再次翻转，控制第一pmos关断，电流源不再对第一电容充电。在膝点到达时，第一比较器翻转，判断电压由低电位翻转为高电位，第三使能信号对应翻高，第一nmos管打开进行采样，第一电容的电荷分享到第二电容，第一使能信号控制缓冲器关断使得延迟电压保持膝点电压；经过一个窄脉冲时间之后，第三使能信号翻低，第一nmos管关断而第二nmos管开启，并且第二使能信号控制第一比较器关断，第一使能信号控制缓冲器开启。
15.进一步的，所述缓冲器包括第二pmos管、第三pmos管、第四pmos管、第五pmos管、第七pmos管、第八pmos管、第九pmos管、第四nmos管、第五nmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管、第十二nmos管、第二电阻、第三电阻、第四电阻；所述第一比较器包括第二pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos管、第八pmos管、第九pmos管、第六nmos管、第七nmos管、第八nmos管、第九nmos管、第十一nmos管、第二电阻、第三电阻、第四电阻；
16.其中，第二pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos管、第七pmos管的源极均接电源；第二pmos管的栅漏互连，其漏极接电流源；第三pmos管、第四pmos管、第五pmos管、第六pmos管、第七pmos管的栅极均接第二pmos管的漏极；
17.第八pmos管的源极接第三pmos管的漏极，第八pmos管的栅极通过第四电阻后接反馈电压，第八pmos管的漏极通过第二电阻后接地；
18.第九pmos管的源极接第三pmos管的漏极，第九pmos管的栅极接第四nmos管的漏极，第九pmos管的漏极通过第三电阻后接地；
19.第九nmos管的漏极通过第四电阻后接反馈电压，第九nmos管的栅极和源极互连，第九nmos管的源极接地；
20.第八nmos管的栅极和漏极接第四pmos管的漏极，第八nmos管的源极通过第二电阻后接地；第七nmos管的漏极接第五pmos管的漏极，第七nmos管的栅极接第八nmos管的漏极，第七nmos管的源极通过第三电阻后接地；
21.第六nmos管的漏极接第六pmos管的漏极，第六nmos管的栅极接第七nmos管的漏极，第六nmos管的源极接地；
22.第十一nmos管的漏极接第七pmos管的漏极，第十一nmos管的栅极接第二使能信号，第十一nmos管的源极接地；
23.第六pmos管漏极、第六nmos管漏极与第十一nmos管漏极的连接点为第一比较器的输出端；
24.第五nmos管的漏极接电源，第五nmos管的栅极接第七nmos管的漏极；第十nmos管的栅极和漏极接第七pmos管的漏极，第十nmos管的源极接地；第四nmos管的漏极接第五nmos管的源极，第四nmos管的栅极接第十nmos管的漏极，第四nmos管的源极接地；
25.第十二nmos管的漏极接第七pmos管的漏极，第十二nmos管的栅极接第一使能信号，第十二nmos管的源极接地；
26.第五nmos管源极、第九pmos管栅极与第四nmos管漏极的连接点为缓冲器的输出端；
27.本发明的有益效果为：相比于传统采样保持和膝点检测电路能获得更准确的膝点电压。
附图说明
28.图1一种采样保持和膝点检测方案框图。
29.图2本发明提出的一种具有自适应预充电能力的采样保持与膝点检测电路框图。
30.图3本发明提出的具有自适应预充电方案的采样保持和膝点检测方案的控制时序图。
31.图4本发明提出的具有自适应预充电能力的采样保持和膝点检测电路图。
具体实施方式
32.下面结合附图，对本发明技术方案进行详细描述：
33.应用本发明优化方案的采样保持和膝点检测的原理图如图1所示。在副边导通时期，通过使能信号v
hold
与v
leb
控制膝点检测的过程，首先在副边刚导通时，使能信号v
hold
控制缓冲器a1打开，使能信号v
leb
控制控制比较器关断，v
rref
信号经过缓冲器得到v
buf
信号；在反馈电压的振铃消失进入平台区时，使能信号v
leb
控制比较器开启，完成前沿消隐，在膝点到达时，比较器输出翻转，控制采样开关打开，将电容c
delay
上的电荷分享到chold上，且控制缓冲器关断以保持膝点电压，经过一个窄脉冲时间后，采样开关关闭，使能信号控制缓冲器工作，控制比较器关断。这就采样到了膝点电压。
34.在这种方案下，c
delay
电容上由vdd电源轨通过缓冲器种源随管和电阻r
delay
进行充电，若副边导通的时间很短，且c
delay
电容较大，则可能出现由于充电时间不够导致v
delay
电压低于v
rref
电压，出现如图2中所示的v
delay
′
的曲线，最终导致输出电压精度降低。本发明提出的具有自适应预充电能力的采样保持与膝点检测电路方案如图2。该方案主要包括采样
保持和膝点检测部分与自适应预充电部分。采样保持和膝点检测部分主要包括：缓冲器a1，比较器a2，一阶低通滤波器电阻r
delay
和电容c
delay
，保持电容c
hold
，采样开关mn1，虚拟开关mn2以及复位开关mn3；自适应预充电部分包括：比较器a3，预充电开关mp1，电流源。
35.本发明提出的具有自适应预充电方案的采样保持和膝点检测方案的控制时序如图3所示。当副边导通时，mn3管关断，反馈参考电压v
rref
迅速上升，v
buffer
和v
delay
会跟随v
rref
电压开始上升。在t
0-t1，副边刚刚导通时，功率管寄生电容与原边电感会形成谐振，为了避免这段时间内比较器a2的误触发，v
leb
不使能，a2不工作。为了避免图3中出现的v
delay
′
的情况，使用a3控制mp1管来让预充电电流i
charge
对c
delay
充电，当v
delay
电压距离v
rref
较大时，比较器a3输出precharge翻低；当v
delay
被充到接近v
reff
时，比较器a3翻转，precharge翻高，mp1关断，切断预充电电流。比较器a3的引入能够使得预充电电流的接通时间随v
reff
的电压自动调节，不仅能够运用在固定前沿消隐时间的应用中，也可以工作在可变前沿消隐时间的应用中。在t
1-t2，v
rref
进入平台区，v
leb
信号控制比较器a2打开，a1继续工作更新c
delay
的电压值。在t2时刻，副边电感电流下降为0，膝点到达，v
rref
快速下降，由于下拉转换速率和缓冲器延时的影响，v
buffer
无法及时跟随，使得v
buffer
与v
rref
之间存在压差，比较器a2翻转，comp_knee信号由低电位翻转为高电位，v
ses
翻转到高电位，使能信号v
hold
翻转到高电位，缓冲器a1关闭，v
buffer
保持膝点电压，采样开关打开，c
delay
和c
hold
开始进行电荷分享。经过一个窄脉冲时间到达t3时刻，v
ses
翻低，采样开关mn1断开，虚拟开关mn2打开，对时钟馈通进行补偿，同时v
hold
翻低，缓冲器a1开始正常工作。t4时刻，原边导通时，mn3管打开，将c
delay
上的电压复位。
36.具有自适应预充电能力的采样保持和膝点检测电路图如图4所示。该电路的缓冲器和比较器复用了一个折叠式的共源共栅的结构，省去了额外的电路，降低了电路的功耗与成本。mp2、mp3、mp4、mp5、mp6、mp7构成电流镜为电路提供偏置电流。mp8、mp9为输入对管，r1、r2为负载电阻，r3为限流电阻，mn9为ggnmos管进行静电泄放，mn7、mn8与mp8、mp9共同构成折叠共源共栅的结构；mp6、mn6与使能管mn11以及折叠共源共栅结构共同构成比较器；mn10，mn4构成电流镜，mn5用作源随管，再加上使能管mn12和折叠共源共栅的结构共同构成缓冲器；r
delay
和c
delay
构成一个一阶低通滤波器，保持电容c
hold
，采样开关mn1，虚拟开关mn2，复位开关mn3构成了采样保持电路。该结构的电路中，在保证输入共模范围的同时保证了该结构具有较大的增益，缓冲器较大的增益可以保证缓冲器的输出精度，进而确保采样电压的准确度。膝点检测需要在v
rref
快速下掉时，v
buffer
不会跟随v
rref
下掉，缓冲器的负向转换速率需要较小。且在膝点到达时，c
delay
和c
hold
进行电荷分享，根据电荷守恒，当c
delay
越大c
hold
越小时，v
sam
与膝点电压的误差较小，因此这两个电容的容值比需要十倍及以上。
37.i
charge
为预充电电流源，mp1为预充电开关。mp1的栅极接信号使能信号precharge，用于控制mp1在前沿消隐时间段内打开，使得对c
delay
进行预充电。当v
delay
接近v
rref
时，precharge信号翻转，结束充电，带有失调的比较器a3确保不会将v
delay
点过充。若leb时间仍没有充到平台电压，也结束充电。
38.下面对可用于优化采样保持与膝点检测电路的自适应预充电电路进行具体阐述。在图2的电路中，v
rref
处于平台区时，c
delay
的充电电流可以表示为
39.40.在副边刚刚导通时，v
buf
随v
rref
迅速上升，而v
delay
的初始电位为零，充电电流较大。随着v
buf
与v
delay
的压差变小，充电电流也越小。而r
delay
的设计还受到稳定性和延时补偿的限制，因此不能通过减小r
delay
来增大充电电流。因此在副边导通时间较小的情况下，就会出现通过v
delay
得到的采样电压低于真实的膝点电压，因此，在图4的电路中增加了自适应预充电电路。
41.假设从副边导通开始充电的充电时间为t，当v
delay
能够在前沿消隐时间内将被充到v
rref
的k倍，则c
delay
中存储的电荷为
42.qc＝kc
delayvrref
(t)
43.在充电过程中，预充电电流给c
delay
提供的电荷为
44.q
c_pre
＝i
charge
t
45.因此预充电电流对于c
delay
充电的速度不随v
buf
的变化而变化。可以使v
delay
达到更接近v
rref
。