一种沟槽栅超级结器件的栅引出结构及其制备方法与流程

1.本发明涉及半导体制造技术领域，特别涉及一种沟槽栅超级结器件的栅引出结构及其制备方法。


背景技术：

2.超级结(super junction)器件同时结合了vdmos在开关时低损耗以及绝缘栅双极型晶体管(igbt，insulated gate bipolar transistor)在导通状态低损耗的优点，以优异的性能得到了广泛应用。超级结器件中的超级结是由形成于半导体衬底中的交替排列的p型薄层也称p型柱(p-pillar)和n型薄层也称n型柱(n-pillar)组成，利用p型薄层和n型薄层电荷平衡的体内降低表面电场(resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。
3.随着技术的发展，超级结器件的使用也越来越广泛。半导体器件集成度要求越来高，器件元胞尺寸也逐渐减小，器件结构也随需求发生了改变，能够实现更快的开关速度和更低的开关损耗的沟槽栅结构的器件出现。在超级结器件中通常采用在n型外延层如n型硅外延层中形成超级结沟槽，之后在超级结沟槽中填充p型外延层如p型硅外延层实现。沟槽栅则包括形成于半导体衬底中的沟槽以及形成于沟槽中的栅介质层和多晶硅栅。
4.随着半导体器件尺寸的缩小，接触孔或接触槽的特征尺寸(cd，critical dimension)缩小，填充工艺面临更大的挑战。目前超级结的主流产品的步进(pitch)在5～11μm，源极(source)的引出结构尺寸均在2.5μm以上，用热铝工艺均能满足其引出接触孔(ct，contact hole)的填充。但是由于栅结构的尺寸一般在0.75～1.5μm，其栅结构的引出接触孔一般在0.5μm左右，无法利用热铝工艺进行填充。为了解决这一问题，常规做法是通过引入钨塞工艺，在栅结构的小接触孔处形成完整的钨塞(w-plug)，在源极(source)的大接触孔处形成钨间隔层(w-spacer)，然后再通过热铝工艺填充(source)接触孔，同时形成与栅极结构钨塞接触的栅金属线。
5.钨塞w-plug是小线宽下的成熟工艺，但是对于线宽较大的功率器件生产线，往往产能不足，形成严重的产能瓶颈。特别是超级结的步进(pitch)不断缩小，沟槽开口不断缩小的情况下，需要更慢的填充速率来达到好的填充效果，对于产能的占用愈加显著，成本显著上升。
6.另外一种可以不使用钨塞w-plug工艺的方法是通过增加一次光刻，利用多晶硅的延伸来引出栅结构，并形成较大的接触孔。该方案的缺点是增加光罩层数，而且为了通过可靠性，往往还需要另外一张gfox光罩来定义gfox区域，多晶硅栅极引出端有接触孔ct的区域要求置于厚的gfox氧化层上，导致成本增加太多，从而限制了此方案的应用。


技术实现要素：

7.本发明的目的在于提供一种沟槽栅超级结器件的栅引出结构及其制备方法，以解决当前超级结的步进(pitch)不断缩小，沟槽开口不断缩小的情况下，需要更慢的填充速率
来达到好的填充效果，小线宽下的成熟工艺钨塞w-plug对于线宽较大的功率器件生产线，往往产能不足，形成严重的产能瓶颈的问题。
8.为解决上述技术问题，本发明提供一种沟槽栅超级结器件的栅引出结构，包括：
9.半导体衬底，所述半导体衬底形成有超级结结构；
10.沟槽栅结构，形成于所述半导体衬底内的超级结结构内；
11.源区，围绕所述沟槽栅的两侧；
12.层间介质层，形成于所述沟槽栅极和源极区域顶部表面；
13.接触孔，在所述层间介质层中形成贯穿所述层间介质层的源区第一接触孔及沟槽栅极第二接触孔；
14.多晶硅间隔层，位于源极区域第一接触孔的两个侧壁；
15.多晶硅插塞，位于沟槽栅极第二接触孔内。
16.进一步的，所述形成间隔层与插塞的多晶硅为与所述沟槽栅内同型掺杂多晶硅。
17.同时，为解决上述技术问题，本发明基于以上沟槽栅超级结器件的栅引出结构还提供了一种沟槽栅超级结器件的栅引出结构的制备方法，包括：
18.对所述n型薄层进行刻蚀形成沟槽，在所述沟槽内表面依次沉积栅氧化层和多晶硅，通过两个膜层组成栅极结构，所述沟槽被所述多晶硅填充；
19.在所述衬底内所述栅极结构的两侧形成沟槽栅超级结器件的源区；
20.在所述n型半导体衬底与所述沟槽表面沉积层间介质层，并在层间介质层中刻蚀形成第一接触孔和第一接触孔，所述接触孔用于将所述多晶硅栅极结构与所述源区引出；
21.在所述层间介质层表面与所述接触孔内壁沉积～4kn型掺杂多晶硅，所述～4kn型掺杂多晶硅至少填充满引出栅极结构的第二接触孔；
22.对所述沉积的n型掺杂多晶硅进行背面干法刻蚀，在引出源区的第一接触孔的两个侧壁形成多晶硅间隔层，并在引出栅极结构的第二接触孔内形成多晶硅插塞；
23.进行金属沉积形成正面金属层，并对所述正面金属层进行光刻刻蚀形成金属总线，完成沟槽栅超级结器件的制备。
24.进一步的，所述多晶硅间隔层与多晶硅插塞为掺杂型多晶硅，且为与所述沟槽栅内同型掺杂多晶硅，可以为n型掺杂、p型掺杂或者as型掺杂。
25.进一步的，所述接触孔的形状为长方形或正方形。
26.进一步的，所述引出源区的第一接触孔的尺寸大于2.5μm。
27.进一步的，其特征在于，所述引出沟槽栅极结构的第二接触孔的尺寸为0.05～2μm。
28.进一步的，所述接触孔的形成区域通过光刻定义，所述栅极结构的引出位置处形成有对应的所述接触孔。
29.进一步的，所述多晶硅插塞向下穿过所述层间介质层与所述多晶硅栅极之间，从而与所述多晶硅栅极连接。
30.进一步的，采用离子注入和退火推进工艺形成源区，所述源区的形成区域通过光刻定义，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
31.与现有技术相比，本发明技术方案至少具有以下有益效果之一：
32.在本发明提出了一种沟槽栅超级结器件的栅引出结构的制备方法中，首先，在n型
半导体衬底内形成由交替排列的p型薄层和n型薄层组成的超级结结构；对所述n型薄层进行刻蚀形成沟槽，在所述沟槽内表面依次沉积栅氧化层和多晶硅，通过两个膜层组成栅极结构，所述沟槽被所述多晶硅填充；在所述衬底表面形成沟槽栅超级结器件的源区；接着，在所述n型半导体衬底与所述沟槽表面沉积层间介质层，并在层间介质层中对应的源区和栅极结构处刻蚀，分别形成第一接触孔和第一接触孔，以引出所述源区与所述多晶硅栅极结构；最后，在所述接触孔内壁沉积与栅极结构内同类型的～4kn型掺杂多晶硅；对所述沉积的n型掺杂多晶硅进行背面干法刻蚀，在引出源区的第一接触孔的两个侧壁形成多晶硅间隔层，并在引出栅极结构的第二接触孔内形成多晶硅插塞。本发明通过利用与沟槽栅内同型掺杂的多晶硅来引出沟槽栅超级结器件的栅结构形成多晶硅插塞(polyplug)，工艺简单稳定，且使用功率产线现有的大规模产能。由于源极区域(source)只有小范围的多晶硅间隔层(poly spacer)，并不对np与pp的接触产生明显影响，进而本发明能够在保证器件性能的基础上，大规模突破产能瓶颈。
附图说明
33.图1为本发明一实施例中的沟槽栅超级结器件的栅引出结构的制备方法的流程示意图；
34.图2a～2h为本发明一实施例中的沟槽栅超级结器件的栅引出结构的制备方法在其制备过程中的结构示意图。
具体实施方式
35.承如背景技术所述，随着技术的发展，超级结器件的使用也越来越广泛。半导体器件集成度要求越来高，器件元胞尺寸也逐渐减小，器件结构也随需求发生了改变，能够实现更快的开关速度和更低的开关损耗的沟槽栅结构的器件出现。在超级结器件中通常采用在n型外延层如n型硅外延层中形成超级结沟槽，之后在超级结沟槽中填充p型外延层如p型硅外延层实现。沟槽栅则包括形成于半导体衬底中的沟槽以及形成于沟槽中的栅介质层和多晶硅栅。
36.随着半导体器件尺寸的缩小，接触孔或接触槽的特征尺寸(cd，critical dimension)缩小，填充工艺面临更大的挑战。目前超级结的主流产品的步进(pitch)在5～11μm，源极(source)的引出结构尺寸均在2.5μm以上，用热铝工艺均能满足其引出接触孔(ct，contact hole)的填充。但是由于栅结构的尺寸一般在0.75～1.5μm，其栅结构的引出接触孔一般在0.5μm左右，无法利用热铝工艺进行填充。为了解决这一问题，常规做法是通过引入钨塞工艺，在栅结构的小接触孔处形成完整的钨塞(w-plug)，在源极(source)的大接触孔处形成钨间隔层(w-spacer)，然后再通过热铝工艺填充(source)接触孔，同时形成与栅极结构钨塞接触的栅金属线。钨塞w-plug是小线宽下的成熟工艺，但是对于线宽较大的功率器件生产线，往往产能不足，形成严重的产能瓶颈。特别是超级结的步进(pitch)不断缩小，沟槽开口不断缩小的情况下，需要更慢的填充速率来达到好的填充效果，对于产能的占用愈加显著，成本显著上升。
37.另外一种可以不使用钨塞w-plug工艺的方法是通过增加一次光刻，利用多晶硅的延伸来引出栅结构，并形成较大的接触孔。该方案的缺点是增加光罩层数，而且为了通过可
靠性，往往还需要另外一张gfox光罩来定义gfox区域，多晶硅栅极引出端有接触孔ct的区域要求置于厚的gfox氧化层上，导致成本增加太多，从而限制了此方案的应用。
38.为此，本发明的目的在于提供一种沟槽栅超级结器件的栅引出结构及其制备方法，以解决当前超级结的步进(pitch)不断缩小，沟槽开口不断缩小的情况下，需要更慢的填充速率来达到好的填充效果，小线宽下的成熟工艺钨塞w-plug对于线宽较大的功率器件生产线，往往产能不足，形成严重的产能瓶颈的问题。
39.例如参考图1所示，所述一种沟槽栅超级结器件的栅引出结构及其制备方法中，包括如下步骤：
40.步骤s100，提供一n型半导体衬底，在所述n型半导体衬底内形成由交替排列的p型薄层和n型薄层组成的超级结结构；
41.步骤s200，对所述n型薄层进行刻蚀形成沟槽，在所述沟槽内表面依次沉积栅氧化层和多晶硅，通过两个膜层组成栅极结构，所述沟槽被所述多晶硅填充；
42.步骤s300，在所述衬底内所述栅极结构的两侧形成沟槽栅超级结器件的源区；
43.步骤s400，在所述n型半导体衬底与所述沟槽表面沉积层间介质层，并在层间介质层中刻蚀形成第一接触孔和第一接触孔，所述接触孔用于将所述多晶硅栅极结构与所述源区引出；
44.步骤s500，在所述层间介质层表面与所述接触孔内壁沉积～4kn型掺杂多晶硅，所述～4kn型掺杂多晶硅至少填充满引出栅极结构的第二接触孔；
45.步骤s600，对所述沉积的n型掺杂多晶硅进行背面干法刻蚀，在引出源区的第一接触孔的两个侧壁形成多晶硅间隔层，并在引出栅极结构的第二接触孔内形成多晶硅插塞；
46.步骤s700，进行金属沉积形成正面金属层，并对所述正面金属层进行光刻刻蚀形成金属总线，完成沟槽栅超级结器件的制备。
47.即，在本发明提出了一种沟槽栅超级结器件的栅引出结构的制备方法中，首先，在n型半导体衬底内形成由交替排列的p型薄层和n型薄层组成的超级结结构；对所述n型薄层进行刻蚀形成沟槽，在所述沟槽内表面依次沉积栅氧化层和多晶硅，通过两个膜层组成栅极结构，所述沟槽被所述多晶硅填充；在所述衬底表面形成沟槽栅超级结器件的源区；接着，在所述n型半导体衬底与所述沟槽表面沉积层间介质层，并在层间介质层中对应的源区和栅极结构处刻蚀，分别形成第一接触孔和第一接触孔，以引出所述源区与所述多晶硅栅极结构；最后，在所述接触孔内壁沉积与栅极结构内同类型的～4kn型掺杂多晶硅；对所述沉积的n型掺杂多晶硅进行背面干法刻蚀，在引出源区的第一接触孔的两个侧壁形成多晶硅间隔层，并在引出栅极结构的第二接触孔内形成多晶硅插塞。本发明通过利用与沟槽栅内同型掺杂的多晶硅来引出沟槽栅超级结器件的栅结构形成多晶硅插塞(polyplug)，工艺简单稳定，且使用功率产线现有的大规模产能。由于源极区域(source)只有小范围的多晶硅间隔层(poly spacer)，并不对np与pp的接触产生明显影响，进而本发明能够在保证器件性能的基础上，大规模突破产能瓶颈。
48.以下结合附图和具体实施例对本发明提出的一种沟槽栅超级结器件的栅引出结构的制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发
明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
49.如本技术和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
50.下面首先对本发明提供的沟槽栅超级结器件的栅引出结构的制备方法进行详细的描述。具体可以参考图2a～图2h所示，图2a～图2h为本发明一实施例中的沟槽栅超级结器件的栅引出结构的制备方法在其制备过程中的结构示意图；其中，所述沟槽栅超级结器件的栅引出结构的制备方法可以包括如下步骤：
51.在步骤s100中，具体参考图2a，提供一n型半导体衬底1，所述n型半导体衬底用于为后续工艺生成沟槽栅超级结器件提供操作的平台。所述n型半导体衬底的材料选自单晶硅、多晶硅或者非晶硅；所述n型半导体衬底也可以是以下所提到的材料中的至少一种：硅(si)、锗(ge)、锗硅(sige)、碳硅(sic)、碳锗硅(sigec)、砷化铟(inas)、砷化镓(gaas)、磷化铟(inp)或者其它iii/v化合物半导体；所述n型半导体衬底还可以是氧化铝等的陶瓷基底、石英或玻璃基底等其他半导体材料。示例性的，本发明实施例中，所述n型半导体衬底为硅衬底。
52.在所述n型半导体衬底1的上表面形成n型半导体外延层(n-epi)2，本实施例中，所述n型半导体外延层为n型硅外延层；采用离子注入和退火推进工艺形成体区3。采用光刻定义并进行刻蚀在所述n型半导体外延层2中形成多个周期交替排列的超级结沟槽；由刻蚀工艺的限制，所述超级结沟槽的侧面偏离于理想的垂直结构而具有小于90度的倾角并使所述超级结沟槽的沿宽度方向上的截面结构呈上宽下窄的倒梯形。对所述超级结沟槽进行填充形成p型薄层4，填充采用淀积多层非掺杂多晶硅实现；由各所述p型薄层之间的所述n型半导体外延层组成n型薄层，所述p型薄层和所述n型薄层交替排列组成超级结结构。
53.在步骤s200中，具体参考图2b，在形成有所述超级结且表面平坦的所述n型薄层上进行光刻工艺定义并进行刻蚀形成栅极沟槽5。在所述栅极结构的引出位置处的所述栅极沟槽的宽度满足形成接触孔的要求。示例性的，在本实施例中，在所述栅极沟槽5的内壁采用热氧化工艺沉积形成栅氧化层6。在所述栅极沟槽中填充所述多晶硅栅7，由形成于所述栅极沟槽内壁的所述栅氧化层和所述多晶硅栅组成所述沟槽栅极结构。示例性的，在本实施例中，在所述栅极沟槽中填充的所述多晶硅栅为～4kn型掺杂多晶硅。
54.在步骤s300中，具体参考图2c，在所述n型半导体衬底内沟槽栅两侧形成源区8。示例性的，在本实施例中，采用离子注入和退火推进工艺形成源区8，所述源区8的形成区域通过光刻定义，在所述器件单元区中，所述源区8和对应的所述栅极结构的侧面自对准。在本发明实施例中，所述n型半导体衬底1包括被虚线bb’分割开的位于虚线bb’右侧区域的沟槽栅结构区b和位于虚线bb’左侧区域的源极区a。
55.在步骤s300中，具体参考图2d，在所述n型半导体衬底与所述已填充所述～4kn型掺杂多晶硅的沟槽上表面沉积层间介质层9。
56.在步骤s400中，具体参考图2e，并在层间介质层中采用光刻工艺刻蚀形成第一接触孔10和第一接触孔11，所述第一接触孔和第一接触孔分别用于将所述源区与所述多晶硅栅极结构引出。示例性的，在本实施例中，所述接触孔的形状为长方形或正方形，所述引出源区的第一接触孔10的尺寸大于2.5μm；所述引出沟槽栅极结构的第二接触孔11的尺寸范围为0.05μm～2μm。具体的，所述第二接触孔11的尺寸可以为0.05μm、0.1μm、0.15μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1.0μm、1.0μm、1.2μm、1.3μm、1.4μm、1.5μm、1.6μm、1.7μm、1.8μm、1.9μm以及2.0μm。
57.在步骤s500中，具体参考图2f，在所述层间介质层9表面、所述引出源区的第一接触孔10内壁和所述引出沟槽栅极结构的第二接触孔11内沉积掺杂型多晶硅12。示例性的，在本实施例中，所述填充的掺杂型多晶硅为～4kn型掺杂多晶硅，可以为n型掺杂多晶硅、p型掺杂多晶硅或者as型掺杂多晶硅，且所述～4kn型掺杂多晶硅至少填充满引出栅极结构的第二接触孔。
58.在步骤s600中，具体参考图2g，对所述沉积的n型掺杂多晶硅进行背面干法刻蚀，在引出源区的第一接触孔的两个侧壁形成多晶硅间隔层13，并在引出栅极结构的第二接触孔内形成多晶硅插塞14。
59.在步骤s700中，具体参考图2h，在所述接触孔内及所述层间介质层表面进行金属沉积形成正面金属层15，并且采用光刻定义加刻蚀工艺对所述正面金属层进行光刻刻蚀形成金属总线，示例性的，在本实施例的最后，再进行沉积表面钝化层，背面减薄，背面金属等必须步骤完成沟槽栅超级结器件的制备。
60.综上所述，本发明提出了一种沟槽栅超级结器件的栅引出结构的制备方法中，首先，在n型半导体衬底内形成由交替排列的p型薄层和n型薄层组成的超级结结构；对所述n型薄层进行刻蚀形成沟槽，在所述沟槽内表面依次沉积栅氧化层和多晶硅，通过两个膜层组成栅极结构，所述沟槽被所述多晶硅填充；在所述衬底表面形成沟槽栅超级结器件的源区；接着，在所述n型半导体衬底与所述沟槽表面沉积层间介质层，并在层间介质层中对应的源区和栅极结构处刻蚀，分别形成第一接触孔和第一接触孔，以引出所述源区与所述多晶硅栅极结构；最后，在所述接触孔内壁沉积与栅极结构内同类型的～4kn型掺杂多晶硅；对所述沉积的n型掺杂多晶硅进行背面干法刻蚀，在引出源区的第一接触孔的两个侧壁形成多晶硅间隔层，并在引出栅极结构的第二接触孔内形成多晶硅插塞。本发明通过利用与沟槽栅内同型掺杂的多晶硅来引出沟槽栅超级结器件的栅结构形成多晶硅插塞(polyplug)，工艺简单稳定，且使用功率产线现有的大规模产能。由于源极区域(source)只有小范围的多晶硅间隔层(poly spacer)，并不对np与pp的接触产生明显影响，进而本发明能够在保证器件性能的基础上，大规模突破产能瓶颈。
61.需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
62.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组
件、元素、步骤之间的逻辑关系或者顺序关系等。
63.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。