一种GOA电路、GOA单元及驱动方法、阵列基板

技术特征：
1.一种goa电路，其特征在于：包括n级级联设置的goa单元，第n级goa单元包括第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第六薄膜晶体管t6、第七薄膜晶体管t7、第八薄膜晶体管t8、第九薄膜晶体管t9、第十薄膜晶体管t10、第十一薄膜晶体管t11、第一电容c1以及第二电容c2，1<n<n-1，n、n均为正整数；所述第一薄膜晶体管t1栅极接入启动信号cout(n-2)，漏极电性连接于第三节点p，源极接入恒压高电平信号vgh，其中cout(n-2)信号为上一级goa单元的输出信号；所述第二薄膜晶体管t2栅极电性连接于第二节点qb，漏极电性连接于第三节点p，源极接入恒压低电平信号vgl；所述第三薄膜晶体管t3栅极接入第一时钟控制信号sclk1(n)，源极电性连接于第四薄膜晶体管t4的漏极，漏极电性连接于第二节点qb；所述第四薄膜晶体管t4栅极接入恒压高电平信号vgh，源极接入恒压高电平信号vgh，漏极电性连接于第三薄膜晶体管t3的源极；所述第五薄膜晶体管t5栅极接入第一时钟控制信号sclk1(n)，源极接入恒压低电平信号vgl，漏极电性连接于第三薄膜晶体管t3的源极；所述第六薄膜晶体管t6栅极电性连接于第一节点q，源极连接于第二电容c2的一端，漏极电性连接于节点qb；所述第七薄膜晶体管t7栅极接入第一时钟控制信号sclk1(n)，源极电性连接于第三节点p，漏极电性连接于第一节点q；所述第八薄膜晶体管t8栅极电性连接于第一节点q，源极接入第二时钟控制信号sclk2(n)，漏极电性连接于第九薄膜晶体管t9的漏极；所述第九薄膜晶体管t9栅极电性连接于第二节点qb，源极接入恒压低电平信号vgl，漏极电性连接于第八薄膜晶体管t8的漏极；所述第十薄膜晶体管t10栅极电性连接于第一节点q，源极接入第二时钟控制信号sclk2(n)，漏极电性连接于第十一薄膜晶体管t11的漏极；所述第十一薄膜晶体管t11栅极电性连接于第二节点qb，源极接入恒压低电平信号vgl，漏极电性连接于第十薄膜晶体管t10的漏极；所述第一电容c1一端电性连接于第一节点q，另一端电性连接于第八薄膜晶体管t8的漏极；所述第二电容c2一端接入启动信号cout(n-2)，另一端电性连接于第六薄膜晶体管t6的源极。2.根据权利要求1所述的goa电路，其特征在于：所述第一、第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一薄膜晶体管t1、t2、t3、t4、t5、t6、t7、t8、t9、t10、t11为薄膜晶体管或场效应管或其他特性相同的器件；这里采用的晶体管的源极、漏极是对称的，其源极、漏极能够互换；开关晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。3.根据权利要求1所述的goa电路，其特征在于：所述第一、第二、第三、第四时钟信号sclk1、sclk2、sclk3、sclk4、第一启动信号sin1、第二启动信号sin2、恒压高电平信号vgh、恒压低电平信号vgl均通过外部时序控制器提供。4.一种goa电路，其特征在于：包括：如权利要求1或2所述的n级goa单元，所述第一、第
2vth7-vth8；使得第一薄膜晶体管、第七薄膜晶体管完全关闭，抑制第一节点漏电；同时，第二节点qb通过第二电容c2的耦合效应，被下拉至低于vgl的电平2vgl-vgh，使得第九薄膜晶体管、第十一薄膜晶体管完全关闭，抑制输出信号漏电；使得第二薄膜晶体管完全关闭，进一步抑制第一节点漏电；s3：进入t3阶段；所述第一时钟控制信号sclk1(n)提供高电位，所述第二时钟控制信号sclk2(n)和启动信号cout(n-2)提供低电位；所述第二薄膜晶体管、第三薄膜晶体管、所述第四薄膜晶体管、所述第七薄膜晶体管、所述第九薄膜晶体管、所述第十一薄膜晶体管t2、t3、t4、t7、t9、t11打开，所述第一薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第八薄膜晶体管、所述第十薄膜晶体管t1、t5、t6、t8、t10关闭，所述第一节点q通过第七薄膜晶体管、第二薄膜晶体管放电至低电平vgl，所述第四薄膜晶体管、第五薄膜晶体管构成的反相器输出高电平vgh通过第三薄膜晶体管传输到第二节点qb，第二节点电压等于vgh-vth3；s4：进入t4阶段；所述第二时钟控制信号sclk2(n)提供高电位，所述第一时钟控制信号sclk1(n)和启动信号cout(n-2)提供低电位；所述第二薄膜晶体管、第四薄膜晶体管、所述第九薄膜晶体管、第十一薄膜晶体管t2、t4、t9、t11打开，所述第一薄膜晶体管、所述第三薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管、所述第八薄膜晶体管、所述第十薄膜晶体管t1、t3、t5、t6、t7、t8、t10关闭，所述第一节点q保持低电平vgl，所述第二节点q没有放电路径，保持高电平vgh-vth3。7.一种阵列基板，包括显示区和非显示区；其特征在于：所述非显示区设有如权利要求3～6任一项所述的goa电路。8.一种显示装置，其特征在于：包括如权利要求7所述的阵列基板。

技术总结
本发明涉及一种GOA电路、GOA单元及驱动方法、阵列基板，属于显示技术领域。该GOA电路包括双边驱动的N级级联设置的GOA单元，第n级GOA单元包括11个薄膜晶体管以及两个自举电容。在GOA电路中通过在第一薄膜晶体管漏级与第一节点之间设置第七薄膜晶体管，抬高第三节点电位，使第一薄膜晶体管、第七薄膜晶体管完全关闭，抑制第一节点漏电；通过在第六薄膜晶体管与启动信号之间增加第二电容，利用第二电容耦合效应，使第二节点电位下拉到低于恒压低电平信号电位，使第九薄膜晶体管、第十一薄膜晶体管完全关闭，抑制输出信号漏电。双边驱动GOA电路单侧只需要两根时钟信号线，两根恒压电平信号线，有利于GOA电路窄边框化。有利于GOA电路窄边框化。有利于GOA电路窄边框化。


技术研发人员：谢应涛 蹇欢 蔡坤林 黄雁琳
受保护的技术使用者：重庆邮电大学
技术研发日：2022.10.24
技术公布日：2023/1/13