集成电路的制作方法

技术特征：
1.一种集成电路，包括：半导体衬底；互连结构，设置在所述半导体衬底的上表面上方，所述互连结构包括：最底部金属层、设置在所述最底部金属层上方的金属间层和设置在所述金属间层上方的顶部金属层、以及设置在所述顶部金属层上方的接合焊盘层，其中，所述顶部金属层的厚度大于所述最底部金属层的厚度；以及铁电电容器结构，设置在所述互连结构内，所述铁电电容器结构包括：设置在所述半导体衬底的所述上表面上方的底部电极、设置在所述底部电极上方的铁电结构、以及设置在所述铁电结构上方和所述最底部金属层下方的顶部电极。2.根据权利要求1所述的集成电路，其中，所述铁电结构包括具有第一宽度的上部铁电部分和具有第二宽度的下部铁电部分，使得凸缘对应于所述上部铁电部分与所述下部铁电部分相交处的高度。3.根据权利要求2所述的集成电路，其中，所述凸缘与所述铁电结构的最上表面分开的距离为所述铁电结构的总高度的5％至30％。4.根据权利要求1所述的集成电路，还包括：介电侧壁间隔件结构，设置在所述顶部电极的外侧壁周围；以及导电残留物，沿着所述介电侧壁间隔件结构的最外侧壁、沿着所述铁电结构的最外侧壁以及沿着所述底部电极结构的最外侧壁设置。5.根据权利要求4所述的集成电路，还包括：硬掩模，位于所述顶部电极的上表面上方。6.根据权利要求5所述的集成电路，还包括：第一介电衬垫，沿着所述介电侧壁间隔件结构的最外侧壁并且位于所述硬掩模的上表面上方。7.根据权利要求6所述的集成电路，其中，所述第一介电衬垫包括碳化硅。8.根据权利要求6所述的集成电路，还包括：第二介电衬垫，沿着所述第一介电衬垫的最外侧壁并且位于所述第一介电衬垫的上表面上方。9.一种集成电路，包括：半导体衬底；互连结构，设置在所述半导体衬底的上表面上方，所述互连结构包括：最底部金属层、设置在所述最底部金属层上方的金属间层和设置在所述金属间层上方的顶部金属层、以及设置在所述顶部金属层上方的接合焊盘层，其中，所述顶部金属层的宽度和厚度分别大于所述多个金属间层的宽度和厚度；以及铁电电容器结构，设置在所述互连结构内，所述铁电电容器结构包括：设置在所述顶部金属层上方的底部电极、设置在所述底部电极上方的铁电结构、以及设置在所述铁电结构上方和所述接合焊盘层下方的顶部电极。10.一种集成电路，包括：半导体衬底；互连结构，设置在所述半导体衬底的上表面上方，所述互连结构包括：最底部金属层、
设置在所述最底部金属层上方不同高度的多个金属间层、以及设置在所述金属间层上方不同高度的多个顶部金属层、以及设置在所述多个顶部金属层上方的接合焊盘层；其中，所述多个顶部金属层中的每个的宽度和厚度分别大于所述多个金属间层中的每个的宽度和厚度；以及铁电电容器结构，设置在所述互连结构内，所述铁电电容器结构包括：设置在所述多个金属间层中的最上金属间层上方的底部电极结构、位于所述底部电极结构上方的铁电结构、以及设置在所述多个顶部金属层中的最下顶部金属层下方的顶部电极结构。

技术总结
一些实施例涉及铁电随机存取存储器(FeRAM)器件。该FeRAM器件包括：底部电极结构和位于底部电极结构上面的顶部电极。顶部电极具有在顶部电极的最外侧壁之间测量的第一宽度。铁电结构将底部电极结构与顶部电极分隔开。铁电结构具有在铁电结构的最外侧壁之间测量的第二宽度。第二宽度大于第一宽度，使得铁电结构包括反映第一宽度和第二宽度之间的差的凸缘。介电侧壁间隔件结构设置在凸缘上，并且覆盖顶部电极的最外侧壁。本发明的实施例还涉及存储器器件及其形成方法。本发明的实施例还涉及一种集成电路。还涉及一种集成电路。还涉及一种集成电路。


技术研发人员：陈姿妤 涂国基 石昇弘 张富宸
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2022.02.17
技术公布日：2023/2/6