微机电系统封装体及其制造方法与流程

本公开实施例涉及一种微机电系统封装体及其制造方法，且特别涉及一种具有不同沟槽深度的微机电系统封装体及其制造方法。

背景技术：

微机电系统(microelectromechanicalsystems，mems)装置，如加速计(accelerometer)、压力传感器和麦克风已经广泛使用于许多现今的电子设备中。举例来说，通常可在汽车(例如安全气囊展开系统)、平板电脑或智慧型手机中找到微机电系统加速计。对于某些应用来说，需要将多个微机电系统装置整合到一个微机电系统封装体中，这些微机电系统装置可能包括一些需要不同孔洞深度的微机电系统传感器。

技术实现要素：

在一些实施例中，本公开涉及一种制造微机电系统封装体的方法。上述方法包括准备盖基板，其具有在盖基板上定义的第一装置区及切割道区，以及在盖基板的前侧的第一装置区中形成第一沟槽以及在切割道区中形成切割沟槽。上述方法还包括在盖基板上形成及图案化硬掩模，以覆盖一部分的第一沟槽的底表面，而露出第一沟槽的底表面的剩余部分。上述方法还包括在硬掩模到位的情况下，对盖基板进行蚀刻，以使第一沟槽的底表面的未覆盖部分被凹蚀，而第一沟槽的底表面的覆盖部分未改变，以在第一沟槽中形成停止部。上述方法还包括将盖基板的前侧接合到装置基板，封闭在第一微机电系统装置上的第一沟槽。

在另一些实施例中，本公开涉及一种制造微机电系统封装体的方法。上述方法包括包括准备盖基板，盖基板上定义有第一装置区、第二装置区及切割道区以及在盖基板的前侧第一装置区中形成第一沟槽，在第二装置区中形成第二沟槽，以及在切割道区中形成切割沟槽，其中第一沟槽、第二沟槽及切割沟槽具有相同的深度。上述方法还包括在盖基板上形成及图案化硬掩模，其中硬掩模具有在切割沟槽中的第一厚度及第一沟槽的第一部分，以及具有在第二沟槽中比第一厚度小的第二厚度及第一沟槽的第二部分。上述方法还包括从切割沟槽去除硬掩模，以及对切割沟槽进行蚀刻以降低切割沟槽的底表面。上述方法还包括从第二沟槽去除硬掩模及对切割沟槽及第二沟槽进行蚀刻以降低切割沟槽及第二沟槽的底表面，以在切割沟槽中产生比第二沟槽深的较大深度，且第二沟槽比第一沟槽深。

在又一些实施例中，本公开涉及一种微机电系统封装体。上述微机电系统封装体包括装置基板，包括第一微机电系统装置及第二微机电系统装置。上述方法还包括盖基板，接合到装置基板，盖基板封闭在第一微机电系统装置上的第一孔洞及在第二微机电系统装置上的第二孔洞。第一孔洞相对于盖基板的前侧表面具有第一深度，第一深度小于第二孔洞相对于盖基板的前侧表面的第二深度。停止部从第一孔洞的底表面升起到第一孔洞中的位置，且垂直低于盖基板的前侧表面。

附图说明

以下将配合所附附图详述本公开的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘示且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。

图1绘示出微机电系统(mems)封装体的一些实施例的剖面图。

图2绘示出微机电系统封装体的一些替代实施例的剖面图。

图3绘示出微机电系统封装体的一些替代实施例的剖面图。

图4-图10绘示出微机电系统封装体在各个制造阶段的一些实施例的一系列剖面图。

图11绘示出用于制造微机电系统封装体的方法的一些实施例的流程图。

图12-图22绘示出在各个制造阶段的微机电系统封装体的一些替代实施例的一系列剖面图。

图23绘示出用于制造微机电系统封装体的方法的一些替代实施例的流程图。

附图标记说明：

100～剖面图

102～装置基板

104～盖基板

106～第一微机电系统装置

110～装置区

110a～第一装置区

110b～第二装置区

112～半导体基板

114～内连线层

116～第一孔洞

117～切割沟槽

119～停止部

120～切割道区

121～晶片边缘沟槽

122～晶片边缘区

130～微机电系统基板

132～接合层

134～接合元件

124s～后侧表面

126s～前侧表面

140s～底表面

142s～底表面

144s～表面

146s～底表面

148s～周边部分

150s～顶表面

200～剖面

202s～底表面

204s～底表面

206～炼线

302～测试特征

402～第一沟槽

404～切割沟槽

406～晶片边缘沟槽

502～硬掩模

602～光致抗蚀剂掩模层

702～光致抗蚀剂掩模层

704s～部分

706s～周边部分

708s～中央部分

710s～周边部分

802s～部分

804s～覆盖部分

1100～方法

1102、1104、1106、1108、1110、2302、2304、2306、2308、2310、2312、2314、2316～动作

1402～第一掩模层

1502～第二掩模层

1602～第三掩模层

1702s～底表面

2300～方法

具体实施方式

以下公开许多不同的实施方法或是例子来实行所提供的标的之不同特征，以下描述具体的元件及其排列的实施例以阐述本公开。当然这些实施例仅用以例示，且不该以此限定本公开的范围。举例来说，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间有特定的关系。

此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。

此外，其中可能用到「第一」、「第二」、「第三」等用词，以便于描述区分一个图示或一系列图示的不同元素。「第一」、「第二」、「第三」等用词不旨在描述相应的元素。因此，参照第一图描述的「第一介电层」可能不一定对应于参照另一图描述的「第一介电层」。

在最近几代的微机电系统集成电路中，多个微机电系统装置可以被整合到同一集成芯片上。举例来说，动作传感器被用在智慧型手机、平板电脑、游戏控制台、智慧型电视和汽车碰撞检测系统等消费性电子产品中的动作启动用户界面。为了捕捉三维空间内完整范围的运动，动作传感器通常与加速计和陀螺仪(gyroscope)一起使用。加速计检测线性运动。陀螺仪检测角运动。为了满足消费者对低成本、高质量和小的装置占用空间的需求，可将加速计和陀螺仪一起整合在同一个基板上。加速计和陀螺仪利用不同的空间进行运动，因此需要不同的孔洞深度。在同一基板上制造具有不同深度的孔洞的一种方法是使用一系列的光刻和图案化工艺。然而，在基板中图案化并形成具有第一深度的沟槽之后，基板表面会变得不平坦。因为难以在基板表面的不平坦的形貌上形成和图案化期望的光致抗蚀剂掩模层(如深沟槽内可能形成不充分的涂层或空隙)，随后形成具有第二深度的第二沟槽的图案化工艺变得具有挑战性。由于当需要一些额外深度的结构时，例如需要移动停止部或切割沟槽时，情况会变得更糟。

本公开实施例涉及一种具有不同沟槽深度的盖基板的微机电系统封装体，以及制造上述微机电系统封装体的方法。在一些实施例中，提供了盖基板，其具有在盖基板上定义的第一装置区和切割道区。第一装置区中的第一沟槽和切割道区中的切割沟槽系形成在盖基板的前侧。然后，在盖基板上形成并图案化硬掩模，以覆盖第一沟槽的一部分底表面，而露出第一沟槽的底表面的剩余部分。然后，在硬掩模到位(inplace)的情况下，对盖基板进行蚀刻，使得第一沟槽的底表面的未覆盖部分被凹蚀，而第一沟槽的底表面的被覆盖部分未改变，以在第一沟槽内形成停止部。然后，将盖基板的前侧接合到装置基板上，并将第一沟槽封闭在第一微机电系统装置上。因此，通过形成第一沟槽，然后在第一沟槽内形成并图案化硬掩模以准备进一步回蚀刻(如为了形成停止部)，形成了不同的沟槽深度，而未在深沟槽中施加掩模层(如光致抗蚀剂掩模层)。与通过随后在制造工艺中执行的图案化工艺形成停止部的替代方法相比，减少了图案化开口所需的深宽比(aspectratio)。从而可达到优化的图案化成果并且提高制造质量。

图1绘示出根据一些实施例的微机电系统封装体的剖面图100。微机电系统封装体包括接合在一起的装置基板102和盖基板104。在一些实施例中，装置基板102可以包括具有主动元件(如晶体管)的半导体基板112、具有设置在金属间介电(inter-metaldielectric，imd)材料内的金属化平面和通孔内连线的内连线层114、以及具有第一微机电系统装置106的微机电系统基板130。盖基板104包括在盖基板104上定义的装置区110和切割道区120。盖基板104封闭装置区110内的第一微机电系统装置106上的第一孔洞116及切割道区120中的切割沟槽117。在一些实施例中，停止部119从第一孔洞116的底表面140s升高到在第一孔洞116中并垂直低于盖基板104的前侧表面126s的位置。切割沟槽117具有位于比第一孔洞116的底表面140s更深的盖基板104中的底表面142s。在一些实施例中，切割沟槽117可以包括周边部分，其深度实质上等于第一孔洞116的深度，即周边部分的表面144s可以实质上与第一孔洞116的底表面140s共面。在一些实施例中，盖基板104可还包括设置在在盖基板104的边界区域上定义的晶片边缘区122中的晶片边缘沟槽121。晶片边缘沟槽121可以包括底表面146s，底表面146s可位在与切割沟槽117的底表面142s实质相同的深度处。晶片边缘沟槽121可还包括周边部分148s，周边部分148s可位在与停止部119的顶表面150s实质相同的深度处。作为示例，第一孔洞116、切割沟槽117和晶片边缘沟槽121可以通过图4-图10所示的一系列制造工艺所形成，随后将对此进行更详细的描述。

图2绘示出根据一些替代实施例的微机电系统封装体的剖面图200。微机电系统封装体包括第一微机电系统装置106和第二微机电系统装置108，分别由深度不同的第一孔洞116和第二孔洞118封闭。切割沟槽117具有位于盖基板104中的底表面142s，其比第二孔洞118的底表面202s更深。在一些实施例中，切割沟槽117可以包括周边部分，其深度实质上等于第一孔洞116的深度，即周边部分的表面144s可以实质上与第二孔洞118的底表面202s共面。第一孔洞116的底表面140s可以位于盖基板104中，并垂直窄于第二孔洞118的底表面202s。在一些实施例中，盖基板104可以还包括具有底表面204s的晶片边缘沟槽406，底表面204s可实质上位在与停止部119的顶表面150s相同深度处。作为示例，第一孔洞116、切割沟槽117和晶片边缘沟槽406可以通过图12-图21所示的一系列制造工艺形成，随后将对此进行更详细的描述。应理解的是，上述用于图1的微机电系统封装体的一些特征可以结合到图2中，为了简洁，于此不再赘述。

图3绘示出根据一些其他实施例的微机电系统封装体的剖面图300。在一些实施例中，上述图2中示出的微机电系统封装体随后可以被薄化(如从后侧表面124s到由点划线206所表示的位置)。可以打开切割沟槽117，并且可以露出测试特征302以用于晶片级测试。随后可进行单粒化工艺(例如分割)。

图4-图10绘示出根据一些实施例的一系列剖面视图400-1000，其共同描绘微机电系统封装体的形成。

如图4所示，准备盖基板104。在盖基板104上定义装置区110及切割道区120。可将切割道区120定义在装置区110的周围。可在盖基板104的边界区域定义晶片边缘区122。在一些实施例中，接合层132设置在盖基板104的前侧表面126s上。接合层132和盖基板104被图案化以在装置区110中形成第一沟槽402、切割道区120中的切割沟槽404以及晶片边缘区122中的晶片边缘沟槽406。第一沟槽402、切割沟槽404和晶片边缘沟槽406系形成为具有相对于盖基板104的前侧表面126s实质相同的垂直深度。在各种实施例中，盖基板104可以包括任何类型的半导体本体(如硅/互补金属氧化物半导体(complementarymetal-oxide-semiconductor，cmos)块、硅锗(sige)、绝缘体上硅(silicononinsulator，soi)等)，如半导体晶片或晶片上的一个或多个管芯，以及任何其他类型的半导体及/或形成在其上的外延层及/或与其关联之物。作为示例，接合层132可以由如铝(al)、锗(ge)、金(au)、铜(cu)、锡(sn)的金属或合金所制成。

如图5所示，硬掩模502形成在盖基板104上。硬掩模502可以通过沉积技术形成，并且取决于应用可以包括二氧化硅、氮化硅、其它介电材料或金属。硬掩模502系形成用以填充第一沟槽402、切割沟槽404及晶片边缘沟槽406，并且延伸越过接合层132。

如图6所示，对硬掩模502图案化。由于图案化，第一沟槽402的一部分底表面被覆盖(以对随后的停止部的形成进行准备)，而第一沟槽402的底表面的剩余部分未被覆盖。通过图案化工艺去除切割沟槽404中的硬掩模502和一部分晶片边缘沟槽406。在一些实施例中，根据光致抗蚀剂掩模层602并通过蚀刻工艺来图案化硬掩模502，上述光致抗蚀剂掩模层602系形成在硬掩模502上，然后通过光刻工艺图案化。在各种实施例中，蚀刻工艺可包括湿蚀刻或干蚀刻(如使用四氟甲烷(cf4)、六氟化硫(sf6)、三氟化氮(nf3)等的等离子体蚀刻)。在蚀刻工艺之后，将实质去除光致抗蚀剂掩模层602。

如图7所示，光致抗蚀剂掩模层702形成在硬掩模502上，然后通过光刻工艺图案化光致抗蚀剂掩模层702以露出至少一部分的晶片边缘沟槽406及切割沟槽404的底表面。然后对切割沟槽404进行蚀刻以降低切割沟槽404的底表面。在一些实施例中，凹蚀切割沟槽404的底表面的中央部分708s，而以光致抗蚀剂掩模层702覆盖切割沟槽404的底表面的周边部分710s。在一些实施例中，凹蚀晶片边缘沟槽406的底表面的一部分704s，而以光致抗蚀剂掩模层702覆盖晶片边缘沟槽406的底表面的周边部分706s。在图7中未绘示出的一些替代实施例中，可通过图案化光致抗蚀剂掩模层702凹蚀整个或大部分切割沟槽404，以露出切割沟槽404。

如图8所示，对盖基板104执行毯覆式回蚀刻工艺(blanketetchbackprocess)，以降低第一沟槽402、切割沟槽404和晶片边缘沟槽406未被硬掩模502覆盖的底表面。上述回蚀刻工艺可为干蚀刻，其使用具有对盖基板104的材料的选择性高于对硬掩模502的材料的选择性的蚀刻剂。因此，凹蚀了第一沟槽402的底表面的未覆盖部分802s、切割沟槽404的底表面的中央部分708s和周边部分710s、以及晶片边缘沟槽406的底表面的部分704s，而第一沟槽402的底表面的覆盖部分804s(由硬掩模502覆盖)和晶片边缘沟槽406的底表面的部分704s并未改变。首先通过图案化并降低切割沟槽404(如图7所示)，并随后通过毯覆式蚀刻以进一步一起降低切割沟槽404和第一沟槽402(如图8所示)，切割沟槽404和第一沟槽402形成为具有不同的深度。与通过分开的图案化工艺蚀刻切割沟槽404和第一沟槽402以达到目标深度的替代方法相比，减少了图案化开口所需的深宽比。而且，工件在图7所示阶段的高度变化小于后一阶段。从而可以达成优化的图案化成果。

如图9所示，通过可包括干蚀刻或湿蚀刻的一系列蚀刻工艺去除硬掩模502。因为图8的毯覆式回蚀刻工艺的结果，切割沟槽404的中央部分708s和晶片边缘沟槽406的部分704s可以在盖基板104中，位在实质相同的深度处。晶片边缘沟槽406的周边部706s和第一沟槽402的覆盖部分804s可以位于盖基板104中，实质相同的深度处。

如图10所示，将盖基板104翻转并接合到装置基板102。举例来说，盖基板104的接合层132通过共晶接合工艺接合到相应装置基板102的接合元件134，使得装置基板102与盖基板104物理地及电性地连接。可以通过提供已经通过一或多个制造工艺而制备的半导体基板112来制备装置基板102。举例来说，半导体基板112包括一个或多个主动元件。一系列金属化平面和通孔内连线设置在形成在半导体基板112的上表面上的金属间介电层114中。包括第一和第二微机电系统装置106、108的微机电系统基板130通过金属间介电层114接合到半导体基板112上，以形成装置基板102。举例来说，可以通过熔接工艺将微机电系统基板130接合到金属间介电层114。在一些实施例中，在包含sio2的金属间介电层114与包含si的微机电系统基板130之间达成熔接。在一些实施例中，薄化微机电系统基板130及/或半导体基板112以降低其熔接后的厚度。

图11绘示出根据一些实施例的用于制造微机电系统封装体的方法1100的流程图。微机电系统封装体系由具有两个不同孔洞深度的微机电系统装置所组成。微机电系统封装体的范例如图1所示。

尽管所公开的方法(如方法1100)在下文中被绘示和描述为一系列动作或事件，但应理解的是这些动作或事件所示的顺序不应被解释为具有限制的意图。举例来说，一些动作可由不同的顺序发生及/或与除本文所示及/或描述外的其他动作或事件同时发生。此外，并非所有绘示出的动作都需要用以实施本文描述的一个或多个方面或实施例。此外，可在一个或多个单独的动作及/或阶段中执行此处描述的一个或多个动作。虽然方法1100系参照图4-图10所描述，应理解的是，方法1100并不限于图4-图10中公开的结构，而是可以独立于图4-图10中公开的结构而独自存在。

在动作1102处，在装置区形成第一沟槽，在盖基板的切割道区形成切割沟槽。图4绘示出根据一些实施例的对应于动作1102的剖面图。

在动作1104处，形成并图案化硬掩模以覆盖第一沟槽的一部分。图5-图6绘示出根据一些实施例的对应于动作1104的剖面图。

在动作1106处，进行蚀刻以降低切割沟槽的底表面。图7绘示出根据一些实施例的对应于动作1106的剖面图。

在动作1108处，在硬掩模到位的情况下，对盖基板进行蚀刻以在第一沟槽内形成停止部。图8-图9绘示出根据一些实施例的对应于动作1108的剖面图。

在动作1110处，将盖基板接合到装置基板上以形成微机电系统封装体。图10绘示出根据一些实施例的对应于动作1110的剖面图。

图12-图22绘示出根据一些实施例的共同描绘微机电系统封装体的形成的一系列剖面视图1200-2200。上述微机电系统封装体包括至少两个具有不同空腔深度的微机电系统装置。

如图12所示，准备盖基板104。在盖基板104上定义第一装置区110a及第二装置区110b。切割道区120可定义为围绕第一装置区110a和第二装置区110b。晶片边缘区122可以定义为在盖基板104的边界区域。在一些实施例中，接合层132设置在盖基板104的前侧表面126s上。图案化接合层132和盖基板104以形成第一装置区110a中的第一沟槽402a、第二装置区110b中的第二沟槽402b、切割道区120中的切割沟槽404以及晶片边缘区122中的晶片边缘沟槽406。第一沟槽402a、第二沟槽402b、切割沟槽404及晶片边缘沟槽406形成为具有与盖基板104的前侧表面126s实质垂直相同的深度。在各种实施例中，盖基板104可包括任何形态的半导体本体(如硅/互补金属氧化物半导体块、硅锗、绝缘体上硅等)，如半导体晶片或晶片上的一个或多个芯片，以及在其上形成及/或以其他方式与之关联的任何其他类型的半导体及/或外延层。作为示例，接合层132可以由如铝(al)、锗(ge)、金(au)、铜(cu)、锡(sn)的金属或合金制成。

如图13所示，硬掩模502形成在盖基板104上。可通过沉积技术形成硬掩模502，并且取决于应用，其可包括二氧化硅、氮化硅、其他介电材料或金属。硬掩模502系形成以填充第一沟槽402a、第二沟槽402b、切割沟槽404和晶片边缘沟槽406，并且延伸越过接合层132。

如图14所示，对硬掩模502进行第一图案化工艺。由于上述图案化，硬掩模502在第二沟槽402b及一部分第一沟槽402a处被凹蚀，而硬掩模502的其余部分被第一掩模层1402(例如光致抗蚀剂掩模层)覆盖且并未改变。图案化工艺为了硬掩模502在第一沟槽402a中的部分产生并准备深度差。从而随后可在不进行图案化工艺的情况下形成自对准的停止部(参照后述图18-图19中形成的停止部119)。与通过在制造工艺之后进行图案化工艺以形成停止部的替代方法相比，减少了图案化开口所需的深宽比。上述工件在图14所示阶段的高度变化小于随后的阶段。从而可达成优化的图案化结果。

如图15所示，在第二掩模层1502(例如光致抗蚀剂掩模层)到位的情况下对硬掩模502进行第二图案化工艺。由于上述图案化，去除了第二沟槽402b及切割沟槽404中的硬掩模502，而剩下的硬掩模502并未改变。作为未在图14中绘示出的替代实施例。第一掩模层1402可以覆盖第二沟槽402b，使得在图14中不凹蚀第二沟槽402b内的硬掩模502，并且在图15中将其完全去除。图案化工艺露出第二沟槽402b和切割沟槽404，而第一沟槽402a受到硬掩模502的保护。因此随后通过一系列的蚀刻工艺可形成深度差。与通过在制造工艺后进行图案化工艺以形成具有不同深度的第一沟槽402a和第二沟槽402b的替代方法相比，减少了图案化开口所需的深宽比。工件在图15所示阶段的高度变化小于随后的阶段。从而可达成优化的图案化结果。

如图16所示，形成并图案化第三掩模图案1602(例如光致抗蚀剂掩模层)，以露出切割沟槽404的底表面的中央部分708s，而覆盖切割沟槽404的底表面的周边部分710s。然后蚀刻切割沟槽404以降低切割沟槽404的底表面的中央部分708s，而不改变切割沟槽404的底表面的周边部分710s。类似地，通过首先降低切割沟槽404的底表面，随后进行毯覆式蚀刻以进一步一起降低切割沟槽404和第一沟槽402a，切割沟槽404及第一沟槽402a形成为具有不同的深度。与通过单独的图案化工艺蚀刻切割沟槽404和第一沟槽402a以达到目标深度的替代方法相比，减少了图案化开口的所需深宽比。此外，工件在图16所示阶段的高度变化小于随后的阶段。从而可达成优化的图案化成果。掩模层1402、1502、1602系形成在硬掩模502上，然后通过光刻工艺图案化。在一些实施例中，类似于图7-图8中所示和所描述，晶片边缘沟槽406可替换地被图案化。

如图17所示，去除第三掩模层1602(如图16所示)，并对盖基板104进行第一毯覆式蚀刻。可通过湿蚀刻工艺，然后进行晶片清洁工艺以去除第三掩模图案1602。第一毯覆式蚀刻可以包括各向异性(anisotropic)(例如垂直)干蚀刻。由于蚀刻，凹蚀了未被硬掩模502覆盖的盖基板104的侧面，其可包括第二沟槽402b的底表面1702s、切割沟槽404底表面的中央部分708s和周边部分710s。回蚀刻工艺可为干蚀刻，其使用对盖基板104材料选择性高于对硬掩模502材料选择性的蚀刻剂。

如图18所示，对硬掩模502进行第二毯覆式蚀刻，使得硬掩模502垂直下降，并且露出第一沟槽402a的底表面的一部分802s。第二毯覆式蚀刻可以包括干蚀刻，其使用对硬掩模502材料选择性高于盖基板104材料选择性的蚀刻剂。

如图19所示，对盖基板104进行第三毯覆式蚀刻。一起凹蚀第一沟槽402a的底表面的露出部分802s与第二沟槽402b的底表面1702s、切割沟槽404的底表面的中央部分708s及周边部分710s。在第一沟槽402a中形成停止部119，而底表面的露出部分802s从第一沟槽402a的底表面的覆盖部分804s凹蚀。第二毯覆式干蚀刻可以包括使用对硬掩模502材料选择性高于对盖基板104材料选择性的蚀刻剂的干蚀刻。

如图20所示，进行一系列蚀刻工艺以去除硬掩模502(如图19所示)。上述蚀刻工艺可以包括干蚀刻或湿蚀刻，并且可对硬掩模502有选择性。

如图21所示，将盖基板104翻转并接合到装置基板102。举例来说，盖基板104的接合层132通过共晶接合工艺接合到相应的装置基板102的接合元件134，使得装置基板102与盖基板104物理地并电性地连接。一旦接合了，第一沟槽402a(如图20所示)变成封闭第一微机电系统装置106的第一孔洞116的一部分，并且第二沟槽402b变成封闭第二微机电系统装置108的第二孔洞118的一部分。装置基板102可以提供为包括具有一个或多个主动元件的半导体基板112。一系列金属化平面和通孔内连线设置在半导体基板112的上表面上形成的金属间介电层114中。包括第一和第二微机电系统装置106、108的微机电系统基板130通过金属间介电层114接合到半导体基板112以形成装置基板102。举例来说，微机电系统基板130可通过熔接工艺接合到金属间介电层114。在一些实施例中，在包含sio2的金属间介电层114与包含si的微机电系统基板130之间达成熔接。在一些实施例中，在熔接之后，薄化微机电系统基板130及/或半导体基板112以降低其厚度。在一些实施例中，共晶接合包括半导体材料和金属材料之间的半导体对金属键结。在一些实施例中，半导体材料包括ge、si、sige或其他半导体材料中的至少一者。在一些实施例中，金属材料包括al、cu、ti、ta、au、ni、sn或其他金属中的至少一者。共晶接合的另一个例子是两种金属材料之间的金属对金属键结，每种金属材料包括al、cu、ti、ta、au、ni、sn或其他金属中的至少一者。待接合的材料在退火工艺中彼此压紧以形成材料的共晶相。举例来说，ge和al之间的共晶接合系在400-450℃的退火温度下形成。

如图22所示，在一些实施例中，随后薄化盖基板104以在接合到装置基板102之后去除部分厚度。可以露出切割沟槽404。露出的切割沟槽404可以在被分割成单粒之前为接合的晶片提供测试点或其他功能。

图23绘示出根据一些实施例的用于制造微机电系统封装体的方法2300的流程图。微机电系统封装体包括两个不同孔洞深度的微机电系统装置。微机电系统封装体的例子如图2所示。

尽管所公开的方法(如方法2300)在下文中被绘示和描述为一系列动作或事件，但应理解的是这些动作或事件所示的顺序不应被解释为具有限制的意图。举例来说，一些动作可由不同的顺序发生及/或与除本文所示及/或描述外的其他动作或事件同时发生。此外，并非所有绘示出的动作都需要用以实施本文描述的一个或多个方面或实施例。此外，可在一个或多个单独的动作及/或阶段中执行此处描述的一个或多个动作。虽然方法2300系参照图12-图22所描述，应理解的是，方法2300并不限于图13-图22中公开的结构，而是可以独立于图12-图22中公开的结构而独自存在。

在动作2302处，在第一装置区和第二装置区中分别形成第一沟槽和第二沟槽，在盖基板的切割道区中形成切割沟槽。图12绘示出根据一些实施例的对应于动作2302的剖面图。

在动作2304处，形成并图案化硬掩模，使得在第二沟槽和第一沟槽的一部分处凹蚀硬掩模的底表面，而硬掩模的其余部分被第一掩模层覆盖。图13-图14绘示出根据一些实施例的对应于动作2304的剖面图。

在动作2306处，对硬掩模进行第二图案化工艺以将其从第二沟槽和切割沟槽去除。图15绘示出根据一些实施例的对应于动作2306的剖面图。

在动作2308处，进行蚀刻以降低切割沟槽的底表面。图16绘示出根据一些实施例的对应于动作2308的剖面图。

在动作2310处，在硬掩模到位的情况下，对盖基板进行毯覆式蚀刻以降低第二沟槽和切割沟槽的底表面。第一沟槽被硬掩模覆盖和保护。图17绘示出根据一些实施例的对应于动作2310的剖面图。

在动作2312处，对硬掩模和盖基板进行一系列蚀刻工艺，以在第一沟槽内形成停止部。然后去除硬掩模。图18-图20绘示出根据一些实施例的对应于动作2312的剖面图。

在动作2314处，将盖基板接合到装置基板上，以封闭具有不同孔洞深度的第一微机电系统装置和第二微机电系统装置，以形成微机电系统封装体。图21绘示出根据一些实施例的对应于动作2314的剖面图。

在动作2316处，薄化盖基板的背侧以露出切割沟槽。露出的切割沟槽可在被分割成单粒之前为接合的晶片提供测试点或其他功能。图22绘示出根据一些实施例的对应于动作2316的剖面图。

因此，如从上述可理解的，本公开实施例涉及一种微机电系统封装体和其相关方法。在一些实施例中，第一装置区中的第一沟槽及切割道区中的切割沟槽形成在盖基板的前侧。然后，在盖基板上形成并图案化硬掩模。然后，在硬掩模到位的情况下，对盖基板进行蚀刻，使得第一沟槽的底表面的未覆盖部分被凹蚀，而第一沟槽的底表面的被覆盖部分未变更而形成停止部。然后，将盖基板的前侧接合到装置基板上，将第一沟槽封闭在第一微机电系统装置上。因此，通过形成第一沟槽，然后在第一沟槽内形成并图案化硬掩模以准备进一步的回蚀刻(如用以形成停止部)，而不需在深沟槽中施加光致抗蚀剂掩模层便可形成不同的沟槽深度。从而提高制造品质。

在一些实施例中，本公开涉及一种制造微机电系统封装体的方法。上述方法包括准备盖基板，其具有在盖基板上定义的第一装置区及切割道区，以及在盖基板的前侧，在第一装置区中形成第一沟槽以及在切割道区中形成切割沟槽。上述方法还包括在盖基板上形成及图案化硬掩模，以覆盖一部分的第一沟槽的底表面，而露出第一沟槽的底表面的剩余部分。上述方法还包括在硬掩模到位的情况下，对盖基板进行蚀刻，以凹蚀第一沟槽的底表面的未覆盖部分，而第一沟槽的底表面的覆盖部分未改变，以在第一沟槽中形成停止部。上述方法还包括将盖基板的前侧接合到装置基板，封闭在第一微机电系统装置上的第一沟槽。

在另一些实施例中，本公开涉及一种制造微机电系统封装体的方法。上述方法包括包括准备盖基板，盖基板上定义有第一装置区、第二装置区及切割道区以及在盖基板的前侧，在第一装置区中形成第一沟槽，在第二装置区中形成第二沟槽，以及在切割道区中形成切割沟槽，其中第一沟槽、第二沟槽及切割沟槽具有相同的深度。上述方法还包括在盖基板上形成及图案化硬掩模，其中硬掩模具有在切割沟槽中的第一厚度及第一沟槽的第一部分，以及具有在第二沟槽中比第一厚度小的第二厚度及第一沟槽的第二部分。上述方法还包括从切割沟槽去除硬掩模，以及对切割沟槽进行蚀刻以降低切割沟槽的底表面。上述方法还包括从第二沟槽去除硬掩模及对切割沟槽及第二沟槽进行蚀刻以降低切割沟槽及第二沟槽的底表面，以在切割沟槽中产生比第二沟槽深的较大深度，且第二沟槽比第一沟槽深。

在又一些实施例中，本公开涉及一种微机电系统封装体。上述微机电系统封装体包括装置基板，包括第一微机电系统装置及第二微机电系统装置。上述微机电系统封装体还包括盖基板，接合到装置基板，盖基板上包括第一孔洞及第二孔洞，第一孔洞封闭第一微机电系统装置，第二孔洞封闭第二微机电系统装置。第一孔洞相对于盖基板的前侧表面具有第一深度，第一深度小于第二孔洞相对于盖基板的前侧表面的第二深度。停止部从第一孔洞的底表面升起到第一孔洞中的位置，且垂直低于盖基板的前侧表面。

如本公开一些实施例所述的制造微机电系统封装体的方法，其中在形成硬掩模前，将第一沟槽及切割沟槽形成为具有相同的深度。

如本公开一些实施例所述的制造微机电系统封装体的方法，还包括在第一沟槽中形成停止部前，对切割沟槽进行蚀刻以降低切割沟槽的底表面；其中切割沟槽的底表面在蚀刻时被进一步凹蚀以形成停止部，使得切割沟槽比第一沟槽深。

如本公开一些实施例所述的制造微机电系统封装体的方法，其中对切割沟槽的蚀刻系以覆盖在第一沟槽上的光致抗蚀剂掩模层进行。

如本公开一些实施例所述的制造微机电系统封装体的方法，其中形成及图案化硬掩模露出切割沟槽。

如本公开一些实施例所述的制造微机电系统封装体的方法，还包括对盖基板的背侧进行研磨工艺，以使得切割沟槽被打开。

如本公开一些实施例所述的制造微机电系统封装体的方法，还包括沿着被打开的切割沟槽进行单粒化工艺，使得微机电系统封装体被分割为分离的管芯。

如本公开一些实施例所述的制造微机电系统封装体的方法，还包括当形成第一沟槽及切割沟槽时，于定义在盖基板上的第二装置区中形成第二沟槽，第二沟槽具有比第一沟槽及切割沟槽深的深度；当形成及图案化硬掩模时露出第二沟槽及切割沟槽；以及在第一沟槽中形成停止部前，对第二沟槽进行蚀刻以降低第二沟槽的底表面，使得第二沟槽的底表面比第一沟槽的底表面低。

如本公开一些实施例所述的制造微机电系统封装体的方法，其中在盖基板上的边界区定义晶片边缘区；其中在晶片边缘区形成边缘沟槽，边缘沟槽具有与切割沟槽相同的深度。

如本公开一些实施例所述的制造微机电系统封装体的方法，其中边缘沟槽还包括突起，突起具有与停止部相同的深度。

如本公开另一些实施例所述的制造微机电系统封装体的方法，还包括对硬掩模进行毯覆式蚀刻，以从第一沟槽的第二部分去除硬掩模；以及对第一沟槽进行蚀刻，使第一沟槽的第二部分被凹蚀，而第一沟槽的第一部分未变化以在第一沟槽中形成停止部。

如本公开另一些实施例所述的制造微机电系统封装体的方法，其中在对第一沟槽进行蚀刻以在第一沟槽中形成停止部时，第二沟槽及切割沟槽被凹蚀的量相同。

如本公开另一些实施例所述的制造微机电系统封装体的方法，还包括进行干式回蚀刻以从停止部去除硬掩模。

如本公开另一些实施例所述的制造微机电系统封装体的方法，还包括将盖基板的前侧接合到装置基板，封闭在第一微机电系统装置上的第一沟槽，以及封闭在第二微机电系统装置上的第二沟槽。

如本公开另一些实施例所述的制造微机电系统封装体的方法，还包括对盖基板的背侧进行研磨工艺，以使切割沟槽被打开。

如本公开另一些实施例所述的制造微机电系统封装体的方法，还包括沿着被打开的切割沟槽进行单粒化工艺，使得微机电系统封装体被分割为分离的管芯。

如本公开另一些实施例所述的制造微机电系统封装体的方法，其中系以覆盖第一沟槽的光致抗蚀剂掩模层进行从切割沟槽去除硬掩模及从第二沟槽去除硬掩模。

如本公开又一些实施例所述的制造微机电系统封装体，还包括切割沟槽，设置在盖基板中，其中切割沟槽包括中央部与周边部分，中央部具有比第二孔洞的第二深度深的第三深度，周边部分具有第二深度。

上述内容概述许多实施例的特征，因此任何本领域普通技术人员，可更加理解本公开的各面向。任何本领域普通技术人员，可能无困难地以本公开为基础，设计或修改其他工艺及结构，以达到与本公开实施例相同的目的及/或得到相同的优点。任何本领域普通技术人员也应了解，在不脱离本公开的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本公开的精神及范围。