电气装置及其制造方法与流程

本公开大体上涉及一种电气装置及其制造方法。更明确地说，本公开涉及一种包含膜的电气装置及其制造方法。

背景技术：

在一些电气装置(例如批量声波(baw)滤波器、微电机械系统(mems)等)中，在裸片的中间需要膜(例如谐振器膜)或薄膜。为了避免不利地影响电气装置的性能，膜应从任何其它物理隔离(例如需要用于所述膜的间隙)。然而，这将增加电气装置的大小(例如面积和/或厚度)。

技术实现要素：

在一或多个实施例中，一种电气装置包含电子组件、膜和盖。所述电子组件具有第一表面和与所述第一表面相对的第二表面。所述电子组件具有腔，其从所述电子组件的所述第一表面延伸到所述电子组件中。所述膜安置于所述电子组件的所述腔内。所述盖安置于所述电子组件的所述第一表面上。

在一或多个实施例中，一种电气装置包含电子组件和膜。所述电子组件具有第一表面和与所述第一表面相对的第二表面。所述电子组件具有腔，其从所述电子组件的所述第一表面延伸到所述电子组件中。所述膜安置于所述电子组件的所述腔内。所述膜具有物理上从所述电子组件隔离的共振部分，以及电连接到所述电子组件的电极。

在一或多个实施例中，一种形成电气装置的方法包含：提供具有多个裸片的第一晶片，每一裸片具有多个导电垫、腔以及在所述腔内的膜；提供具有多个孔的第二晶片；以及将所述第一晶片附接到所述第二晶片，使得所述第一晶片的所述导电垫从所述第二晶片的所述孔暴露。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。注意，各种特征可能未按比例绘制，且各种特征的尺寸可出于论述的清楚起见而任意增大或减小。

图1a说明根据本公开的一些实施例的电气装置的横截面图；

图1b说明根据本公开的一些实施例的电气装置的横截面视图；

图2说明根据本公开的一些实施例的电气装置的横截面图；

图3说明根据本公开的一些实施例的电气装置的横截面图；

图4说明根据本公开的一些实施例的电气装置的横截面图；

图5说明根据本公开的一些实施例的用于制造电气装置的方法的流程图；

图6a、图6b、图6c和图6d说明根据本公开的一些实施例的用于制造电子装置的方法；

图7说明根据本公开的一些实施例的电气装置的横截面图；以及

图8a、图8b、图8c、图8d和图8e说明根据本公开的一些实施例的用于制造电气装置的方法。

贯穿图式和详细描述使用共同参考编号来指示相同或相似元件。根据以下结合附图进行的详细描述，本公开将更清楚。

具体实施方式

在下文详细论述本公开的各实施例的结构、制造和使用。然而，应了解，各实施例阐述可在广泛多种具体上下文中体现的许多适用的概念。应理解，以下公开内容提供实施各种实施例的不同特征的许多不同实施例或实例。下文出于论述的目的描述组件和布置的具体实例。当然，这些只是实例且无意为限制性的。

下文使用特定语言来公开图中所说明的实施例或实例。然而，将理解，所述实施例或实例无意是限制性的。如相关领域普通技术人员通常将想到，所公开的实施例的任何更改和修改以及本文献中所公开的原理的任何进一步应用属于本公开的范围。

另外，本公开可在各种实例中重复参考编号和/或字母。此重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

图1a说明根据本公开的一些实施例的电气装置1a的横截面图。电气装置1a包含衬底10、裸片/芯片11和金属盖12。图1b说明根据本公开的一些实施例的电气装置1b的横截面图。图1b中的电气装置1b类似于图1a中的电气装置，不同之处在于图1a中的裸片11通过倒装芯片技术连接到衬底10，而图1b中的裸片11通过线接合技术连接到衬底10。

在一些实施例中，如图1a所示，裸片11通过通孔11v(例如穿硅通孔(tsv))电连接到焊料球，且所述焊料球电连接到衬底10。图1a和1b中的裸片11包含膜11m(或薄膜)。在一些实施例中，膜11m可用于baw谐振器滤波器或mems，以从环境接收或检测至少一个物理信号(例如声音、压力、温度、湿度、气体等)。

金属盖12安置于衬底10上，以覆盖裸片11且防止膜11m与其它物体接触。如图1a和1b所示，归因于衬底10的厚度h、盖12的厚度t和高度j、盖12和衬底10之间的距离ⅰ以及盖和裸片11之间的距离r，图1a和1b中的电气装置1a和1b中的每一者的大小相对较大，这将妨碍电气装置1a和1b的小型化。另外，盖12和导电通孔11v将增加电气装置1a和1b的制造成本。此外，克服电气装置1a和1b的以下问题也具有挑战性：盖附着的工作除气、焊料附着工艺的焊剂污染、薄压电材料上的焊料附着工艺的高应力、归因于大量的空气滞留在盖内部-回焊工艺期间的膨胀而导致的爆米花问题。

图2说明根据本公开的一些实施例的电气装置2的横截面图。电气装置2包含电子组件20、膜21(或薄膜)、盖22和电触点23。

电子组件20可为裸片或芯片。电子组件20包含半导体衬底(si或sic)、陶瓷衬底或玻璃衬底、一或多个集成电路装置以及其中的一或多个上覆互连结构。所述集成电路装置可包含有源装置，例如晶体管和/或无源装置，例如电阻器、电容器、电感器或其组合。电子组件20具有表面201(例如有源表面)和与表面201相对的表面202(例如后表面)。电子组件20可包含腔20c，其从电子组件20的表面201延伸到电子组件20中。腔20c被布置成容纳膜21，允许膜21在腔20c内共振。腔20c被布置成保护膜21，来使膜21从电子组件20外部的环境隔离。电子组件20可包含电子组件20的表面201上的一或多个导电垫20p，以提供电连接。在一些实施例中，电子组件20的厚度从约200微米(μm)到约500μm。

膜21安置于电子组件20的腔20c内，且可横跨电子组件20的腔20c。在一些实施例中，膜21通过电连接来电连接到电子组件20的导电垫20p。举例来说，如图2中所示，膜21可包含从电子组件20隔离的共振部分，以及电连接到电子组件20的导电垫20p的电极21a和21b。在一些实施例中，膜21可用作baw滤波器的谐振器。在一些实施例中，膜21可用于mems装置，其经配置以从环境接收或检测至少一个物理信号(例如声音、压力、温度、湿度、气体等)。在一些实施例中，mems装置可为例如压力传感器、麦克风、气压计、温度计、湿度计、气体检测器等。举例来说，膜21包含压电材料，以在变形或按压时，产生电极21a和电极21b上的电压或电位差。在一些实施例中，膜21包含致动器，其经配置以在施加外部电场时物理上改变形状或振动。在一些实施例中，膜21包含锆钛酸铅(pzt)。在一些实施例中，膜21的厚度在从约50μm到约100μm的范围内。

盖22安置于电子组件20的表面201上。在一些实施例中，盖22通过粘合层(例如共价键合、金属接合(例如ausn)胶水或带，图中未示出)附接到电子组件20。盖22包含一或多个腔22c以使导电垫20p暴露。在一些实施例中，盖22由硅或玻璃形成或包含硅或玻璃。如果膜21用于光感测，那么盖22可包含玻璃，否则，盖22可包含硅以避免盖22与电子组件20之间的热膨胀系数(cte)失配。在一些实施例中，盖22的厚度在从约200μm到约400μm的范围内。

电触点23安置于盖22的腔22c内，且电连接到导电垫20p。电触点23的部分(例如下部部分)从盖22暴露，以为电子组件20提供电连接。在一些实施例中，电触点23是焊料球、铜柱或用于提供电连接的任何其它合适元件。

根据图2中的实施例，由于膜21安置于电子组件20的腔20c内，且由电子组件20和盖22覆盖，膜21可受电子组件20和盖22保护，而不添加进一步的金属盖。因此，可解决或减轻图1a和图1b中的电气装置1a和1b所遇到的问题。举例来说，由于不需要进一步的金属盖，可减小图2中的电气装置2的大小(厚度或面积)。举例来说，由于不需要通孔穿透电子组件20来电连接到电触点23，因此可降低制造成本。

图3说明根据本公开的一些实施例的电气装置3的横截面图。图3中的电气装置3类似于图2中的电气装置2，不同之处在于在图2中，膜21(即，电极21a和21b)与导电垫20p直接连接，而在图3中，膜21(即，电极21a和21b)可通过连接结构20p1(例如导电通孔、再分布层(rdl)等)连接到导电垫20p。

图4说明根据本公开的一些实施例的电气装置4的横截面图。图4中的电气装置4类似于图2中的电气装置2，不同之处在于在图4中，电子组件20进一步包含围栏结构20f。围栏结构20f界定多个开口20fh。因此，膜21的一部分由围栏结构20f覆盖，而膜21的另一部分从开口20fh暴露。

图5说明根据本公开的一些实施例的用于制造电气装置的方法的流程图。图6a、图6b、图6c和图6d说明根据本公开的一些实施例的用于制造电气装置的方法，如图5的流程图的操作(或图5的流程图中的操作的一部分)中所示。在一些实施例中，图5、图6a、图6b、图6c和图6d中的方法可用以制造图2、图3或图4中的电气装置2、3或4。

参看操作s51，提供如图6a所示的晶片60。在一些实施例中，晶片60可为si晶片或sic晶片。晶片60可包含多个电子组件(或裸片)，包含图2、图3或图4中的电子组件20。举例来说，晶片60的每一电子组件可包含腔来容纳膜，这允许膜在腔内共振。举例来说，晶片60可包含多个导电垫(或裸片垫)，以及环绕晶片60的腔的金属环。在一些实施例中，金属环由低熔点金属或共晶金属形成。

参看操作s52，提供如图6b所示的晶片61。在一些实施例中，晶片61可为si晶片或玻璃晶片。如图6b中所示，晶片61可包含多个孔61h。

参看操作s53，如图6c所示，晶片60通过例如粘合层(例如共价键合、金属接合(例如ausn)胶水或带，图中未示出)附接到晶片61。在一些实施例中，晶片61的孔61h使晶片61的裸片垫暴露。在一些实施例中，晶片60与晶片61对准，以使金属达到共晶温度来在晶片60的腔周围形成气密密封件。

在其它实施例中，提供具有聚合物粘合涂层的晶片61来粘附到晶片60。可在层压晶片60和晶片61之后形成晶片61的孔61h，但将形成为仅暴露晶片60上的导电垫。

参看操作s54，可进行固化或回焊工艺。在一些实施例中，取决于不同设计要求，可省略操作s54。

参看操作s55，电触点62(例如焊料球)形成于晶片61的孔61h内，以形成如图6d所示的结构。举例来说，电触点62可通过晶片级球丢弃、丝网印刷、电镀或任何其它合适的工艺来形成。

参看操作s56，裸片标记可形成于晶片60的后侧上。在一些实施例中，取决于不同设计要求，可省略操作s54。参看操作s57，通过例如使用机械锯割或激光锯割来执行晶片堆叠分离。参看操作s58，进行裸片/包装标记。在一些实施例中，取决于不同设计要求，可省略操作s54。参看操作s59，进行单分来将晶片分成个别裸片/包裝。

与用于形成电气装置1a和1b的操作相比，如图5、图6a、图6b、图6c和图6d中所说明的操作至少包含以下优点：保护传感器区域(例如图2、3或4中的膜21所位于的空间)在用于形成电触点的工艺(例如球附着工艺)期间免于污染(例如焊剂、水洗液等)；实现球丢弃的固定位置(控制焊料球的位置)；以及在真空中执行层压工艺来为传感器区域形成密闭式空间。此外，如果不需要密闭式空间，那么可为晶片61形成孔，以允许空气在回焊操作期间排出(例如释放气体)。

图7说明根据本公开的一些实施例的电气装置7的横截面图。图7中的电气装置7类似于图3中的电气装置3，且其间的差异描述如下。

在一些实施例中，电气装置7包含安置于电子组件20的表面201上的盖72。盖72由光致抗蚀剂(例如光可成像光致抗蚀剂)形成或包含光致抗蚀剂。盖72包含充满晶种层73s和导电柱73的一或多个开口。晶种层73s安置于由盖72界定的腔的侧壁上以及导电垫20p上。导电柱73安置于由盖72界定的腔内以及晶种层73s上。在一些实施例中，晶种层73s包含钛(ti)和/或铜(cu)。在一些实施例中，导电柱73可包含cu、金(au)、银(ag)或其合金。在一些实施例中，势垒层和焊料层可安置于导电柱73的背对电子组件20的表面上。

与玻璃或硅盖的使用相比，使用光致抗蚀剂作为盖72可具有较好的对准以及较小的厚度。另外，与焊料球相比，导电柱73可更紧地连接到盖72和导电垫20p，这可避免球丢弃问题。

图8a、图8b、图8c、图8d和图8e说明根据本公开的一些实施例的用于制造电气装置的方法。在一些实施例中，图8a、图8b、图8c、图8d和图8e中说明的方法可用以制造如图7所示的电气装置。

参看图8a，提供如图7所示的电子组件20或包含如图7所示的电子组件20的晶片。光致抗蚀剂72'安置于电子组件20的表面201(即，有源表面)上。光致抗蚀剂72'可包含一或多个开口或腔72c，以使电子组件20的表面201上的导电垫20p暴露。

参看图8b，晶种层73s形成于光致抗蚀剂72'的背对电子组件20的表面上，腔72c的侧壁和导电垫20p从光致抗蚀剂72'暴露。在一些实施例中，可通过溅镀或其它合适的工艺来形成晶种层73s。

参看图8c，光致抗蚀剂72”安置于光致抗蚀剂72'上。在一些实施例中，光致抗蚀剂72”和光致抗蚀剂72'可包含相同或不同的材料，取决于不同设计要求。光致抗蚀剂72”可包含一或多个开口或腔72c'，其对应于由光致抗蚀剂72'界定的腔72c。举例来说，腔72c'使腔72c以及晶种层73s的从腔72c暴露的部分暴露。在一些实施例中，腔72c'的宽度大体上与腔72c相同。

参看图8d，导电柱73形成于腔72c和72c'内以及晶种层73s上。在一些实施例中，可例如通过电镀或任何其它合适的工艺来形成导电柱73。在一些实施例中，势垒层和/或焊料层可形成于导电柱73上。

参看图8e，去除光致抗蚀剂72”。接着去除晶种层73的一部分以形成如图7所示的电气装置7。在一些实施例中，可通过例如蚀刻或任何其它合适的工艺来去除晶种层73。在一些实施例中，如果势垒层和焊料层在图8d中说明的操作期间形成于导电柱73上，那么可在晶种层73的去除之后进行回焊操作，以增加焊料层的平面度。

如本文中所使用，术语“大致”、“实质上”、“实质”以及“约”用以描述和考虑较小变化。当与事件或情形结合使用时，所述术语可指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“基本上”相同或相等。举例来说，“基本上”平行可能是指相对于0°的小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°。举例来说，“基本上”垂直可指相对于90°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°)的角度变化范围。

如果两个表面之间的位移不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为所述两个表面是共面的或大体上共面。

如本文所使用，术语“导电(conductive)”、“导电(electricallyconductive)”和“电导率”指代传递电流的能力。导电材料通常指示对电流流动呈现极少或零对抗的那些材料。电导率的一个量度是西门子每米(s/m)。通常，导电材料是电导率大于约10⁴s/m(例如至少10⁵s/m或至少10⁶s/m)的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则在室温下测量材料的导电性。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。

尽管已参考本公开的特定实施例描述并说明了本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清晰地理解，在不脱离如由所附权利要求书定义的本发明的真实精神和范围的情况下，可进行各种改变，且可在实施例内取代等效组件。图解可能未必按比例绘制。归因于制造工艺等中的变量，本公开中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神以及范围。所有此类修改既定在所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述了本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。