印刷电路板、覆晶薄膜内充电时间的补偿方法与流程

本申请涉及显示，具体涉及一种印刷电路板、一种覆晶薄膜内充电时间的补偿方法。

背景技术：

1、在大尺寸(≥75寸)面板高刷新率(≥120hz)产品上，单色画面下，因受到扇出走线阻抗引起的充电延迟的影响，在单个覆晶薄膜内的不同扇出走线之间存在充电时间不同的现象，导致单个覆晶薄膜存在间亮带或者暗带，影响品味；

2、请参阅图1，当前印刷电路板对应一个覆晶薄膜20仅设置有两个测试端子，因此，当前印刷电路板在测量走线充电时间时，仅能对不同覆晶薄膜之间的充电时间差异进行补偿，而不能针对单一覆晶薄膜内各扇出走线的充电时间差异进行补偿，导致即当前印刷电路板设计暂无简单高效的方法测试单个覆晶薄膜内的充电时间，因此，现有印刷电路板存在单个覆晶薄膜内存在亮带或暗带的技术问题。

技术实现思路

1、本申请实施例提供一种印刷电路板、一种覆晶薄膜内充电时间的补偿方法，可以缓解现有印刷电路板存在单个覆晶薄膜内存在亮带或暗带的技术问题。

2、本申请实施例提供一种印刷电路板，包括：

3、衬底；

4、至少两个覆晶薄膜，所述覆晶薄膜设置于所述衬底上，所述覆晶薄膜上沿所述衬底的长边方向设置有960个接口；

5、测试端，任一所述覆晶薄膜对应设置有至少四个测试端，所述测试端与所述接口通过连接走线一一对应连接，所述至少四个测试端包括与所述覆晶薄膜上的第1个所述接口连接的第一测试端、与所述覆晶薄膜上的第960个所述接口连接的第二测试端；

6、其中，所述至少四个测试端还至少包括第一补偿测试端、第二补偿测试端，所述第一补偿测试端与第2个接口至第480个所述接口中的任一者连接，所述第二补偿测试端与第481个所述接口至第959个所述接口中的任一者连接。

7、可选的，在本申请的一些实施例中，所述第一补偿测试端对应的接口与所述第一测试端对应的接口之间的接口数量，等于所述第二补偿测试端对应的接口与所述第二补偿测试端对应接口之间的接口数量。

8、可选的，在本申请的一些实施例中，相邻所述接口呈等间距设置，所述第一补偿测试端与所述第一测试端之间的距离，等于所述第二补偿测试端与所述第二测试端之间的距离。

9、可选的，在本申请的一些实施例中，所述第一补偿测试端与第480个所述接口对应连接，所述第二补偿测试端与第481个所述接口对应连接。

10、可选的，在本申请的一些实施例中，所述第一补偿测试端对应的所述接口与第一扇出走线连接，所述第二补偿测试端对应的所述接口与第二扇出走线连接，所述第一测试端对应的所述接口与第三扇出走线连接，所述第二测试端对应的所述接口与第四扇出走线连接，所述第三扇出走线的长度大于所述第一扇出走线的长度，所述第四扇出走线的长度大于所述第二扇出走线的长度。

11、可选的，在本申请的一些实施例中，所述第一扇出走线的长度等于所述第二扇出走线的长度。

12、可选的，在本申请的一些实施例中，所述第三扇出走线的长度等于所述第四扇出走线的长度。

13、可选的，在本申请的一些实施例中，所述第一补偿测试端、所述第二补偿测试端、所述第一测试端、所述第二测试端的形状及尺寸相同。

14、可选的，在本申请的一些实施例中，所述第一补偿测试端、所述第二补偿测试端、所述第一测试端、所述第二测试端沿所述衬底的长边方向并排设置，所述第一补偿测试端、所述第二补偿测试端、所述第一测试端、所述第二测试端设置于所述衬底靠近所述覆晶薄膜的一端。

15、本申请实施例提供一种覆晶薄膜内充电时间的补偿方法，采用上述任一实施例所述的印刷电路板，包括：

16、提供一所述印刷电路板；

17、对任一覆晶薄膜的第一测试端、第一补偿测试端的充电时间进行测量，并估算出第一测试端所对应的接口与所述第一补偿测试端对应的接口之间各接口的充电时间，对所述第一测试端对应的第三扇出走线、所述第一补偿测试端对应的第一扇出走线的充电时间进行补偿，且对所述第一测试端与所述第一补偿测试端之间的各走线逐一进行补偿；

18、对同一所述覆晶薄膜的第二测试端、第二补偿测试端的充电时间进行测量，并估算出第二测试端所对应的接口与所述第二补偿测试端对应的接口之间各接口的充电时间，对所述第二测试端对应的第四扇出走线、所述第二补偿测试端对应的第二扇出走线的充电时间进行补偿、所述第二测试端与所述第二补偿测试端之间的各扇出走线逐一进行补偿。

19、有益效果：使任一覆晶薄膜对应连接有四个测试端子，其中，所述第一补偿测试端与第2个接口至第480个所述接口中的任一者连接，所述第二补偿测试端与第481个所述接口至第959个所述接口中的任一者连接；通过对第一测试端子、第一补偿测试端子的充电时间进行测量，能够对所述第一测试端子与所述第一补偿测试端子之间走线的充电时间进行补偿，同理，通过对第二测试端子、第二补偿测试端子的充电时间进行测量，能够对所述第二测试端子与所述第二补偿测试端子之间走线的充电时间进行补偿，从而能够实现对单个覆晶薄膜内的充电时间进行测量及补偿，缓解了现有印刷电路板存在单个覆晶薄膜内存在亮带或暗带的技术问题。

技术特征：

1.一种印刷电路板，其特征在于，包括：

2.如权利要求1所述的印刷电路板，其特征在于，所述第一补偿测试端对应的接口与所述第一测试端对应的接口之间的接口数量，等于所述第二补偿测试端对应的接口与所述第二补偿测试端对应接口之间的接口数量。

3.如权利要求2所述的印刷电路板，其特征在于，相邻所述接口呈等间距设置，所述第一补偿测试端与所述第一测试端之间的距离，等于所述第二补偿测试端与所述第二测试端之间的距离。

4.如权利要求1所述的印刷电路板，其特征在于，所述第一补偿测试端与第480个所述接口对应连接，所述第二补偿测试端与第481个所述接口对应连接。

5.如权利要求1所述的印刷电路板，其特征在于，所述第一补偿测试端对应的所述接口与第一扇出走线连接，所述第二补偿测试端对应的所述接口与第二扇出走线连接，所述第一测试端对应的所述接口与第三扇出走线连接，所述第二测试端对应的所述接口与第四扇出走线连接，所述第三扇出走线的长度大于所述第一扇出走线的长度，所述第四扇出走线的长度大于所述第二扇出走线的长度。

6.如权利要求5所述的印刷电路板，其特征在于，所述第一扇出走线的长度等于所述第二扇出走线的长度。

7.如权利要求5所述的印刷电路板，其特征在于，所述第三扇出走线的长度等于所述第四扇出走线的长度。

8.如权利要求1所述的印刷电路板，其特征在于，所述第一补偿测试端、所述第二补偿测试端、所述第一测试端、所述第二测试端的形状及尺寸相同。

9.如权利要求1所述的印刷电路板，其特征在于，所述第一补偿测试端、所述第二补偿测试端、所述第一测试端、所述第二测试端沿所述衬底的长边方向并排设置，所述第一补偿测试端、所述第二补偿测试端、所述第一测试端、所述第二测试端设置于所述衬底靠近所述覆晶薄膜的一端。

10.一种覆晶薄膜内充电时间的补偿方法，其特征在于，采用如权1至9所述的印刷电路板，包括：

技术总结本申请实施例公开了一种印刷电路板、一种覆晶薄膜内充电时间的补偿方法，该印刷电路板包括衬底、覆晶薄膜、测试端，覆晶薄膜沿衬底的长边方向设置有960个接口，任一覆晶薄膜对应设置有至少四个测试端，至少四个测试端包括第一补偿测试端、第二补偿测试端、与覆晶薄膜上的第1个接口连接的第一测试端、与覆晶薄膜上的第960个接口连接的第二测试端，第一补偿测试端与第2个接口至第480个接口中的任一者连接，第二补偿测试端与第481个接口至第959个接口中的任一者连接；通过使任一覆晶薄膜对应连接有四个测试端子，能够实现对单个覆晶薄膜内多条扇出走线的充电时间进行测量及补偿。技术研发人员：刘木斯受保护的技术使用者：深圳市华星光电半导体显示技术有限公司技术研发日：技术公布日：2024/1/12