用于FPGA的多通道纳秒级时间同步装置及使用方法与流程

本发明涉及自动化，具体涉及一种用于fpga的多通道纳秒级时间同步装置及使用方法。

背景技术：

1、时间管理同步是自动化技术领域的非常重要的功能，随着自动化测试设备使用的场景越来越复杂，对时间精度的要求越来越高。

2、现有技术的方案是每一个设备的硬件板卡上都集成gps/bd(全球定位系统/北斗系统)接收设备和高精度晶振，通过软件解析gps/bd数据，获取时间戳，增加了成本。但存在应用同步时钟管理不足、精度低以及成本高的问题。

技术实现思路

1、有鉴于此，本发明提供了一种用于fpga的多通道纳秒级时间同步装置及使用方法，能够解决现有技术同步时钟管理不足、精度低及成本高的问题。

2、为了解决上述技术问题，本发明是这样实现的。

3、一种用于fpga的多通道纳秒级时间同步装置，所述时间同步装置包括gps/bd接收模块、高精度时钟晶振模块、时间解析模块、守时模块、时钟倍频模块、纳秒级时间戳生成模块；

4、所述时间解析模块、守时模块、时钟倍频模块、纳秒级时间戳生成模块内接于fpga中；其中，所述gps/bd接收模块接收gps/bd数据，通过串口传输给时间解析模块进行解析，解析出的时间作为时间基准传输给守时模块；高精度晶振模块与时钟倍频模块相连，高精度晶振模块产生125mhz的时钟，经时钟倍频模块后得到1ghz的高速时钟；守时模块使用所述1ghz的高速时钟采集来自所述gps/bd接收模块的秒脉冲pps信号，实现所述校准后的时间信息与pps秒脉冲的同步；所述纳秒级时间戳生成模块获取所述守时模块传输的1ghz时钟信号、同步后的校准后的时间信息与秒脉冲pps信号，产生时间戳所需的整数秒和小数秒，基于所述整数秒和小数秒生成时间戳。

5、优选地，所述时间解析模块用于解析fpga外部的gps/bd接收模块发送的gps/bd数据，获取所述gps/bd数据中的时间信息；在所述时间信息为有效时间信息时，对所述时间信息进行校准，将校准后的时间信息作为时间基准发送给所述守时模块。

6、优选地，所述守时模块用于获取所述秒脉冲pps信号的上升沿，在秒脉冲pps信号的上升沿读入时间解析模块生成的校准后的时间信息，同时获取秒脉冲pps信号，使所述校准后的时间信息与秒脉冲pps信号同步。

7、优选地，当所述守时模块接收到正确的秒脉冲pps信号时，在秒脉冲pps信号的上升沿使所述校准后的时间信息与秒脉冲pps信号同步；当所述守时模块接收不到正确的秒脉冲pps信号时，使用所述时钟倍频模块生成的1ghz时钟信号守时，并生成对应的第二秒脉冲pps信号，直至能够接收到正确的秒脉冲pps信号时再进行所述校准后的时间信息与秒脉冲pps信号的同步。

8、优选地，所述纳秒级时间戳生成模块使用所述守时模块传输的1ghz时钟信号、同步后的所述校准后的时间信息与秒脉冲pps信号生成整数秒和小数秒；整数秒是在所述校准后的时间信息的基础上，每收到一次秒脉冲pps信号进行加一计数；小数秒部分是每次收到秒脉冲pps信号时对小数秒进行清零操作，在1ghz时钟信号的上升沿到来时进行加一操作。

9、优选地，若所述时间信息为有效时间信息，将所述时间解析模块中的状态标志寄存器中的时间有效标志位设置为有效，所述时间解析模块确定所述时间信息的时间质量、润秒以及时间合法性，对所述时间信息进行校准，将校准后的时间信息以及状态标志寄存器的值发送给所述守时模块，并触发所述守时模块；否则，所述时间信息为错误时间信息或无效时间信息，所述时间解析模块将状态标志寄存器中的时间有效标志位设置为无效，当守时模块收到时间有效标志位的值为无效时，使用所述时钟倍频模块生成的1ghz时钟信号守时；

10、其中，所述对所述时间信息进行校准，包括：

11、获取所述时间信息t0，根据串口的波特率得到时间信息在传输路径上的延迟时间t1，获取所述时间信息的润秒信息t2，获取解析时间信息的耗时t3；

12、校准后的时间信息t＝t0+t1+t2+t3。

13、一种用于fpga的多通道纳秒级时间同步装置的使用方法，所述使用方法基于如前所述的用于fpga的多通道纳秒级时间同步装置，所述使用方法包括以下步骤：

14、步骤s31：获取gps/bd信号，解析所述gps/bd信号中的时间信息，对根据解析出的时间是否有效设置时间有效标志寄存器；对解析出的有效的时间信息进行校准；

15、步骤s32：触发所述守时模块，实现所述校准后的时间信息与来自所述gps/bd接收模块的秒脉冲pps信号的同步；

16、步骤s33：所述纳米级时间戳生成模块使用所述守时模块传输的1ghz时钟信号、同步后的所述校准后的时间信息与秒脉冲pps信号生成整数秒和小数秒，组成纳秒级时间戳。

17、有益效果：

18、(1)本发明的时间同步装置软件模块运行在fpga中，基于gps/bd的对时管理，对秒脉冲pps信号进行分析和异常检测；一旦对时完成，时间同步装置本身具有守时功能，时间分辨率可达纳秒级；所生成的纳秒级时间戳通过lvds接口经背板传输给其他板卡使用，这样可大大降低生产成本。

19、(2)本发明能够提供时间解析，自同步高精度守时，自同步采样脉冲校准等功能，提供高精度时钟管理方案，能够同时满足多通道、多板卡对时钟管理的需求。时间同步装置无需使用额外的时间管理芯片，只需要提供lvds接口即可接入其他使用时间管理的设备。

20、(3)本发明所描述的时间同步装置包括gps/bd时间解析模块、守时模块、纳秒级时间戳生成模块能够集成为一体，三个模块可分别使能，能够同时满足多通道、多设备同步时钟管理的所有应用需求；时间同步的软件模块集成在一个fpga芯片上，无需使用专用的高精度时钟管理芯片，节约成本，并且不局限于特定的fpga芯片。

21、(4)本发明的gps/bd时间解析模块、守时模块、纳秒级时间戳生成模块基于硬件描述语言verilog开发，易于移植。使用简单的lvds接口即可很方便的将该时间同步装置接入到应用设备上。

技术特征：

1.一种用于fpga的多通道纳秒级时间同步装置，其特征在于，所述时间同步装置包括gps/bd接收模块、高精度时钟晶振模块、时间解析模块、守时模块、时钟倍频模块、纳秒级时间戳生成模块；

2.如权利要求1所述的装置，其特征在于，所述时间解析模块用于解析fpga外部的gps/bd接收模块发送的gps/bd数据，获取所述gps/bd数据中的时间信息；在所述时间信息为有效时间信息时，对所述时间信息进行校准，将校准后的时间信息作为时间基准发送给所述守时模块。

3.如权利要求2所述的装置，其特征在于，所述守时模块用于获取所述秒脉冲pps信号的上升沿，在秒脉冲pps信号的上升沿读入时间解析模块生成的校准后的时间信息，同时获取秒脉冲pps信号，使所述校准后的时间信息与秒脉冲pps信号同步。

4.如权利要求3所述的装置，其特征在于，当所述守时模块接收到正确的秒脉冲pps信号时，在秒脉冲pps信号的上升沿使所述校准后的时间信息与秒脉冲pps信号同步；当所述守时模块接收不到正确的秒脉冲pps信号时，使用所述时钟倍频模块生成的1ghz时钟信号守时，并生成对应的第二秒脉冲pps信号，直至能够接收到正确的秒脉冲pps信号时再进行所述校准后的时间信息与秒脉冲pps信号的同步。

5.如权利要求1所述的装置，其特征在于，所述纳秒级时间戳生成模块使用所述守时模块传输的1ghz时钟信号、同步后的所述校准后的时间信息与秒脉冲pps信号生成整数秒和小数秒；整数秒是在所述校准后的时间信息的基础上，每收到一次秒脉冲pps信号进行加一计数；小数秒部分是每次收到秒脉冲pps信号时对小数秒进行清零操作，在1ghz时钟信号的上升沿到来时进行加一操作。

6.如权利要求1-5中任一项所述的装置，其特征在于，若所述时间信息为有效时间信息，将所述时间解析模块中的状态标志寄存器中的时间有效标志位设置为有效，所述时间解析模块确定所述时间信息的时间质量、润秒以及时间合法性，对所述时间信息进行校准，将校准后的时间信息以及状态标志寄存器的值发送给所述守时模块，并触发所述守时模块；否则，所述时间信息为错误时间信息或无效时间信息，所述时间解析模块将状态标志寄存器中的时间有效标志位设置为无效，当守时模块收到时间有效标志位的值为无效时，使用所述时钟倍频模块生成的1ghz时钟信号守时；

7.一种用于fpga的多通道纳秒级时间同步装置的使用方法，其特征在于，所述使用方法基于如权利要求1-6中任一项所述的用于fpga的多通道纳秒级时间同步装置，所述使用方法包括以下步骤：

8.一种计算机可读存储介质，所述存储介质中存储有多条指令；所述多条指令，用于由处理器加载并执行如权利要求7所述的方法。

9.一种电子设备，其特征在于，所述电子设备，包括：

技术总结本发明公开了一种用于FPGA的多通道纳秒级时间同步装置及使用方法，所述同步装置包括：GPS/BD接收模块、高精度时钟晶振模块、时间解析模块、守时模块、时钟倍频模块、纳秒级时间戳生成模块；所述GPS/BD接收模块接收GPS/BD数据，通过串口传输给时间解析模块进行解析，解析出的时间作为时间基准传输给守时模块；高精度晶振模块与时钟倍频模块相连，高精度晶振模块产生125Mhz的时钟，经时钟倍频模块后得到1Ghz的高速时钟；守时模块实现所述校准后的时间信息与秒脉冲PPS信号的同步；所述纳秒级时间戳生成模块获取所述守时模块传输的1GHz时钟信号、同步后的校准后的时间信息与秒脉冲PPS信号，生成时间戳。本发明的同步装置的时间分辨率可达纳秒级。技术研发人员：郭照峰,贾凡,朱瓅,王鹏,贾晓晓,解梦迪受保护的技术使用者：北京航天测控技术有限公司技术研发日：技术公布日：2024/1/12