技术新讯 > 测时钟表制品的制造及其维修技术 > 一种面向单光子激光雷达应用的高计数率时间数字转换器的制作方法  >  正文

一种面向单光子激光雷达应用的高计数率时间数字转换器的制作方法

  • 国知局
  • 2024-07-30 10:06:34

本技术属于时间数字转换,尤其涉及面向单光子激光雷达应用的基于现场可编程门阵列的高计数率时间数字转换器。

背景技术:

1、单光子激光雷达在环境监测、大气遥感、三维成像等领域具有广泛的应用前景。激光雷达的回波信号强度受大气耗散的指数衰减项影响,同时与探测距离的平方成反比,因此具有极大的动态范围。使用多通道单光子探测器既可以有效接收远场处微弱的回波信号,又可以增大接收系统的饱和计数率,避免近场处的信号失真。但多通道探测器产生的大量探测信号同时也给光子飞行时间信息的采集和传输带来了巨大的挑战。

2、单光子激光雷达从探测信号到达时间的统计直方图中提取有效信息,对单个探测信号的到达时间并不敏感。而通用的时间数字转换器(time-to-digital converter,tdc)需要输出每一个探测事件的时间信息,当信号的计数率较高时将产生海量的冗余数据,耗费较长的传输时间,降低激光雷达的工作效率,从而限制了激光雷达接收系统向更多通道的拓展。

技术实现思路

1、鉴于上述问题,本实用新型提供了一种面向单光子激光雷达应用的高计数率时间数字转换器,以期至少能够解决上述问题之一。

2、根据本实用新型的实施例,提供了一种面向单光子激光雷达应用的高计数率时间数字转换器,包括:

3、存储模块,用于存储激光雷达回波信号的时间分布直方图,其中,存储模块的地址对应光子飞行时间,存储模块的数据表示光子总计数;

4、累加模块,用于读出已统计的某个时间间隔内的光子计数数据,将本周期内新到达的光子信号数量与某个时间间隔内的光子计数数据相加,得到新的光子总计数,并将新的光子总计数写回存储模块;

5、地址生成模块,用于在时间数字转换器工作期间输出与时间分布直方图中的时间间隔对应的存储器地址值。

6、根据本实用新型的实施例,上述存储模块使用现场可编程门阵列的片内存储器;

7、其中,存储模块的每个地址中能够存储时间分布直方图中连续多个时间间隔内的光子总计数,进而使得存储模块一次读写操作能够更新多个时间间隔内的光子计数数据。

8、根据本实用新型的实施例,上述累加模块包含第一加法器、第二加法器和多个通道整形器。

9、根据本实用新型的实施例,上述通道整形器用于对接收到的探测信号进行处理并输出整形后的信号;

10、其中,通道整形器用于对接收到的探测信号进行处理并输出整形后的信号包括:

11、通道整形器接收探测信号,并将整形信号初始为低电平;

12、在对应的探测信号上升沿之后的第一个时钟下降沿,通道整形器将低电平变为高电平;

13、在对应的探测信号上升沿之后的第二个时钟下降沿,通道整形器将高电平变回低电平;

14、通道整形器输出整形后的信号。

15、根据本实用新型的实施例,上述第一加法器接收整形后的信号,并在每个时钟的上升沿计算存储模块的当前地址i内新增的总计数;

16、第二加法器在第4*i+3个时钟上升沿读出存储模块的当前地址i内的数据,在第4*i+3个时钟下降沿计算新数据,在第4*i+4个时钟上升沿将新数据写回存储模块中,其中,i为正整数。

17、根据本实用新型的实施例,上述地址生成模块包括分频器、计数器和计时器。

18、根据本实用新型的实施例,上述分频器用于对时钟进行分频;

19、其中,计数器用于对分频后的时钟进行计数,并将计数结果作为存储模块的地址。

20、根据本实用新型的实施例,上述计时器在高计数率时间数字转换器开始采集时输出高电平,并维持上位机设置的采集时间后输出低电平;

21、计时器的输出与参考信号作与运算,得到受控参考信号;

22、计数器的计数值在受控参考信号的上升沿到达时重置为预设值。

23、根据本实用新型的实施例,上述累加模块根据激光雷达系统的时间测量分辨率设置累加模块的时钟频率;

24、其中,地址生成器的时钟频率与累加模块的时钟频率相同。

25、根据本实用新型的实施例,提供了一种面向单光子激光雷达应用的高计数率时间数字转换器的控制方法,应用于上述高计数率时间数字转换器,包括:

26、根据上位机的设置指令,通过高计数率时间数字转换器对现场可编程门阵列的采集时间进行设置;

27、在高计数率时间数字转换器的现场可编程门阵列接收到上位机的开始指令的情况下,通过高计数率时间数字转换器将存储模块内的数据进行清零;

28、在高计数率时间数字转换器的存储模块数据清零完成的情况下,高计数率时间数字转换器命令计数器开始工作,并根据外部输入的参考信号,将高计数率时间数字转换器的计数器输出的地址进行清零;

29、将高计数率时间数字转换器的计数器输出的地址随时间递增,通过高计数率时间数字转换器利用累加模块将最新的时间分布直方图数据实时更新写进存储模块内;

30、根据现场可编程门阵列设置的采集时间,在高计数率时间数字转换器利用计时器输出低电平的情况下,通过高计数率时间数字转换器不再对计数器的输出地址值进行清零操作,将计数器的输出地址值维持在预设最大值处,并保持存储模块的预设地址范围内的数据不变;

31、高计数率时间数字转换器将存储模块的预设地址范围内的数据依次读出,并绘制新的时间分布直方图。

32、本实用新型通过在现场可编程门阵列内实时统计时间分布直方图,避免了大量冗余信息的传输,极大提高了计数率,降低了数据传输时间,有利于单光子激光雷达的多通道扩展。

技术特征:

1.一种面向单光子激光雷达应用的高计数率时间数字转换器,基于现场可编程门阵列fpga芯片实现,所述数字转换器包括:

2.根据权利要求1所述的面向单光子激光雷达应用的高计数率时间数字转换器,其中,所述存储模块使用现场可编程门阵列的片内存储器;

3.根据权利要求1所述的面向单光子激光雷达应用的高计数率时间数字转换器,其中,所述分频器用于对时钟进行分频;

4.根据权利要求1所述的面向单光子激光雷达应用的高计数率时间数字转换器,其中,所述计时器在所述高计数率时间数字转换器开始采集时输出高电平,并维持上位机设置的采集时间后输出低电平;

5.根据权利要求1-4任一所述的面向单光子激光雷达应用的高计数率时间数字转换器,其中,所述累加模块根据激光雷达系统的时间测量分辨率设置所述累加模块的时钟频率;

技术总结本技术提供了一种面向单光子激光雷达应用的高计数率时间数字转换器,包括:存储模块,用于存储激光雷达回波信号的时间分布直方图,其中,存储模块的地址对应光子飞行时间,存储模块的数据表示光子总计数;累加模块,用于读出已统计的某个时间间隔内的光子计数数据,将本周期内新到达的光子信号数量与某个时间间隔内的光子计数数据相加,得到新的光子总计数,并将新的光子总计数写回存储模块;地址生成模块,用于在时间数字转换器工作期间输出与时间分布直方图中的时间间隔对应的存储器地址值。技术研发人员:张军,吴杰,余超,刘乃乐,陈宇翱,潘建伟受保护的技术使用者:合肥国家实验室技术研发日:20220729技术公布日:2024/1/12

本文地址:https://www.jishuxx.com/zhuanli/20240730/151619.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。