一种差分对称型并行比较的时间数字转换器

本发明属于激光雷达光信号接收机系统，具体涉及一种差分对称型并行比较的时间数字转换器。

背景技术：

1、光探测和测距(lidar,light detection and ranging)是一种光学技术，广泛用于测量目标的距离和获取场景的3d地图，并用于科学和日常生活的多个领域，例如无人驾驶、手势识别、3d扫描仪和安全监控。激光雷达系统的小型化、芯片化是解决现有激光雷达产品大体积、高成本的有效方案。利用集成电路技术将激光雷达前端模拟接收电路集成在单颗芯片，同时形成多通道甚至面阵化规模，从而极大的降低系统调试的难度，同时也大幅度降低激光雷达产品的成本，推动激光雷达在智能机器人、无人驾驶等领域的大规模普及应用。激光雷达的测距原理通常包括：三角法、干涉法、间接飞行时间、直接飞行时间和调频连续波。与其他的实现方案相比，基于直接飞行时间测距原理的激光雷达，在测量距离、分辨率以及系统复杂度等方面有良好的折衷，对于自动驾驶等应用场景具有完美的适用性。因此，基于直接飞行时间测距原理，对激光雷达前端模拟接收电路进行定制化设计，提升各个模块单元电路性能，同时研究对直接飞行时间进行准确测量的高精度时间数字转换器电路具有十分重要的意义。

2、基于直接飞行时间方法的激光雷达直接测量激光发射时的start信号和物体反射回波的stop信号之间的时间间隔信息，利用时间数字转化电路将时间信息转换成二进制码，进而得到目标物体的距离信息。因此，时间数字转换器的精度将直接决定测量距离的精度，在时间数字转换器电路中，目前最为常用的是基于延迟锁相环动态调整压控延时链总延时的并行比较时间数字转换器，其时序较为简单，在不同温度工艺角下具有良好的鲁棒性，时间分辨率为单级压控延迟单元的延迟时间，常应用在高分辨率时间数字转换系统中的细量化单元电路。

3、在传统的并行比较时间数字转换器中，激光发射时刻的start信号通过压控延时链在各级输出端产生多相位延时信号，物体回波反射时刻的stop信号则不经过压控延时链直接与start信号在压控延时链中产生的多相位延时信号在时间比较器阵列中进行比较，最终得出start信号与stop信号间的时间间隔信息。然而，传统的单端压控延时链受电源噪声影响较大，且由于stop信号直接与各级时间比较器的一个输入端相连，stop信号的负载与start信号在压控延时链各级输出端的负载差异较大，使时间比较器的两个输入端驱动能力不匹配，极大地影响了判别结果的准确度，进而影响了并行比较时间数字转换器的精度。

技术实现思路

1、为了解决现有技术中存在的上述问题，本发明提供了一种差分对称型并行比较的时间数字转换器。本发明要解决的技术问题通过以下技术方案实现：

2、一种差分对称型并行比较的时间数字转换器，包括：

3、单端转差分模块一、延迟锁相环、单端转差分模块二、差分压控延时链模块一、差分压控延时链模块二、时间比较器阵列和编码器；其中，

4、所述单端转差分模块一用于将单端信号start转换为差分信号并输出至所述差分压控延时链模块一；

5、所述单端转差分模块二用于将单端信号stop转换为差分信号并输出至所述差分压控延时链模块二；

6、所述延迟锁相环采用差分压控延时单元，用于根据参考时钟信号clk_ref生成延时链偏置电压vc并输出至所述差分压控延时链模块一和所述差分压控延时链模块二，使得所述差分压控延时链模块一和所述差分压控延时链模块二中每十六级压控延时单元的总延时等于所述参考时钟信号clk_ref的一个时钟周期；

7、所述差分压控延时链模块一用于根据所述单端信号start转换得到的差分信号和自身中的各级压控延时单元输出第一多相位延时信号至所述时间比较器阵列；

8、所述差分压控延时链模块二用于根据所述单端信号stop转换得到的差分信号和自身中的各级压控延时单元输出第二多相位延时信号至所述时间比较器阵列；

9、所述时间比较器阵列用于对所述第一多相位延时信号和所述第二多相位延时信号的每一位依次进行比较，输出对应的温度计码；

10、所述编码器用于将所述温度计码转换为二进制编码，将所述二进制编码作为输出结果输出。

11、在本发明的一个实施例中，差分压控延时链模块一的电路结构，包括：

12、三十二级压控延时单元和首尾两级作为dummy单元的压控延时单元；其中，

13、首级dummy单元的正输入端与所述单端转差分模块一的正输出端连接，所述首级dummy单元的负输入端与所述单端转差分模块一的负输出端连接，所述首级dummy单元的控制端与所述三十二级压控延时单元中的第一级压控延时单元的控制端连接，所述首级dummy单元的正输出端与所述三十二级压控延时单元中的第一级压控延时单元的正输入端连接，所述首级dummy单元的负输出端与所述三十二级压控延时单元中的第一级压控延时单元的负输入端连接；

14、所述三十二级压控延时单元中的每一级压控延时单元依次通过串联的方式与自身下一级的压控延时单元进行连接，每一级压控延时单元的控制端相互连接，第三十二级压控延时单元的控制端与尾级dummy单元的控制端连接，所述第三十二级压控延时单元的正输出端与所述尾级dummy单元的正输入端连接，所述第三十二级压控延时单元的负输出端与所述尾级dummy单元的负输入端连接；所述三十二级压控延时单元中的每一级压控延时单元的正输出端依次分别作为输出信号端stp<1>～stp<32>，所述三十二级压控延时单元中的每一级压控延时单元的负输出端依次分别作为输出信号端stn<1>～stn<32>；

15、所述尾级dummy单元的控制端与所述延迟锁相环的输出端连接。

16、在本发明的一个实施例中，差分压控延时链模块二的电路结构，包括：

17、十六级压控延时单元和首尾两级作为dummy1单元的压控延时单元；其中，

18、首级dummy1单元的正输入端与所述单端转差分模块二的正输出端连接，所述首级dummy1单元的负输入端与所述单端转差分模块二的负输出端连接，所述首级dummy1单元的控制端与所述十六级压控延时单元中的第一级压控延时单元的控制端连接，所述首级dummy1单元的正输出端与所述十六级压控延时单元中的第一级压控延时单元的正输入端连接，所述首级dummy1单元的负输出端与所述十六级压控延时单元中的第一级压控延时单元的负输入端连接；

19、所述十六级压控延时单元中的每一级压控延时单元依次通过串联的方式与自身下一级的压控延时单元进行连接，每一级压控延时单元的控制端相互连接，第十六级压控延时单元的控制端与尾级dummy1单元的控制端连接，所述第十六级压控延时单元的正输出端与所述尾级dummy1单元的正输入端连接，所述第十六级压控延时单元的负输出端与所述尾级dummy1单元的负输入端连接；所述十六级压控延时单元中的每一级压控延时单元的正输出端依次分别作为输出信号端spp<1>～spp<16>，所述十六级压控延时单元中的每一级压控延时单元的负输出端依次分别作为输出信号端spn<1>～spn<32>；

20、所述首级dummy1单元的控制端与所述延迟锁相环的输出端连接。

21、在本发明的一个实施例中，时间比较器阵列，包括：

22、延时链正输出端时间比较器阵列和延时链负输出端时间比较器阵列；其中，

23、所述延时链正输出端时间比较器阵列包括十六级时间比较器；所述十六级时间比较器中的第n级时间比较器的第一端与输出信号端stp<n+16>连接，所述十六级时间比较器中的第n级时间比较器的第二端与输出信号端spp<17-n>连接，所述十六级时间比较器中的第n级时间比较器的输出端作为所述延时链正输出端时间比较器阵列的输出端out<2n-1>；16≥n≥1。

24、在本发明的一个实施例中，延时链负输出端时间比较器阵列，包括：十五级时间比较器；其中，

25、所述十五级时间比较器中的第x级时间比较器的第一端与输出信号端stn<x+16>反相后连接，所述十五级时间比较器中的第x级时间比较器的第二端与输出信号端spn<16-x>连接，所述十五级时间比较器中的第x级时间比较器的输出端作为所述延时链负输出端时间比较器阵列的输出端out<2x>，15≥x≥1。

26、在本发明的一个实施例中，延时链正输出端时间比较器阵列的输出端out<2n-1>和所述延时链负输出端时间比较器阵列的输出端out<2x>组合成所述时间比较器阵列的输出端out<s>，31≥s≥1，所述时间比较器阵列的输出端out<s>的输出结果为31位温度计码。

27、在本发明的一个实施例中，编码器的输入端与所述时间比较器阵列的输出端连接；所述编码器将所述时间比较器阵列输出的31位温度计码转换为5位的二进制编码。

28、本发明的有益效果：

29、1、本发明提出的延迟锁相环采用差分压控延时单元提高了对电源噪声的抑制能力，加快了锁定时间，动态控制延时链偏置电压vc，使得时间数字转换器具有较好的鲁棒性。

30、2、采用单端转差分模块与差分压控延时链模块，使信号start和信号stop均通过延时链产生多相位延时信号，并利用对称布局，使得两个通道送入相应时间比较器的延时信号的负载完全一致，消除了负载不匹配所引入的判别误差，提高了时间数字转换器的精度。

31、3、本发明设计了一种新型并行比较排列方式，使信号从压控延时链模块一的末级输出端和差分压控延时链模块二的首级输出端开始依次送入时间比较器阵列，为后续版图设计和布局提供便利，实现拓扑结构对称、走线长度相同的版图布局，以提高时间数字转换器的线性度。