一种基于环形振荡结构的时间数字转换器的制作方法

本发明涉及半导体集成电路芯片设计领域，具体涉及一种基于环形振荡结构的时间数字转换器。

背景技术：

1、从2003年ti德州仪器公司的robert staszewski发表了第一个应用于数字锁相环dpll（digital phase locked loop）中的时间数字转换器tdc（time to digitalconverter）开始，时间数字转换器及数字锁相环等逐渐成为研究的热点。

2、时间数字转换器是指将两路电信号（一般指信号的上升沿）的相对时间差量化为数字信号的电路。时间数字转换器主要应用场景有仪器测试领域，对于物理测试中，两个信号时间差的测量，需要利用时间数字转换器将这个时间间隔数字话然后才可以通过数字信号处理得到需要的结果；时钟锁相环和频率综合器领域，参考时钟和反馈时钟存在时间差或者相位差，时间数字转换器量化为数字信号，通过数字滤波器后传递给数字控制振荡器电路，锁相环环路锁定后，使得两个时钟时间差为0，最终实现输出稳定的振荡频率。

3、由于传统的单延迟链时间数字转换器的量化精度受限于单个延迟单元的精度，即受限制于硅半导体工艺尺寸，这种时间数字转换器被定义为门级延迟时间数字转换器。

4、为了得到亚门延迟量化精度的时间数字转换器，p. dudek，和j. v. hatfield在2000年提出了一种基于vernier延迟链的高精度时间数字转换器，vernier延迟链的时间量化精度由delay和delay2的相对差值delay-delay2决定，相较于传统的由延迟单元本身决定量化精度的情况，电路性能得到很大提升，但是在采用高精度的vernier延迟链的情况下，需要大量的延迟链单元，从而导致需要比较大的芯片面积。

5、利用相位插值pi（phase interpolator）技术也可以得到亚门延迟量化精度的时间数字转换器。相位插值技术是通过在相邻的上升沿信号中间插值产生平均的中间信号的方法来实现更高的量化精度，显然，为了进一步提高时间量化精度，相位插值级数需要不断增加，电路的规模和面积也会指数级的增长，因此单纯依靠相位插值技术来提高时间数字转换器的精度比较困难。

6、基于时间误差放大器tda（time difference amplifier）技术实现亚门延迟量化精度的时间数字转换器，基于时间误差放大器实现的两级高精度时间数字转换器的电路，能实现亚门级延迟量化精度，采用单延迟链、时间误差放大器和折叠的单延迟链，实现降低芯片面积和功耗，时间误差放大器的增益还可以根据量化精度的需要进行控制。

7、中国专利公开号cn103516367b，公开日2016年9月28日，发明创造的名称为一种时间数字转换器，该方案公开了一种时间数字转换器，其不足之处便是仍然需要面临失配、面积-功耗、增益和线性度等问题，而且为了提高时间量化精度，代价就是耗费更高的芯片流片费用。

技术实现思路

1、本发明克服了传统的单延迟链时间数字转换器的量化精度受限于单个延迟单元的精度，时间量化精度不高，芯片流片费用高昂的问题，提出了一种基于环形振荡结构的时间数字转换器。

2、为了达到上述发明目的，本发明采取以下技术方案：

3、一种基于环形振荡结构的时间数字转换器，包括，

4、精确延迟电路，所述精确延迟电路设有若干个反相器，以反相器为基本单元，所述若干个反相器采用环形振荡结构连接，形成环形振荡器；

5、计数器单元，所述计数器单元连接所述环形振荡器的输出端，统计测量时间所述环形振荡器边沿的数量；

6、寄存器单元，所述寄存器单元连接所述计数器单元；

7、逻辑单元，所述逻辑单元分别连接所述计数器单元和所述寄存器单元，并向计数器单元输入reset信号。该基于环形振荡结构的时间数字转换器基于两输入-单输出的反相器作为基本单元，采用精确延迟电路的环形振荡器实现时间数字转换器的，通过对参考电压信号vref和反馈电压信号vdiv产生的rest信号来规定测量时间，根据设置的环形振荡结构，通过多环耦合的多级环形振荡器阵列进一步提高环形振荡器的时间量化精度，计数器单元统计在测量时间内检测到的环形振荡器边沿信号的数量，再利用寄存器单元输出或者存储得到的数字量化误差e[k]，可以用较小的面积实现很大的测量范围，既提高计数器的范围，不断提高时间量化精度。

8、作为优选，所述反相器为一种两输入-单输出的反相器，所述两输入-单输出的反相器由输入i1,i2不同的两个等价反相器组成，所述两输入-单输出的反相器的输出信号由两个输入共同决定。所述两输入-单输出的反相器能在增加相位数量的情况下，同时保持环形振荡器的频率不变。所述两个等价反相器均为常用反相器，每一个等价反相器由pmos管和nmos管组成，pmos管的栅极和nmos管的栅极相连接，pmos管的漏极与nmos管的漏极相连接。

9、所述输入i1,i2不同的两个等价反相器的输出端o1，o2相互短接，作为两输入-单输出的反相器的输出端on。具体的，一个等价反相器的输入端为i1，输出端为o1，输出端o1由pmos管的栅极和nmos管的栅极连接组成，同样的，另一个等价反相器的输入端为i2，输出端为o2，输出端o2由pmos管的栅极和nmos管的栅极连接组成；所述的两输入-单输出的反相器的输出端on由两个等价反相器的输出端o1,o2相互短接组成，两输入-单输出的新反相器输出信号由两个输入共同决定，这样就多提供了一个自由度，可以用于振荡器阵列的耦合。

10、作为优选，所述环形振荡器根据所述环形振荡器的时间精度要求，设置环形振荡器的级数。根据实际应用场景的对于环形振荡器的时间精度要求，通常会考虑设置并增加不同的环形振荡器的级数，来提高时间精度。

11、所述精确延迟电路中的环形振荡器根据提高时间量化精度的要求，设置环形振荡器的耦合数量，所述环形振荡器呈阵列布置，形成多环耦合环形振荡器阵列，具体的，对于单环环形振荡器，基于新型两输入-单输出的反相器设计的单环环形振荡器，提供了三个输入端口a1/a2/a3和三个输出端口c1/c2/c3作为耦合端口使用，如果输入端口a1/a2/a3和输出端口c1/c2/c3的耦合方式是a1/c1，a2/c2，a3/c3对应连接，那么单环环形振荡器是每一级由两个反相器并联组成，即尺寸增加一倍。

12、对于双环耦合环形振荡器，也提供了提供了三个输入端口a1/a2/a3和三个输出端口c1/c2/c3作为耦合端口使用，如果输入端口a1/a2/a3和输出端口c1/c2/c3的耦合方式是a1/c1、a2/c2、a3/c3对应连接，则环形振荡器内部耦合端口不产生相位误差，双环环形振荡器产生相同的振荡频率。

13、如果端口的耦合方式是a1/c2、a2/c3、a3/c1对应连接，则双环耦合环形振荡器产生一个相对的延迟偏移和6个不同相位的输出节点。由于6个不同相位平均承担一个延迟偏移δtdelay，那么产生的时间精度为δtdelay/6。

14、随着耦合的环形振荡器的数量不断增加，产生的时间量化精度不断提高，提高了计数器的范围，实现了大范围的测量。

15、作为优选，所述两输入-单输出的反相器通过设置的两个输入端，提供一个自由度，耦合环形振荡器的阵列。所述环形振荡器之间采用耦合闭环连接。每一级振荡器级间通过耦合输入连接，使得每一级振荡器都振荡在相同的频率，环形振荡器之间的耦合闭环连接方式，产生一个精确的相位延迟关系，被耦合的环形振荡器阵列平均分配，产生了更高精度的量化时间精度。

16、所述环形振荡器的输出相位，和输出相位对应的反向信号共同组成了总输出相位，平分了一个周期。具体的，3级环形振荡器的输出相位o1/o2/o3和它们对应的反向信号共同组成了输出相位，平分了一个周期，所以时间精度为t1/6；当为了提高量化时间精度，5级环形振荡器的输出相位为o1/o2/o3/o4/o5和它们对应的反向信号共同组成了输出相位，平分了一个周期，所以时间精度为t2/10。

17、作为优选，所述基于环形振荡结构的时间数字转换器输出的数字化量化误差e[k]对应测量时间内所述环形振荡器边沿的数量。时间数字转换器通过对参考电压信号vref和反馈电压信号vdiv的相对时间差进行量化，得到数字量化误差e[k]，输出e[k]对应测量时间内振荡器边沿的数量，在测试过程这，量化噪声被加扰，对于过采样系统，具备很大的优势。

18、本发明的有益效果为：一种基于环形振荡结构的时间数字转换器，基于两输入-单输出的反相器作为基本单元，采用精确延迟电路的环形振荡器，通过逻辑单元对参考电压信号vref和反馈电压信号vdiv产生的rest信号来规定测量时间，根据设置的环形振荡结构，通过级间的耦合输入和环形振荡器之间的耦合闭环连接，进一步提高环形振荡器的时间量化精度，计数器单元统计在测量时间内检测到的环形振荡器边沿信号的数量，再利用寄存器单元输出或者存储得到的数字量化误差e[k]，可以用较小的面积实现很大的测量范围，既提高计数器的范围，又不断提高时间量化精度，同时在测试过程中，对于过采样系统而言，量化噪声被加扰，具备很大优势。