技术新讯 > 电子电路装置的制造及其应用技术 > 一种半导体存储结构及其制作方法、存储装置与流程  >  正文

一种半导体存储结构及其制作方法、存储装置与流程

  • 国知局
  • 2024-08-02 15:29:32

本申请涉及半导体,特别是涉及一种半导体存储结构及其制作方法、存储装置。

背景技术:

1、随着半导体工艺的发展,器件的尺寸越来越小,进一步带来的沟道长度或宽度也随之减少。

2、基于浮栅结构的存储单元,由于其擦写动作的特殊需求,不能一味地减少沟道长度或宽度,否则会严重影响存储单元的擦写性能。

技术实现思路

1、本申请主要解决的技术问题是提供一种半导体存储结构及其制作方法、存储装置,能够在保证沟道长度的同时,使得整体的半导体存储结构占用更小的衬底面积。

2、为解决上述技术问题,本申请采用的一个技术方案是:提供一种半导体存储结构,该半导体存储结构包括:衬底,衬底的上表面上形成有沟槽;第一氧化层,形成于沟槽内,第一氧化层覆盖沟槽的侧壁和底壁;浮栅,形成于沟槽内,浮栅的上表面低于衬底的上表面;控制栅,形成于沟槽内,控制栅的上表面低于衬底的上表面;漏源区,形成于沟槽的两侧。

3、其中,半导体存储结构还包括第一氮化层,第一氮化层形成于控制栅的上表面。

4、其中,第一氮化层还包括沿上表面平面方向延伸的延伸部,延伸部覆盖沟槽的开口。

5、其中,半导体存储结构还包括第二氧化层,第二氧化层覆盖第一氮化层和漏源区。

6、其中,半导体存储结构还包括电介质层,电介质层形成于控制栅与浮栅之间,以及控制栅和沟槽的侧壁之间。

7、其中,半导体存储结构还包括:位线,位线连接漏源区中的漏极区;公共源极线,公共源极线与漏源区中的源极区间隔形成存储电容;字线,字线连接控制栅。

8、其中,漏源区的下表面低于控制栅的上表面。

9、为解决上述技术问题,本申请采用的另一个技术方案是:提供一种半导体存储结构的制作方法,该制作方法包括:提供一衬底;在衬底上形成沟槽;在沟槽中形成第一氧化层,第一氧化层覆盖沟槽的侧壁和底壁;在沟槽中形成浮栅,浮栅的上表面低于衬底的上表面;在沟槽中形成控制栅,控制栅的上表面低于衬底的上表面;在沟槽的两侧形成漏源区。

10、其中,在衬底上形成沟槽,包括:在衬底上形成第三氧化层;在第三氧化层上形成第二氮化层;在第二氮化层、第三氧化层和衬底上形成沟槽。

11、其中,在沟槽中形成浮栅,浮栅的上表面低于衬底的上表面,包括:在沟槽中形成第一多晶硅层;对第一多晶硅层进行刻蚀处理,形成浮栅,浮栅的上表面低于衬底的上表面。

12、其中,在沟槽中形成控制栅,控制栅的上表面低于衬底的上表面之前,包括:在浮栅上形成电介质层,电介质层覆盖浮栅的上表面和沟槽的侧壁。

13、其中,在沟槽中形成控制栅,包括:在沟槽中形成第二多晶硅层,通过cmp工艺停在第二氮化层;对第二多晶硅层进行刻蚀处理,形成控制栅,控制栅的上表面低于衬底的上表面。

14、其中,在沟槽的两侧形成漏源区,包括:对沟槽两侧的第三氧化层和第二氮化层进行刻蚀处理;在沟槽两侧的衬底上形成漏源区。

15、其中,漏源区的下表面低于控制栅的上表面。

16、为解决上述技术问题,本申请采用的另一个技术方案是:提供一种存储装置,该存储装置包括半导体存储结构,半导体存储结构是上述的半导体存储结构、或采用如上述的制作方法制作得到的半导体存储结构。

17、本申请的有益效果是:区别于现有技术的情况,本申请提供的半导体存储结构包括:衬底,衬底的上表面上形成有沟槽;第一氧化层,形成于沟槽内,第一氧化层覆盖沟槽的侧壁和底壁;浮栅,形成于沟槽内,浮栅的上表面低于衬底的上表面;控制栅,形成于沟槽内,控制栅的上表面低于衬底的上表面;漏源区,形成于沟槽的两侧。通过上述方式,本实施例中通过在衬底中的沟槽设计,将浮栅和控制栅均设置于沟槽中,并且控制栅的上表面低于衬底的上表面,天然的使形成于沟槽的两侧的漏源区与控制栅保持相应的间隔,则漏源区可以尽量靠近沟槽设置,能够在保证沟道长度的同时,使得整体的半导体存储结构占用更小的衬底面积。

技术特征:

1.一种半导体存储结构,其特征在于,所述半导体存储结构包括:

2.根据权利要求1所述的半导体存储结构,其特征在于,

3.根据权利要求2所述的半导体存储结构,其特征在于,

4.根据权利要求3所述的半导体存储结构,其特征在于,

5.根据权利要求1所述的半导体存储结构,其特征在于,所述半导体存储结构还包括电介质层,所述电介质层形成于所述控制栅与所述浮栅之间,以及所述控制栅和所述沟槽的侧壁之间。

6.根据权利要求1所述的半导体存储结构,其特征在于,

7.根据权利要求1-6任一项所述的半导体存储结构,其特征在于,

8.一种半导体存储结构的制作方法,其特征在于,所述制作方法包括:

9.根据权利要求8所述的方法,其特征在于,

10.根据权利要求9所述的方法,其特征在于,

11.根据权利要求8所述的方法,其特征在于,所述在所述沟槽中形成控制栅,所述控制栅的上表面低于所述衬底的上表面之前,包括:

12.根据权利要求8所述的方法,其特征在于,

13.根据权利要求8所述的方法,其特征在于,

14.根据权利要求8所述的方法,其特征在于,

15.一种存储装置,其特征在于,所述存储装置包括半导体存储结构,所述半导体存储结构是如权利要求1-7任一项所述的半导体存储结构、或采用如权利要求8-14任一项所述的制作方法制作得到的半导体存储结构。

技术总结本申请公开了一种半导体存储结构及其制作方法、存储装置,该半导体存储结构包括:衬底,衬底的上表面上形成有沟槽;第一氧化层,形成于沟槽内,第一氧化层覆盖沟槽的侧壁和底壁;浮栅,形成于沟槽内,浮栅的上表面低于衬底的上表面;控制栅,形成于沟槽内,控制栅的上表面低于衬底的上表面;漏源区,形成于沟槽的两侧。通过上述方式,能够在保证沟道长度的同时,使得整体的半导体存储结构占用更小的衬底面积。技术研发人员:许毅胜,罗啸,熊涛,刘钊受保护的技术使用者:兆易创新科技集团股份有限公司技术研发日:技术公布日:2024/7/23

本文地址:https://www.jishuxx.com/zhuanli/20240801/246362.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。