基于三段式线性拟合的对数近似乘法器电路结构的制作方法

本发明涉及集成电路，尤其涉及一种基于三段式线性拟合的对数近似乘法器电路结构。

背景技术：

1、计算机通常采用二进制计算，乘法运算在用硬件电路实现时通常需要转换为加减法、移位等运算来实现。现有技术中，提出了一种基于两段分段线性 mitchell 算法的近似乘法器，在 mitchell近似算法的基础分两段[0,0.5),[0.5,1]来处理两个乘数的尾数部分，再结合整数部分执行加减法、移位运算等来获取两个数的乘积的近似值。但现有的近似乘法器电路结构的处理精度不高，对于精度要求高的应用场景无法满足。由此可知，如何在硬件消耗增加尽可能小的前提下提高近似乘法器电路结构的运算精度成为亟待解决的技术问题。

技术实现思路

1、本发明目的在于，提供一种基于三段式线性拟合的对数近似乘法器电路结构，在硬件消耗增加尽可能小的前提下，基于三段式线性拟合的方法处理两个乘数的尾数部分，提高了近似乘法器电路结构的运算精度。

2、根据本发明第一方面，提供了一种基于三段式线性拟合的对数近似乘法器电路结构，包括第一变换电路、第二变换电路、对数编码加法器、反对数三段线性拟合变换电路和输出移位器，所述近似乘法器电路结构传输的数据全部为二进制数；

3、其中，所述第一变换电路和第二变换电路均包括首位1检测电路、尾数获取电路、对数三段线性拟合变换电路和拼接电路；

4、所述首位1检测电路分别与所述尾数获取电路和所述拼接电路相连接，所述尾数获取电路与所述对数三段线性拟合变换电路相连接，所述对数三段线性拟合变换电路与所述拼接电路相连接，所述对数编码加法器与所述拼接电路和反对数三段线性拟合变换电路相连接，反对数三段线性拟合变换电路和所述输出移位器相连接；

5、所述首位1检测电路用于从输入参数r的高位到低位遍历，获取r中首个出现1的位权的指数k,将k传输给尾数获取电路和拼接电路；

6、所述尾数获取电路用于将r向左移动（w-1-k）位，将左移后的r的高位第一位去掉，将剩下的数确定为r的尾数部分x，w为r的位宽；

7、所述对数三段线性拟合变换电路用于基于x和对数变换三段式线性拟合逻辑输出x的近似对数变换结果m(x)；

8、所述拼接电路用于将k和m(x)拼接，生成变换结果；

9、所述第一变换电路的输入参数r=a，a为第一乘数，生成变换结果为al；

10、所述第二变换电路的输入参数r=b，b为第二乘数，生成变换结果为bl；

11、所述对数编码加法器用于获取al和bl，并输出al和bl的和cl；

12、反对数三段线性拟合变换电路用于获取cl中对应的尾数部分z,基于z和反对数变换三段式线性拟合逻辑输出z的近似对数反对数变换结果n(z)；

13、所述输出移位器用于获取cl中除z之外的部分d,获取n(z)，并在n(z)高位增加一位“1”得到f(z)，然后将f(z)左移d位，将移位后的f(z)中的[3w-2：w-1]位作为a×b的结果进行输出。

14、本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于三段式线性拟合的对数近似乘法器电路结构可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：

15、本发明在电路实现乘法运算时，将两个乘数的尾数部分进行三段式线性拟合处理，在硬件消耗增加尽可能小的前提下，提高了电路结构实现近似乘法运算的精确度。

技术特征：

1.一种基于三段式线性拟合的对数近似乘法器电路结构，其特征在于，

2.根据权利要求1所述的电路结构，其特征在于，

3.根据权利要求1或2所述的电路结构，其特征在于，

4.根据权利要求1或2所述的电路结构，其特征在于，

5.根据权利要求4所述的电路结构，其特征在于，

6.根据权利要求4所述的电路结构，其特征在于，

7.根据权利要求4所述的电路结构，其特征在于，

8.根据权利要求1或2所述的电路结构，其特征在于，

9.根据权利要求8所述的电路结构，其特征在于，

10.根据权利要求8所述的电路结构，其特征在于，

技术总结本发明涉及集成电路技术领域，尤其涉及一种基于三段式线性拟合的对数近似乘法器电路结构，包括第一变换电路、第二变换电路、对数编码加法器、反对数三段线性拟合变换电路和输出移位器；第一变换电路和第二变换电路均包括首位1检测电路、尾数获取电路、对数三段线性拟合变换电路和拼接电路；首位1检测电路分别与尾数获取电路和所述拼接电路相连接，尾数获取电路与对数三段线性拟合变换电路相连接，对数三段线性拟合变换电路与拼接电路相连接，对数编码加法器与拼接电路和反对数三段线性拟合变换电路相连接，反对数三段线性拟合变换电路和输出移位器相连接。本发明提高了近似乘法器电路结构的运算精度。技术研发人员：周俊杰受保护的技术使用者：沐曦科技（成都）有限公司技术研发日：技术公布日：2024/8/1