有效同步头的单线程检测的制作方法

本公开涉及用于使用串行通信协议进行通信的技术。

背景技术：

1、在串行通信中，支持自动波特(autobaud)的接收方电子设备(有时称为“从设备”)可能需要从帧中的同步头中提取波特率。同步头通常受通信协议约束，以保证不正确解释的同步头的检测或识别，而不会丢失有效的同步头。例如，本地互连网络(lin)是一种用于车辆中的组件之间的通信的单线串行通信协议。lin规范预期从设备始终检测同步头中的“中断和同步”(‘break and synchronization’)(或“break+sync”)序列或字段，该同步头由另一个电子设备(有时称为“主设备”)传输。而且，对“break+sync”字段的有效检测可以导致或使得能够检测主设备想要以什么波特率进行通信。此外，lin通信中的帧可以由主设备发起，并且帧可以以中断字段开始，后跟同步字节字段(例如，其可以包括八个同步位)。这个序列在lin通信协议中是唯一的并且可以保证从设备检测到新帧的开始。图1呈现了与lin通信协议兼容的帧中现有中断字段和同步(break+synch)字段的示例。

2、但是，如果由于任何原因，从设备变得困惑(例如，不知道它当前是否正在检测“break+sync”字段)，那么从设备可能错过具有分开的起点或时间的有效“break+sync”字段。这种不期望的情况也可能是由瞬时对地短路造成的。值得注意的是，对地短路可能造成lin总线上出现显性(或低)位，持续数十毫秒。这可能使从设备感到困惑，例如，因为可能检测到不正确的“中断”字段，并且后续的真实中断可能被误认为是同步字段的起始位。

3、为了从此类场景中恢复并能够检测到有效的“break+sync”字段，从设备中的接收器电路中的控制器或控制逻辑可以启动线程，将每个显性或扩展低(例如，“0”)位视为可能的中断字段。然后，控制器可以继续验证同步字段，除非同步验证失败(在这种情况下，线程被释放或结束)。从硬件的角度来看，即使最大线程数是有界问题，实现多线程处理(multi-threading)方法的成本也可能显著高于单线程方法。

技术实现思路

1、描述了集成电路的实施例。这种集成电路包括：与电子设备一起使用的接口电路。在操作期间，接口电路接收对应于与串行通信协议兼容的帧的头的信号，其中接收到的信号包括具有显性信号电平和隐性信号电平的实例的二进制位的时间图案。然后，接口电路至少部分地基于接收信号计算一组条件，其中，当有效时，该组条件识别二进制位中具有显性信号电平的第一显性位。而且，当该组条件有效时，接口电路：确定头中同步字段相对于识别出的第一显性位的位置；以及至少部分地基于同步字段中的二进制位的子集来计算接收信号的波特率。

2、注意的是，串行通信协议可以包括本地互连网络(lin)通信协议。

3、而且，显性信号电平可以小于隐性信号电平。

4、此外，该组条件可以包括第一条件的第一实例，其中，当有效时，第一条件的第一实例可以包括二进制位中具有显性信号电平的第二显性位的第二显性位时间小于或等于第一显性位的第一显性位时间的第一预定义倍数，并且第一显性位可以先于第二显性位。例如，第一预定义倍数可以包括1.25。可替代地，该组条件可以包括第二条件，并且，当有效时，第二条件可以包括第二显性位时间与二进制位中具有隐性信号电平的第一隐性位的第一隐性位时间的总和大于或等于第一显性位时间的第二预定义倍数。注意的是，第一隐性位可以位于第一显性位与第二显性位之间。

5、在一些实施例中，第二预定义倍数包括2和11的比率。可替代地或附加地，该组条件可以包括第一条件的第二实例，其中，当有效时，第一条件的第二实例可以包括二进制位中具有显性信号电平的第三显性位的第三显性位时间小于或等于第二显性位的第二显性位时间的第一预定义倍数，并且第二显性位可以先于第三显性位。注意的是，该组条件可以包括第三条件，其中，当有效时，第三条件可以包括第三显性位时间大于或等于第二显性位时间的第三预定义倍数。

6、而且，第三预定义倍数可以包括0.75。

7、可替代地或附加地，该组条件可以包括第四条件。当有效时，第四条件可以包括二进制位中的第二隐性位的第二隐性位时间与第三显性位时间的总和大于或等于二进制位中的一对位的平均位时间的第三预定义倍数，并且该总和小于或等于平均位时间的第一预定义倍数。注意的是，第三显性位可以先于第二隐性位，并且该对位可以包括第一隐性位以及从包括第一显性位、第二显性位和第三显性位的组中选择的显性位。在一些实施例中，第一预定义倍数包括1.25并且第三预定义倍数包括0.75。

8、另一个实施例提供了一种包括该集成电路的车辆。

9、另一个实施例提供了一种包括该集成电路的系统。

10、另一个实施例提供了一种与电子设备一起使用的具有程序指令的计算机可读存储介质，当程序指令由电子设备执行时，该程序指令使得电子设备执行前述实施例中的一个或多个实施例中上面提到的操作中的至少一些操作。

11、另一个实施例提供了一种用于选择性地计算接收到的信号的波特率的方法。这种方法包括由集成电路执行的操作中的至少一些操作。

12、提供本技术实现要素：是为了说明一些示例性实施例的目的，以提供对本文描述的主题的一些方面的基本理解。因而，将认识到的是，上述特征是示例并且不应当被解释为以任何方式缩小本文描述的主题的范围或精神。从以下具体实施方式、附图和权利要求中，本文描述的主题的其它特征、方面和优点将变得清楚。

技术特征：

1.一种集成电路，包括：

2.根据权利要求1所述的集成电路，其中，串行通信协议包括本地互连网络(lin)通信协议。

3.根据权利要求1所述的集成电路，其中，显性信号电平小于隐性信号电平。

4.根据权利要求1所述的集成电路，其中，该组条件包括第一条件的第一实例；

5.根据权利要求4所述的集成电路，其中，第一预定义倍数包括1.25。

6.根据权利要求4所述的集成电路，其中，该组条件包括第二条件；以及

7.根据权利要求6所述的集成电路，其中，第二预定义倍数包括2和11的比率。

8.根据权利要求6所述的集成电路，其中，该组条件包括第一条件的第二实例；

9.根据权利要求8所述的集成电路，其中，该组条件包括第三条件；

10.根据权利要求9所述的集成电路，其中，第三预定义倍数包括0.75。

11.根据权利要求10所述的集成电路，其中，第一预定义倍数包括1.25并且第三预定义倍数包括0.75。

12.根据权利要求9所述的集成电路，其中，该组条件包括第四条件；

13.一种与电子设备结合使用的非暂态计算机可读存储介质，该计算机可读存储介质存储程序指令，其中，当由电子设备执行时，该程序指令使得电子设备执行一个或多个操作，包括：

14.根据权利要求13所述的非暂态计算机可读存储介质，其中，串行通信协议包括本地互连网络(lin)通信协议。

15.根据权利要求13所述的非暂态计算机可读存储介质，其中，显性信号电平小于隐性信号电平。

16.根据权利要求13所述的非暂态计算机可读存储介质，其中，该组条件包括第一条件的第一实例；

17.一种用于选择性地计算接收到的信号的波特率的方法，包括：

18.根据权利要求17所述的方法，其中，串行通信协议包括本地互连网络(lin)通信协议。

19.根据权利要求17所述的方法，其中，显性信号电平小于隐性信号电平。

20.根据权利要求17所述的方法，其中，该组条件包括第一条件的第一实例；

技术总结描述了一种具有接口电路的集成电路。在操作期间，接口电路可以接收对应于与串行通信协议兼容的帧的头的信号，其中接收到的信号包括具有显性信号电平和隐性信号电平的实例的二进制位的时间图案。然后，接口电路可以至少部分地基于接收信号计算一组条件，其中，当有效时，该组条件识别二进制位中具有显性信号电平的第一显性位。而且，当该组条件有效时，接口电路可以：确定头中同步字段相对于识别出的第一显性位的位置；以及至少部分地基于同步字段中的二进制位的子集来计算接收信号的波特率。技术研发人员：R·帕里达受保护的技术使用者：艾迪凯有限责任公司贸易用名因迪半导体技术研发日：技术公布日：2024/12/23