一种MOSFET-TFET混合型的8TSRAM单元电路的制作方法

一种mosfet-tfet混合型的8t sram单元电路
技术领域
[0001]
本发明涉及集成电路设计技术领域，尤其涉及一种mosfet-tfet混合型的8t sram单元电路。


背景技术：

[0002]
随着集成电路产业的不断发展，芯片集成度的不断提高，传统mosfet(金属-氧化物半导体场效应晶体管)的功耗问题变得更加突出，降低功耗的直接办法是降低电路的电源电压，但是在纳米级平台上开发集成电路，降低mosfet的电源电压面临着巨大的挑战。受玻尔兹曼分布限制的亚阈值摆幅(subthreshold swing,ss)严重影响了器件的开关速率，随着电源电压的降低，mosfet的泄漏电流呈指数增长，导致静态功耗呈指数增长，因此基于mosfet器件的电路很难在超低电压下工作。
[0003]
降低电路中的电源电压一直是集成电路产业中的研究热点，传统的mosfet技术在超低功耗的应用中几乎已经达到了物理极限，室温下的亚阈值摆幅理论值不会低于60mv/dec。相对于mosfet，目前最具有发展前景的低功耗器件是基于带带隧穿(band-to-band tunneling)机制的隧穿场效应晶体管tfet(tunnel field-effect transistor)，tfet的亚阈值摆幅可以突破60mv/dec的限制，能够在较低的电压下工作获得更大的电流开关比，因此可以大幅度地降低静态功耗。然而由于tfet的结构特性，在使用tfet的电路设计中仍然存在一些挑战，tfet具有单向导电性，它将mos管的p区和n区进行不同的掺杂，由于源极和漏极掺杂的不对称性，tfet存在不受栅极控制的正偏p-i-n电流，增大了电路的静态功耗，也影响了保持状态下存储节点的稳定性，而现有技术中并没有相应的解决方案。


技术实现要素：

[0004]
本发明的目的是提供一种mosfet-tfet混合型的8t sram单元电路，该电路采用tfet器件与mosfet器件混合的方式，不仅消除了tfet作为sram传输管出现的正偏p-i-n电流，而且避免了堆叠tfet传输能力弱的问题，降低了单元的静态功耗，提高了单元的写裕度。
[0005]
本发明的目的是通过以下技术方案实现的：
[0006]
一种mosfet-tfet混合型的8t sram单元电路，所述电路包括四个ntfet晶体管，依次记为n1～n4；两个ptfet晶体管，依次记为p1、p2；两个nmosfet晶体管，依次记为n5、n6，其中：
[0007]
电源vdd和ptfet晶体管p1的源极电连接，同时电源vdd也与ptfet晶体管p2的源极电连接；
[0008]
ptfet晶体管p1的漏极与nmosfet晶体管n5的漏极、ptfet晶体管p2的栅极、ntfet晶体管n2的栅极、ntfet晶体管n1的漏极电连接；
[0009]
ptfet晶体管p2的漏极与ptfet晶体管p1的栅极、ntfet晶体管n1的栅极、ntfet晶体管n2的漏极、nmosfet晶体管n6的源极、ntfet晶体管n4的源极电连接；
[0010]
ntfet晶体管n3的漏极与nmosfet晶体管n5的源极、nmosfet晶体管n6的漏极电连接；
[0011]
ntfet晶体管n1的源极、ntfet晶体管n2的源极、ntfet晶体管n3的源极与gnd电连接；
[0012]
位线wl与ntfet晶体管n3的栅极电连接；字线bl与nmosfet晶体管n5的栅极电连接；字线blb与nmosfet晶体管n6的栅极电连接；读字线rwl与ntfet晶体管n4的栅极电连接；读位线rbl与ntfet晶体管n4的漏极电连接；
[0013]
基于上述电路结构，所述电路的读操作部分仅由ntfet晶体管n4构成；
[0014]
ptfet晶体管p1与ntfet晶体管n1、ptfet晶体管p2与ntfet晶体管n2构成两个反相器，这两个反相器又构成了sram单元中的锁存电路；
[0015]
ntfet晶体管n3与nmosfet晶体管n5、n6构成sram传输管部分。
[0016]
由上述本发明提供的技术方案可以看出，上述电路采用tfet器件与mosfet器件混合的方式，不仅消除了tfet作为sram传输管出现的正偏p-i-n电流，而且避免了堆叠tfet传输能力弱的问题，降低了单元的静态功耗，提高了单元的写裕度。
附图说明
[0017]
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
[0018]
图1为本发明实施例提供的mosfet-tfet混合型的8t sram单元电路的结构示意图；
[0019]
图2为本发明实施例提供的mosfet-tfet混合型的8t sram单元电路的读、写、保持状态时的仿真波形图。
具体实施方式
[0020]
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
[0021]
传统的静态随机存取存储器(static random-access memory，sram)单元电路所用的基本器件为mosfet，本实施例提出的mosfet-tfet混合型8t sram单元电路所用的基本器件为隧穿场效应晶体管(tfet)和金属氧化物半导体场效应晶体管(mosfet)，避免了堆叠tfet导通能力差的问题。下面将结合附图对本发明实施例作进一步地详细描述，如图1所示为本发明实施例提供的mosfet-tfet混合型的8t sram单元电路的结构示意图，所述电路包括四个ntfet晶体管，依次记为n1～n4；两个ptfet晶体管，依次记为p1、p2；两个nmosfet晶体管，依次记为n5、n6，其中：
[0022]
电源vdd和ptfet晶体管p1的源极(记为s)电连接，同时电源vdd也与ptfet晶体管p2的源极电连接；
[0023]
ptfet晶体管p1的漏极(记为d)与nmosfet晶体管n5的漏极、ptfet晶体管p2的栅极(记为g)、ntfet晶体管n2的栅极、ntfet晶体管n1的漏极电连接；
[0024]
ptfet晶体管p2的漏极与ptfet晶体管p1的栅极、ntfet晶体管n1的栅极、ntfet晶体管n2的漏极、nmosfet晶体管n6的源极、ntfet晶体管n4的源极电连接；
[0025]
ntfet晶体管n3的漏极与nmosfet晶体管n5的源极、nmosfet晶体管n6的漏极电连接；
[0026]
ntfet晶体管n1的源极、ntfet晶体管n2的源极、ntfet晶体管n3的源极与gnd电连接；
[0027]
位线wl与ntfet晶体管n3的栅极电连接；字线bl与nmosfet晶体管n5的栅极电连接；字线blb与nmosfet晶体管n6的栅极电连接；读字线rwl与ntfet晶体管n4的栅极电连接；读位线rbl与ntfet晶体管n4的漏极电连接；
[0028]
基于上述电路结构，所述电路的读操作部分仅由ntfet晶体管n4构成；不仅减小了sram单元电路的面积，而且采用这种读写分离的方式提高了sram单元的读能力和速度；
[0029]
ptfet晶体管p1与ntfet晶体管n1、ptfet晶体管p2与ntfet晶体管n2构成两个反相器，这两个反相器又构成了sram单元中的锁存电路；
[0030]
ntfet晶体管n3与nmosfet晶体管n5、n6构成sram传输管部分；不仅解决了堆叠tfet管写裕度低的问题，而且消除了tfet作为sram传输管时出现的正偏p-i-n电流问题；
[0031]
此外，传输晶体管n3、n4利用tfet管具有更小的截止电流的优势，降低了sram单元在保持状态下的泄漏电流和静态功耗。
[0032]
如图2所示为本发明实施例提供的mosfet-tfet混合型的8t sram单元电路的读、写、保持状态时的仿真波形图，参考图2：
[0033]
基于所述电路结构，在保持状态下，位线wl、字线bl、字线blb及读字线rwl为低电平，nmosfet晶体管n5、n6及ntfet晶体管n3、n4处于关闭状态，从而使锁存电路处于锁存状态，保证了单元在保持状态下的稳定性；此外，读位线rbl被预充为高电平，ntfet晶体管n4的漏极电压始终不低于源极电压，有效避免了tfet管出现的不受栅极控制的正偏p-i-n电流。
[0034]
基于所述电路结构，在读操作阶段，位线wl、字线bl、字线blb为低电平，读字线rwl置为高电平，读位线rbl被预充为高电平；
[0035]
若存储节点q的电压为“1”，qb的电压为“0”，则读位线rbl通过ntfet晶体管n4放电，完成读“1”操作；若存储节点q的电压为“0”，qb的电压为“1”，则读位线rbl始终保持高电平，完成读“0”操作；sram阵列中的灵敏放大器通过检测读位线rbl电平的变化实现对sram单元存储数据的读取，完成读操作。
[0036]
基于所述电路结构，在写操作阶段，读字线rwl置为低电平，读位线rbl被预充为高电平，位线wl为高电平；当字线bl置为1.2v，字线blb置为0v时，sram单元完成写“0”操作；当字线bl置为0v，字线blb置为1.2v时，sram单元完成写“1”操作；
[0037]
上述sram单元结构的传输管采用nmosfet与tfet器件组合的方式，避免了tfet堆叠时导通能力弱的缺点，从提高了单元的写能力。
[0038]
另外，所述电路在写操作时，mosfet晶体管的栅压采用单独供电方式，即开启状态时栅压电压为1.2v。
[0039]
为了更加清晰地展现出本发明所提供的技术方案及所产生的技术效果，下面结合表1，将本发明实施例所提供的sram单元电路的性能与其它tfet sram单元进行对比，其具体内容如下：
[0040]
表1为本发明提供的sram单元电路以及背景技术提供的传统7t和堆叠10t tfet sram单元电路在0.6v工作电压下所测得的静态功耗数据，通过字线扫描法所测得写裕度(记为wsnm)数据，通过蝴蝶曲线法(记为vtc)所测得的保持噪声容限(记为hsnm)、读噪声容限(记为rsnm)数据。
[0041]
表1
[0042][0043]
如表1所示，展示了本发明实施例所提出的mosfet-tfet混合型8t sram单元电路与背景技术中的传统7t tfet sram单元的静态功耗的比较。根据实验仿真结果可以看出，在0.6v的工作电压下，与背景技术中的传统7t tfet sram单元相比，本发明提出的mosfet-tfet混合型8t sram单元电路的静态功耗降低了4个数量级，这是由于本发明使用了具有双向导通特性的nmosfet作为访问管，解决了在保持状态下传统7t tfet sram单元使用单向导通tfet管作为访问晶体管存在的正偏p-i-n电流问题。
[0044]
如表1所示，展示了本发明实施例所提出的mosfet-tfet混合型8t sram单元电路与背景技术中的堆叠10t tfet sram单元的保持噪声容限(hsnm)、读噪声容限(rsnm)、写裕度(wsnm)数据的比较。由于使用读写分离结构的单元其保持噪声容限和读噪声容限通过蝴蝶曲线法(vtc)测量的结果相同，所以本发明实施例所提出的mosfet-tfet混合型8t sram单元电路具有相同的保持噪声容限和读噪声容限，背景技术中的堆叠10t tfet sram单元电路结构也是如此。本发明电路结构比背景技术中的堆叠10t tfet sram单元具有更大的写裕度，背景技术中的堆叠10t tfet sram单元在0.6v的工作电压下无法完成写操作，这是由于本发明采用了tfet与mosfet器件组合的方式，消除了正偏p-i-n电流，提高了单元的写能力。
[0045]
值得注意的是，本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
[0046]
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。