相关申请的交叉引用
本申请要求于2019年11月27日向韩国知识产权局(kipo)提交的韩国专利申请no.10-2019-0154141的优先权，其全部公开内容通过引用合并于此。
示例性实施例总体上涉及存储设备，并且更具体地，涉及便携式存储设备以及操作便携式存储设备的方法。
背景技术：
数据传输标准(例如，通用串行总线(usb))是用于在电子设备之间传输数字数据的工业数据总线标准。当前正在使用的usb3.1类型的传输速度大约是usb2.0类型的传输速度的十倍。因此，usb3.1类型通常用于传输高清内容。便携式存储设备可以连接到支持各种usb连接器的各种主机。
技术实现要素：
示例性实施例提供了一种能够与各种主机兼容并且能够执行功率节流(powerthrottling)的便携式存储设备。
示例性实施例提供了一种操作能够与各种主机兼容并且能够执行功率节流的便携式存储设备的方法。
根据示例性实施例，一种便携式存储设备包括：多个非易失性存储器件，所述多个非易失性存储器件被配置为存储数据；存储控制器，所述存储控制器被配置为控制所述多个非易失性存储器件；以及桥接芯片组，所述桥接芯片组通过电缆组件连接到主机的第一连接器。所述桥接芯片组被配置为：检测所述电缆组件的电阻；基于检测到的电阻向所述存储控制器提供所述第一连接器的通用串行总线(usb)类型信息；并且在与所述主机建立usb连接之后，向所述存储控制器提供与所建立的usb连接相关联的usb版本信息。所述存储控制器独立于所述主机被配置为：基于所述usb类型信息和所述usb版本信息，选择多个初始化模式之一，选择具有频率的时钟信号，在所述频率处，所选择的时钟信号的功耗小于或等于与所选择的初始化模式相关联的可用最大功率水平，并且在内部参考时间间隔内基于所选择的时钟信号执行初始化操作。
根据示例性实施例，一种操作便携式存储设备的方法包括：在桥接芯片组中检测电缆组件的电阻。所述便携式存储设备包括：被配置为存储数据的多个非易失性存储器件，被配置为控制所述多个非易失性存储器件的存储控制器，以及通过所述电缆组件连接到主机的第一连接器的所述桥接芯片组，所述电缆组件连接到所述桥接芯片组的第二连接器。所述方法还包括：基于检测到的电阻确定所述第一连接器的通用串行总线(usb)类型信息；独立于所述主机，在所述存储控制器中基于与所述usb类型信息和与所述主机建立的usb连接相关联的usb版本信息，选择多个初始化模式之一；以及基于所选择的初始化模式执行功率节流。
根据示例性实施例，一种便携式存储设备包括：多个非易失性存储器件，所述多个非易失性存储器件被配置为存储数据；存储控制器，所述存储控制器被配置为控制所述多个非易失性存储器件；以及桥接芯片组，所述桥接芯片组通过电缆组件连接到主机的第一连接器。所述桥接芯片组被配置为：检测所述电缆组件的电阻；基于检测到的电阻向所述存储控制器提供所述第一连接器的通用串行总线(usb)类型信息；并且在与所述主机建立usb连接后，向所述存储控制器提供与所建立的usb连接相关联的usb版本信息。所述桥接芯片组包括连接检测器，所述连接检测器被配置为经由所述便携式存储设备的第二连接器中的多个引脚中的第一引脚来检测所述电缆组件的所述电阻，其中，所述第二连接器连接到所述电缆组件。所述存储控制器包括：接口单元，所述接口单元被配置为执行所述主机与所述非易失性存储器件之间的接口连接；以及功率控制器，所述功率控制器被配置为基于所述usb类型信息和所述usb版本信息选择所述多个初始化模式之一，以执行所述初始化操作。所述桥接芯片组被配置为：通过所述连接检测器的第一通用输入/输出(gpio)引脚向所述存储控制器提供所述usb类型信息，其中，所述第一gpio引脚硬连线到所述存储控制器的第二gpio引脚；并且将所述usb版本信息写入所述接口单元中的快速外围组件互连(pcie)接口中的寄存器中。所述功率控制器还被配置为：选择具有频率的时钟信号，在所述频率处，所选择的时钟信号的功耗小于或等于与所选择的初始化模式相关联的可用最大功率水平；并且在内部参考时间间隔内基于所选择的时钟信号执行所述初始化操作。
根据示例性实施例，一种便携式存储设备包括：多个非易失性存储器件，所述多个非易失性存储器件被配置为存储数据；存储控制器，所述存储控制器被配置为控制所述多个非易失性存储器件；以及桥接芯片组，所述桥接芯片组通过电缆组件连接到主机的第一连接器。所述桥接芯片组被配置为：检测所述电缆组件的电阻；基于检测到的电阻向所述存储控制器提供所述第一连接器的连接信息；并且在与所述主机建立连接后，向所述存储控制器提供与所建立的连接相关联的版本信息。所述存储控制器独立于所述主机被配置为：基于所述连接信息和所述版本信息选择多个初始化模式之一；选择具有频率的时钟信号，在所述频率处，所选择的时钟信号的功耗小于或等于与所选择的初始化模式相关联的可用最大功率水平；并且在内部参考时间间隔内基于所选择的时钟信号执行初始化操作。
因此，在示例性实施例中，便携式存储设备可以缩短初始化操作的时间间隔，并且可以通过基于经由电缆组件连接的主机的第一连接器的usb类型和便携式存储设备与主机之间的usb版本信息来自适应地控制功率，来优化功率。另外，便携式存储设备可以通过在初始化操作的开始阶段控制时钟信号的频率来提高性能。
附图说明
通过参照附图详细描述本公开的示例性实施例，本公开的上述以及其他特征将变得更加显而易见，其中：
图1是示出根据示例性实施例的存储系统的框图。
图2示出根据示例性实施例的图1中的电缆组件的示例。
图3a示出根据示例性实施例的图1中的第一连接器。
图3b示出根据示例性实施例的图2中的插头(plug)。
图3c是示出根据示例性实施例的图1中的电缆组件的类型的表。
图4是示出根据示例性实施例的图1中的主机的框图。
图5是示出根据示例性实施例的图1中的便携式存储设备的示例的框图。
图6是示出根据示例性实施例的图5中的存储控制器的示例的框图。
图7示出根据示例性实施例的图6的存储控制器中的接口单元的示例。
图8示出根据示例实施例的图6的存储控制器中的功率控制器的示例。
图9示出根据示例性实施例的图8中的查找表(lut)的示例。
图10示出根据示例性实施例的图5中的存储控制器的操作。
图11是示出根据示例性实施例的图5中的存储控制器的操作的定时图。
图12示出根据示例性实施例的图5中的连接检测器的操作。
图13是示出根据示例性实施例的图5中的便携式存储设备中的多个非易失性存储器件之一的框图。
图14是示出根据示例性实施例的图13中的存储单元阵列的框图。
图15是示出根据示例性实施例的图14的多个存储块之一的透视图。
图16是示出根据示例性实施例的图15的存储块的等效电路图。
图17是示出根据示例性实施例的操作便携式存储设备的方法的流程图。
图18是示出根据示例性实施例的存储系统的框图。
具体实施方式
在下文中将参照附图更充分地描述本公开的示例性实施例。在整个附图中，相同的附图标记可以指代相同的元件。
将理解，术语“第一”、“第二”、“第三”等在本文中用于将一个元件与另一个元件区分开，并且元件不受这些术语的限制。因此，示例性实施例中的“第一”元件可以在另一示例性实施例中被描述为“第二”元件。
应理解，除非上下文另外明确指出，否则对每个示例性实施例内的特征或方面的描述通常应被认为可用于其他示例性实施例中的其他类似特征或方面。
除非上下文另外明确指出，否则如本文中所使用的，单数形式的“一”、“一个”和“该”也旨在包括复数形式。
在本文中，当一个值被描述为大约等于另一个值或基本上与另一个值相同或基本上等于另一值时，应当理解为所述值相同、在测量误差范围内所述值彼此相等，或者如本领域普通技术人员将理解的，如果可测量地不相等，则在值上足够接近以在功能上彼此相等。例如，如本文所使用的术语“大约”包括所述值，并且指的是本领域普通技术人员在考虑测量问题以及与特定数量的测量相关的误差(即测量系统的局限性)的情况下，对于特定值而言在可接受的偏差范围内。例如，如本领域普通技术人员所理解的，“大约”可以表示在一个或更多个标准偏差内。此外，应当理解，尽管在本文中可以将参数描述为具有“大约”特定值，但是根据示例性实施例，该参数可以恰好是该特定值或在如本领域普通技术人员将理解的测量误差内接近该特定值。
图1是示出根据示例性实施例的存储系统的框图。
参照图1，存储系统10可以包括主机100和便携式存储设备200。
主机100和便携式存储设备200可以通过通用串行总线(usb)电缆组件30彼此电连接并且可以彼此通信。usb电缆组件30也可以被称为电缆组件30。
在示例性实施例中，主机100可以通过第一连接器110连接到电缆组件30，便携式存储设备200可以通过第二连接器210连接到电缆组件30。
主机100可以包括例如智能电话、平板个人计算机(pc)、移动电话、视频电话、电子书阅读器、台式pc、膝上型计算机、上网本计算机、工作站、服务器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器、医疗设备、相机或可穿戴设备中的至少一种。
在示例性实施例中，主机100可以包括诸如以下各种医疗设备中的至少一种：例如，各种便携式医疗测量设备(例如，血糖测量设备、心跳测量设备或体温测量设备)、磁共振血管造影(mra)设备、磁共振成像(mri)设备、计算机断层摄影(ct)设备、成像设备或超声设备。在示例性实施例中，主机100可以包括例如导航设备、全球导航卫星系统(gnss)接收器、事件数据记录仪(edr)、飞行数据记录仪(fdr)、汽车信息娱乐设备、航行电子设备(例如，航行导航设备或陀螺罗盘)、航空电子设备、安全设备、车载主机单元、工业或家用机器人、无人机、自动柜员机(atm)或销售点(pos)设备。
第一连接器110也可以被称为第一插座，第二连接器210也可以被称为第二插座。
主机100可以通过电缆组件30向便携式存储设备200提供命令cmd和地址addr，并且可以通过电缆组件30与便携式存储设备200交换数据dta。
在图1中，便携式存储设备200被示为固态硬盘(ssd)设备作为示例。然而，示例性实施例不限于此。例如，根据示例性实施例，便携式存储设备200可以是任何种类的便携式存储设备。
便携式存储设备200可以包括桥接芯片组220(在本文中也可以被称为桥接芯片组电路)、存储控制器300(在本文中也可以称为存储控制器电路)和存储介质400。存储介质400可以包括多个非易失性存储器件。多个非易失性存储器件可以用作便携式存储设备200的存储介质。
在示例性实施例中，多个非易失性存储器件400a～400k(参见图5)均可以包括闪存或垂直nand存储器件。存储控制器300可以控制多个非易失性存储器件400a
当桥接芯片组220通过电缆组件30连接到主机100的第一连接器110时，桥接芯片组220可以从主机100接收电力，并且可以检测电缆组件30的电阻。此外，桥接芯片组220可以基于检测到的电阻来确定电缆组件30和/或第一连接器110的usb类型，并且可以向存储控制器300提供指示所确定的usb类型的usb类型信息。
桥接芯片组220可以通过基于检测到的电阻选择性地切换通用输入/输出(gpio)引脚，向存储控制器300通知usb类型信息。
另外，当建立便携式存储设备200与主机100的usb连接时(例如，当在主机100与便携式存储设备200之间建立usb链路时)，桥接芯片组220可以向存储控制器300提供指示主机100与便携式存储设备200之间的usb协议信息的usb版本信息。
存储控制器300独立于主机100，可以基于usb类型信息和usb版本信息选择多个初始化模式之一，可以选择具有频率的时钟信号，在所述频率处，所选择的时钟信号的功耗小于或等于在与所选择的初始化模式相关联的可用最大功率水平，并且可以在内部参考时间间隔内基于所选择的时钟信号对存储介质400执行初始化操作。也就是说，所选择的具有所述频率的时钟信号的功耗小于或等于由所选择的初始化模式支持的可用最大功率水平。
即，存储控制器300可以选择要提供给存储控制器300中的硬件模块的时钟信号的频率，使得与所选择的初始化模式相关联的功率目标水平不被超过。
图2示出了根据示例性实施例的图1中的电缆组件30的示例。
参照图2，电缆组件30可以包括电缆31、第一包覆模制件(overmold)33、第二包覆模制件33-1、第一插头35和第二插头35-1。
第一插头35可以通过第一包覆模制件33连接到电缆31，第二插头35-1可以通过第二包覆模制件33-1连接到电缆31。
图3a示出了根据示例性实施例的图1中的第一连接器110。图3b示出了根据示例性实施例的图2中的插头。
参照图3a，可以连接到第一插头35的第一连接器110可以包括24个引脚a1至a12和b1至b12。引脚也可以称为接触。
第一组引脚a1至a12与第二组引脚b1至b12可以相对于第一插头35的中心部分对称地设置。
例如，第一连接器110可以包括：第一gnd引脚a1、a12、b1和b12，第一usb3.1发送器引脚a2、a3、b2和b3，第一usb3.1接收器引脚a10、a11、b10和b11，第一vbus引脚a4、a9、b4和b9，第一cc(配置通道)引脚a5和b5，第一usb2.0信号引脚a6、a7、b6和b7，以及第一侧引脚a8和b8。
参照图3b，第一插头35或第二插头35-1可以包括与第一连接器110的各个引脚相对应的24个引脚a1至a12和b1至b12。
例如，第一插头35或第二插头35-1可以包括：第二gnd引脚a1、a12、b1和b12，第二usb3.1发送器引脚a2、a3、b2和b3，第二usb3.1接收器引脚a10、a11、b10和b11，第二vbus引脚a4、a9、b4和b9，第二cc引脚a5，vconn引脚b5，第二usb2.0信号引脚a6和a7，以及第二侧引脚a8和b8。
第一连接器110的第一usb3.1发送器引脚a2、a3、b2和b3可以连接到第一插头35的第二usb3.1接收器引脚a10、a11、b10和b11，并且第一连接器110的第一usb3.1接收器引脚a10、a11、b10和b11可以连接到第一插头35的第二usb3.1发送器引脚a2、a3、b2和b3，从而根据usb3.1协议在第一连接器110与第一插头35或第二插头35-1之间发送或接收数据。第一连接器110的第一cc引脚a5和b5中的每个引脚可以连接到第一插头35或第二插头35-1的第二cc引脚a5或vconn引脚b5。
第一连接器110和第一插头35或第二插头35-1的配置是根据usbc型的示例。第一连接器110和第一插头35或第二插头35-1的配置可以根据usb类型而改变。
在示例性实施例中，第二连接器210的引脚分配可以与第一连接器110的引脚分配相同或相似。
在示例性实施例中，支持usb接口的主机100可以通过测量主机100的cc引脚(标识引脚)的电压，来定义连接到第一连接器110的第一插头35的插入方向，以及通过电缆组件30连接到第一连接器110的便携式存储设备200是用作usb设备还是用作usb主机。
即，cc(cc1或cc2)引脚可以用于以下操作中的至少一者：检测便携式存储设备200通过电缆组件30的连接，确定第一插头35的插入方向，以及管理存储系统10的配置(例如，管理主机100和便携式存储设备200的配置)。
这样，为了通过测量cc引脚的电压，来识别第一插头35的插入方向并确定连接到第一连接器110和电缆组件30的外部设备是usb设备还是usb主机，可以一直向cc引脚施加特定电流。可以由主机100提供的特定电流可以根据第一连接器110的usb类型而变化。
图3c是示出根据示例性实施例的图1中的电缆组件的类型的表。
参照图3c，电缆组件30的(usb)类型符合附图标记36所指示的“typectoc”，符合附图标记37所指示的“typectostandarda”或符合附图标记38所指示的“typectoreceptacleb”。
在示例性实施例中，图1中的电缆组件30不符合usb类型。在这种情况下，桥接芯片组220可以检测电缆组件30的电阻，可以基于检测到的电阻向存储控制器300提供第一连接器110的连接信息，并且在与主机100建立连接之后，可以向存储控制器300提供与所建立的连接相关联的版本信息。存储控制器300独立于主机100，可以基于连接信息和版本信息来选择多个初始化模式之一，可以选择具有频率的时钟信号，所选择的时钟信号的功耗小于或等于与所选择的初始化模式相关联的可用最大功率水平，并且可以在内部参考时间间隔内基于所选择的时钟信号执行初始化操作。
图4是示出根据示例性实施例的图1中的主机100的框图。
参照图4，主机100可以包括中央处理单元(cpu)120、只读存储器(rom)125、主存储器130、存储接口(i/f)140、用户接口150和总线160。
总线160可以指在主机100的cpu120、rom125、主存储器130、存储接口140和用户接口150之间传输数据的传输通道。
rom125可以存储各种应用程序。例如，可以存储支持诸如高级技术附件(ata)、小型计算机系统接口(scsi)、嵌入式多媒体卡(emmc)和/或unix文件系统(ufs)协议的存储协议的应用程序。
主存储器130可以临时存储数据或程序。
用户接口150可以是用于在用户与主机100、计算机程序等之间交换信息的物理或虚拟介质，并且可以包括物理硬件和逻辑软件。例如，用户接口150可以包括：允许用户操纵主机100的输入设备，以及用于输出对用户的输入的处理结果的输出设备。
cpu120可以控制主机100的整体操作。cpu120可以通过使用存储在rom125中的应用，生成用于在便携式存储设备200中存储数据的命令或用于从便携式存储设备200读取数据的请求(或命令)，并且可以经由存储接口140向便携式存储设备200发送请求。
图5是示出根据示例性实施例的图1中的便携式存储设备200的示例的框图。
参照图5，便携式存储设备200可以包括连接到电缆组件30的第二连接器210、桥接芯片组220、存储控制器300和存储介质400。
存储介质400可以包括多个非易失性存储器件400a
第二连接器210可以包括多个引脚，并且多个引脚可以包括：用于供电的电缆总线电源(vbus)引脚211，用于与主机100交换设置信息的cc1引脚212和cc2引脚213，以及接地引脚214。
桥接芯片组220可以连接到第二连接器210。桥接芯片组220可以包括接口转换器230(在本文中也可以被称为接口转换器电路)和连接检测器240(在本文中也可以被称为连接检测器电路)。
接口转换器230可以在主机100与存储控制器300之间执行接口转换。例如，接口转换器230可以将主机100的接口转换成符合多个非易失性存储器件400a
连接检测器240连接到cc1引脚212，当电缆组件30连接到主机100的第一连接器110时，响应于电力被施加到电缆组件30，检测电缆组件30和第一连接器110的电阻，基于检测到的电阻确定电缆组件30和第一连接器110的usb类型，并向存储控制器300提供指示电缆组件30和第一连接器110的usb类型的usb类型信息uti。
当电缆组件30连接到主机100的第一连接器110并且电力被施加到电缆组件30时，施加到第一连接器110的cc1引脚的特定电流通过电缆组件30被提供给cc1引脚212，并且在cc1引脚212处感应基于该电流的电压。连接检测器240可以通过检测cc1引脚212的电压来检测电缆组件30和第一连接器110的电阻。
连接检测器240可以基于检测到的电阻与阈值的比较来确定电缆组件30和第一连接器110的usb类型。在示例性实施例中，当检测到的电阻小于或等于阈值时，连接检测器240可以将第一连接器110的usb类型确定为usbc型，而当检测到的电阻大于阈值时，连接检测器240可以将第一连接器110的usb类型确定为usba型。
在示例性实施例中，连接检测器240可以通过第一gpio引脚221向存储控制器300的功率控制器360提供usb类型信息uti。连接检测器240可以基于检测到的电阻选择性地切换第一gpio引脚221的电压。在示例性实施例中，桥接芯片组220可以通过选择性地切换第一gpio引脚221的电压来向功率控制器360提供usb类型信息uti作为边带信号，并且桥接芯片组220可以将usb版本信息作为带内信号写入下面进一步描述的寄存器352中。
当检测到的电阻小于或等于阈值时，连接检测器240可以通过将第一gpio引脚221的电压电平保持在第一电平，向存储控制器300通知第一连接器110的usb类型为usbc型。
当检测到的电阻大于阈值时，连接检测器240可以通过将第一gpio引脚221的电压从第一电平切换到第二电平，向存储控制器300通知第一连接器110的usb类型为usba型。
存储控制器300可以包括功率控制器360(在本文中也可以被称为功率控制器电路)和接口单元350(在本文中也可以被称为接口电路)。接口单元350可以包括寄存器352。寄存器352可以是供应商专用寄存器(vsr)。
功率控制器360可以连接到存储控制器300的第二gpio引脚301。第二gpio引脚301可以通过导线290硬连线连接到第一gpio引脚221。
在与主机100建立连接之后，连接检测器240可以向存储控制器300提供与所建立的连接相关联的usb版本信息uvi。
连接检测器240可以将usb版本信息uvi写入寄存器352中，并且可以响应于寄存器352中的写入事件，通过参考寄存器352来获得usb版本信息uvi。桥接芯片组220和存储控制器300可以通过第一gpio引脚221和第二gpio引脚301经由边带通信彼此通信。连接检测器240和接口单元350中的寄存器352可以经由带内通信并且通过快速非易失性存储器(nvme)接口彼此通信。
功率控制器360可以基于usb类型信息uti和usb版本信息uvi来选择多个初始化模式之一，并且可以基于具有频率的选定时钟信号来执行初始化操作，该具有频率的选定时钟信号的功耗小于或等于与所选择的初始化模式相关联的可用最大功率水平。
图6是示出根据示例性实施例的图5中的存储控制器300的示例的框图。
参照图6，存储控制器300可以包括处理器310、纠错码(ecc)引擎320(在本文中也可以被称为ecc引擎电路)、缓冲器330(在本文中也可以被称为缓冲器电路)、随机化器335(在本文中也可以被称为随机化器电路)、rom340、接口单元350(在本文中也可以被称为接口电路)、功率控制器360(在本文中也可以被称为功率控制器电路)和非易失性存储器(nvm)控制器345(在本文中也可以被称为非易失性存储器控制器电路)，它们通过总线305彼此连接。
处理器310控制存储控制器300的整体操作。处理器310可以包括多个核。
多个核可以执行与非易失性存储器件400a
非易失性存储器件400a
存储控制器300利用各种纠错技术来纠正这种错误。例如，存储控制器300可以包括ecc引擎320。ecc引擎320可以纠正在非易失性存储器件400a
rom340以固件存储用于存储控制器300操作的各种信息。缓冲器330可以存储从非易失性存储器件400a
随机化器335将要存储在非易失性存储器件400a
可以执行数据随机化以处理数据，使得连接到字线的存储单元的编程状态具有相同的比例。
例如，如果连接到一条字线的存储单元是每个单元存储2位数据的多电平单元(mlc)，则每个存储单元具有擦除状态和第一至第三编程状态之一。
在这种情况下，随机化器335可以将数据随机化，使得在连接到一条字线的存储单元中，具有擦除状态的存储单元的数目、具有第一编程状态的存储单元的数目、具有第二编程状态的存储单元的数目、和具有第三编程状态的存储单元的数目彼此相同或基本相同。例如，存储有随机化的数据的存储单元具有数目彼此相等的编程状态。
随机化器335还对从非易失性存储器件400a
接口单元350可以执行主机100与非易失性存储器件400a
接口单元350包括寄存器352，并且寄存器352可以存储usb版本信息uvi。
功率控制器360可以接收usb类型信息uti，可以基于usb类型信息uti和usb版本信息uvi选择多个初始化模式之一，并且可以执行功率节流以调节在与所选择的初始化模式相关联的初始化操作中消耗的功率水平。
非易失性存储器控制器345可以接收命令cmd和地址addr，并且可以基于命令cmd和地址addr来控制非易失性存储器件400a
图7示出了根据示例性实施例的图6的存储控制器300中的接口单元350的示例。
参照图7，接口单元350可以包括快速外围组件互连(pcie)接口351、快速非易失性存储器(nvme)接口353和接口控制器355。pcie接口351可以包括寄存器352。
接口控制器355可以控制pcie接口351和nvme接口353。
pcie接口351可以是根据pcie协议发送和接收命令和数据的通信路径。nvme接口353可以是根据nvme协议发送和接收命令和数据的通信路径。pcie协议可以支持nvme协议。因此，nvme接口353可以经由pcie接口351发送/接收命令和数据。
图8示出了根据示例性实施例的图6的存储控制器300中的功率控制器360的示例。
参照图8，功率控制器360可以包括控制逻辑361(在本文中也可以被称为控制逻辑电路)、初始模式查找表(lut)370、时钟发生器380(在本文中也可以被称为时钟发生器电路)和选择电路390。初始模式lut370也可以被称为lut或功率节流lut。
时钟发生器380可以包括锁相环(pll)电路381和383，并且选择电路390可以包括多路复用器(mux)391、392、393和394。
在图8中，为了便于说明，还示出了包括多个核311、312和313的处理器310以及非易失性存储器控制器345。
核311可以处理从主机100提供的命令，核312可以使用ftl执行地址映射和垃圾回收，并且核313可以通过非易失性存储器控制器345控制非易失性存储器件400a
控制逻辑361可以基于usb类型信息uti和usb版本信息uvi来访问lut370，并且可以通过参考相应的功率目标来生成选择信号ss1、ss2、ss3和ss4。
lut370可以存储关于与多个初始化模式相关联的功率目标的信息。在示例性实施例中，lut370可以存储关于在多个初始化模式中的每种初始化模式下提供给核311、核312和核313、系统总线305和非易失性存储器控制器345的时钟信号的频率的信息。
pll电路381可以生成具有第一频率的基本时钟信号clk1，并且通过对基本时钟信号clk1进行分频生成分频时钟信号clkd11和clkd12。
pll电路383可以生成具有第二频率的基本时钟信号clk2，并且通过对基本时钟信号clk2进行分频生成分频时钟信号clkd21和clkd22。
多路复用器391可以响应于第一选择信号ss1选择基本时钟信号clk1和分频时钟信号clkd11和clkd12之一作为第一选定时钟信号sclk1，并且可以将第一选定时钟信号sclk1提供给核311和核313。
多路复用器392可以响应于第二选择信号ss2选择基本时钟信号clk1和分频时钟信号clkd11和clkd12之一作为第二选定时钟信号sclk2，并且可以将第二选定时钟信号sclk2提供给系统总线305。
多路复用器393可以响应于第三选择信号ss3选择基本时钟信号clk2和分频时钟信号clkd21和clkd22之一作为第三选定时钟信号sclk3，并且可以将第三选定时钟信号sclk3提供给核312。
多路复用器394可以响应于第四选择信号ss4选择基本时钟信号clk2和分频时钟信号clkd21和clkd22之一作为第四选定时钟信号sclk4，并且可以将第四选定时钟信号sclk4提供给非易失性存储器控制器345。
图9示出了根据示例性实施例的图8中的lut370的示例。
参照图9，lut370可以包括对应于与多个功率目标相关联的多个初始化模式的条目371、372和373，所述多个功率目标至少包括第一功率目标、第二功率目标和第三功率目标。条目371可以存储与usbc型相关联的第二功率目标high(高)，条目372可以存储与usba型和usb3.0或更高版本相关联的第三功率目标middle(中)，条目372可以存储与usba型和usb2.0版本相关联的第一功率目标low(低)。
第一至第三功率目标low、high和middle可以包括根据第一连接器110和/或电缆组件30的usb类型信息以及usb版本信息的、关于提供给诸如核311、核312和核313、系统总线305和非易失性存储器控制器345的硬件元件的时钟信号的工作频率的信息。
例如，第二功率目标high可以包括当第一连接器110的usb类型对应于usbc型时关于提供给核311、核312和核313、系统总线305和非易失性存储器控制器345的时钟信号的工作频率的信息。
例如，第三功率目标middle可以包括当第一连接器110的usb类型对应于usba型并且与建立的连接相关联的usb版本对应于usb3.0或更高版本时关于提供给核311、核312和核313、系统总线305和非易失性存储器控制器345的时钟信号的工作频率的信息。
例如，第一功率目标low可以包括当第一连接器110的usb类型对应于usba型并且与建立的连接相关联的usb版本对应于usb2.0时关于提供给核311、核312和核313、系统总线305和非易失性存储器控制器345的时钟信号的工作频率的信息。
控制逻辑361可以通过参考与每个功率目标相关联的时钟信号的工作频率的信息来生成选择信号ss1、ss2、ss3和ss4，并且可以将选择信号ss1、ss2、ss3和ss4提供给多路复用器391、392、393和394。
图10示出了根据示例性实施例的图5中的存储控制器300的操作。
参照图5至图10，在示例性实施例中，当电力被施加到便携式存储设备200时，功率控制器360通过将功率目标设置为与默认值相对应的第一功率目标来执行初始化操作(s110)。功率控制器360选择多个初始化模式中的与第一功率目标相对应的第一初始化模式。由于在电力被施加到便携式存储设备200的情况下，功率控制器360无法获得第一连接器110的usb类型信息和与建立的连接相关联的usb版本信息，因此功率控制器360通过设置多个功率目标中的第一功率目标来执行初始化操作。第一功率目标可以在多个功率目标中具有最小功率水平。
桥接芯片组220中的连接检测器240通过检测cc1引脚212的电压来检测电缆组件30的电阻(s120)。连接检测器240基于cc1引脚212的电压与阈值的比较来确定cc1引脚212的电压是否小于或等于阈值(s130)。
当cc1引脚212的电压小于或等于阈值时(s130中为“是”)，电缆组件30的usb类型为usbc型，并且功率控制器360通过将功率目标设置为第二功率目标(high)来执行初始化操作(s140)。功率控制器360选择多个初始化模式中的与第二功率目标相对应的第二初始化模式。第二功率目标可以在多个功率目标中具有最大功率水平。
当cc1引脚212的电压大于阈值时(s130中为“否”)，电缆组件30的usb类型为usba型，因此连接检测器240确定usb版本信息(例如，usb链路)是否对应于usb3.0或更高版本(s150)。
当usb版本信息对应于usb3.0或更高版本时(s150中为“是”)，功率控制器360通过将功率目标设置为第三功率目标(middle)来执行初始化操作(s160)。功率控制器360选择多个初始化模式中的与第三功率目标相对应的第三初始化模式。第三功率目标可以具有大于最小功率水平并且小于最大功率水平的功率水平，因此第三功率目标也可以被称为中等或中间功率目标。
当usb版本信息不对应于usb3.0或更高版本时(s150中为“否”)，功率控制器360保持第一初始化模式。
图11是示出根据示例性实施例的图5中的存储控制器300的初始化操作的定时图。
参照图5至图9和图11，当在第一时间点t11电力被施加到便携式存储设备200时，连接检测器240通过检测cc1引脚212的电压来检测电缆组件30的电阻，以确定电缆组件30的usb类型。可以在第二时间点t12检测电缆组件30的usb类型。
当电缆组件30的usb类型对应于usbc型(如附图标记375所示)时，在第四时间点t14完成开路操作(openoperation)。在这种情况下，功率目标被设置为第二功率目标(high)。
连接检测器240在第三时间点t13检测usb版本信息。
当电缆组件30的usb类型对应于usba型并且usb版本信息对应于usb3.0或更高版本(如附图标记376所示)时，在第五时间点t15完成开路操作。在这种情况下，功率目标被设置为第三功率目标(middle)。
当电缆组件30的usb类型对应于usba型并且usb版本信息对应于usb2.0(如附图标记377所示)时，在第六时间点t16完成开路操作。在这种情况下，功率目标被设置为第一功率目标(low)。
图12示出了根据示例性实施例的图5中的连接检测器240的操作。
参照图5至图9和图12，在第一时间点t21，电力被施加到便携式存储设备200。
在电力被施加后从第二时间点t22到第四时间点t24的第一时间间隔int11期间，桥接芯片组220(连接检测器240)用于将第一gpio引脚221的电压保持在第一电平(高电平)。在第一时间间隔int11内的第三时间点t23，存储控制器300的复位被释放，并且存储控制器300开始工作。桥接芯片组220在第四时间点t24将第一gpio引脚221的电压电平改变为与第一电平不同的第二电平(低电平)，在从第四时间点t24到第五时间点t25的第二时间间隔int12期间将第一gpio引脚221的电压电平保持为第二电平，并且在第五时间点t25将第一gpio引脚221的电压电平改变为第一电平。
功率控制器360响应于第一gpio引脚211的电压在第五时间点t25改变为第一电平而准备检测第二gpio引脚301的电压，并且功率控制器360在经过了从第五时间点t25到第六时间点t26的第三时间间隔int13之后，基于第二gpio引脚301的电压电平来确定电缆组件30的usb类型。
当cc1引脚212的电压小于或等于阈值时，连接检测器240可以通过在第三时间间隔int13期间将第一gpio引脚221的电压电平保持为第一电平，向存储控制器300通知第一连接器110的usb类型为usbc型。
当cc1引脚212的电压大于阈值时，连接检测器240可以通过在第三时间间隔int13期间将第一gpio引脚221的电压电平改变为第二电平并且将第一gpio引脚221的电压电平保持为第二电平，向存储控制器300通知第一连接器110的usb类型为usba型。
在从第七时间点t27到第八时间点t28的第四时间间隔int14期间，连接检测器240将第一gpio引脚221的电压电平改变为或保持在第二电平，将第一gpio引脚221的电压电平改变为第一电平，并在第八时间点t28将usb版本信息uvi写入pcie接口351的寄存器352中。存储控制器300在第九时间点t29响应于寄存器352中的写入事件来确定usb版本。即，连接检测器240可以通过在第三时间间隔int13期间将第一gpio引脚221的电压电平改变为第一电平或者通过将第一gpio引脚221的电压电平保持在第二电平，向存储控制器300通知第一连接器110和/或电缆组件30的usb类型。
从电力被施加时的时间点到第九时间点t29的时间间隔可以对应于内部参考时间间隔，并且内部参考时间间隔可以小于或等于10秒。
图13是示出根据示例性实施例的图5中的便携式存储设备200中的非易失性存储器件之一的框图。为了便于说明，图13仅示出了非易失性存储器件400a。在示例性实施例中，图5中的便携式存储设备200中的非易失性存储器件400a～400k均可以具有图13所示的配置。
参照图13，非易失性存储器件400a包括存储单元阵列430、地址译码器460、页面缓冲器电路410、数据输入/输出(i/o)电路420、控制电路450和电压发生器470。
存储单元阵列430可以通过串选择线ssl、多条字线wl和接地选择线gsl耦接到地址译码器460。另外，存储单元阵列430可以通过多条位线bl耦接到页面缓冲器电路410。存储单元阵列430可以包括耦接到多条字线wl和多条位线bl的多个存储单元。存储单元阵列430可以包括耦接到在垂直于衬底的垂直方向上堆叠的多条字线wl的多个存储单元。
图14是示出根据示例性实施例的图13中的存储单元阵列430的框图。
参照图14，存储单元阵列430可以包括多个存储块blk1至blkz(其中z是大于2的整数)。在示例性实施例中，由图13中的地址译码器460选择存储块blk1至blkz。例如，地址译码器460可以在存储块blk1至blkz中选择与块地址相对应的存储块blk。
图15是示出根据示例性实施例的图14的存储块blk1至blkz之一的透视图。在示例性实施例中，图14的存储块blk1至blkz均可以具有如图15所示的存储块blki的配置。
参照图15，存储块blki包括沿着第一至第三方向d1至d3延伸的结构。
提供衬底611。例如，衬底611可以具有第一类型(例如，第一导电类型)的阱。例如，衬底611可以具有通过注入诸如硼(b)的3族元素而形成的p阱。沿第一方向d1延伸的多个掺杂区811至814设置在衬底611中/上。例如，多个掺杂区811至814可以具有与衬底611的第一类型不同的第二类型(例如，第二导电类型)。在示例性实施例中，第一至第四掺杂区811至814具有n型。
在衬底611的位于第一掺杂区811与第二掺杂区812之间的区域中，沿第三方向d3顺序地设置沿第二方向d2延伸的多个绝缘材料612。例如，多个绝缘材料612可以沿第三方向d3设置并且可以间隔开特定距离。示例性地，绝缘材料612可以包括诸如氧化物层的绝缘材料。然而，绝缘材料612不限于此。
在衬底611的位于第一掺杂区811与第二掺杂区812之间的区域中，沿第二方向d2顺序地设置沿第三方向d3穿透绝缘材料612的多个柱状物613。例如，多个柱状物613可以穿透绝缘材料612以接触衬底611。
例如，每个柱状物613可以包括多种材料。例如，每个柱状物613的沟道层614可以包括具有第一类型的硅材料。例如，每个柱状物613的沟道层614可以包括与衬底611具有相同类型的硅材料。在示例性实施例中，每个柱状物613的沟道层614包括p型硅。每个柱状物613的内部材料615包括绝缘材料。例如，每个柱状物613的内部材料615可以包括诸如氧化硅的绝缘材料。然而，内部材料615不限于此。例如，每个柱状物613的内部材料615可以包括气隙。
在第一掺杂区811与第二掺杂区812之间的区域中，沿着绝缘材料612、柱状物613和衬底611的暴露表面设置绝缘层616。示例性地，可以去除设置在最上面的绝缘材料612的沿第三方向d3的暴露表面上的绝缘层616。
在第一掺杂区811与第二掺杂区812之间在绝缘层616的暴露表面上设置多个第一导电材料711至791。例如，沿第二方向d2延伸的第一导电材料711设置在衬底611与邻近于衬底611的绝缘材料612之间。
沿第一方向d1延伸的第一导电材料设置在绝缘材料612当中的位于特定绝缘材料的顶部的绝缘层616与绝缘材料612当中的位于特定绝缘材料612的底部的绝缘层616之间。例如，沿第一方向d1延伸的多个第一导电材料721至781设置在绝缘材料612之间，并且可以理解，绝缘层616设置在绝缘材料612与第一导电材料721至781之间。第一导电材料721至791可以包括金属材料。
可以在第二掺杂区812与第三掺杂区813之间的区域中设置与第一掺杂区811和第二掺杂区812上的结构相同的结构。在第二掺杂区812与第三掺杂区813之间的区域中，设置有沿第一方向d1延伸的多个绝缘材料612、沿第二方向d2顺序设置的并沿第三方向d3穿透多个绝缘材料612的多个柱状物613、设置在多个绝缘材料612和多个柱状物613的暴露表面上的绝缘层616、以及沿第一方向d1延伸的多个第一导电材料713至793。
在第三掺杂区813与第四掺杂区814之间的区域中，可以设置与第一掺杂区811和第二掺杂区812上的结构相同的结构。在第三掺杂区813与第四掺杂区814之间的区域中，设置有沿第一方向d1延伸的多个绝缘材料612、沿第二方向d2顺序布置的并沿第三方向d3穿透多个绝缘材料612的多个柱状物613、设置在多个绝缘材料612和多个柱状物613的暴露表面上的绝缘层616、以及沿第一方向d1延伸的多个第一导电材料713至793。
漏极820分别设置在多个柱状物613上。在漏极820上，设置有沿第一方向d1延伸的第二导电材料831至833。第二导电材料831至833沿第二方向d2设置并且间隔开特定距离。第二导电材料831至833在对应区域中分别连接到漏极820。漏极820和沿第一方向d1延伸的第二导电材料831至833可以通过每个接触插塞连接。第二导电材料831至833可以包括金属材料。第二导电材料831至833可以包括诸如多晶硅的导电材料。然而，第二导电材料831至833不限于此。
图16是示出根据示例性实施例的图15的存储块blki的等效电路图。
图16的存储块blki可以以三维结构(或垂直结构)形成在衬底上。例如，可以在垂直于衬底的方向上形成存储块blki中包括的多个存储单元串。
参照图16，存储块blki可以包括耦接在位线bl1、bl2和bl3与公共源极线csl之间的存储单元串ns11至ns33。存储单元串ns11至ns33均可以包括串选择晶体管sst、多个存储单元mc1至mc12以及接地选择晶体管gst。
串选择晶体管sst可以连接到对应的串选择线ssl1至ssl3。多个存储单元mc1至mc12可以分别连接到对应的字线wl1至wl12。接地选择晶体管gst可以连接到对应的接地选择线gsl1至gsl3。串选择晶体管sst可以连接到对应的位线bl1、bl2和bl3，并且接地选择晶体管gst可以连接到公共源极线csl。
具有相同高度的字线(例如，wl1)可以被共同地连接，并且接地选择线gsl1至gsl3以及串选择线ssl1至ssl3可以分开。
返回参照图13，控制电路450可以从存储控制器300接收命令(信号)cmd和地址(信号)addr，并基于命令信号cmd和地址信号addr控制非易失性存储器件400a的擦除操作、编程操作和读取操作。
例如，控制电路450可以基于命令信号cmd生成用于控制电压发生器470的控制信号ctl，并且可以基于地址信号addr生成行地址r_addr和列地址c_addr。控制电路450可以向地址译码器460提供行地址r_addr，并向数据输入/输出电路420提供列地址c_addr。另外，控制电路450可以生成用于控制页面缓冲器电路410的控制信号pctl。
地址译码器460可以通过串选择线ssl、多条字线wl和接地选择线gsl耦接到存储单元阵列430。
电压发生器470可以基于控制信号ctl，使用用于非易失性存储器件400a的操作的第一操作电压vop1生成字线电压vwl。字线电压vwl可以通过地址译码器460施加到多条字线wl。
页面缓冲器电路410可以通过多条位线bl耦接到存储单元阵列430。页面缓冲器电路410可以包括多个页面缓冲器。在示例性实施例中，一个页面缓冲器可以连接到一条位线，或者一个页面缓冲器可以连接到两条或更多条位线。页面缓冲器电路410可以临时存储要编程在选定页面中的数据或从选定页面读取的数据。可以响应于来自控制电路450的控制信号pctl来控制页面缓冲器电路410。
数据输入/输出电路420可以通过数据线dl耦接到页面缓冲器电路410。在编程操作期间，数据输入/输出电路420可以从存储控制器300接收编程数据dta，并且基于从控制电路450接收到的列地址c_addr，向页面缓冲器电路410提供编程数据dta。在读取操作期间，数据输入/输出电路420可以基于从控制电路450接收到的列地址c_addr，向存储控制器300提供存储在页面缓冲器电路410中的读取数据dta。
图17是示出根据示例性实施例的操作便携式存储设备的方法的流程图。
参照图1至图17，提供了一种操作便携式存储设备200的方法，该便携式存储设备200包括：用于存储数据的多个非易失性存储器件400a至400k，用于控制多个非易失性存储器件400a至400k的存储控制器300，以及通过电缆组件30连接到主机100的第一连接器110的桥接芯片组220，该电缆组件30连接到桥接芯片组220的第二连接器210。
根据示例性实施例中的方法，当电力被施加到便携式存储设备200时，桥接芯片组220检测电缆组件30的电阻(s210)。桥接芯片组220中的连接检测器240通过检测第二连接器210的cc1引脚212的电压来检测电缆组件30的电阻。
桥接芯片组220中的连接检测器240基于检测到的电阻确定第一连接器110的usb类型(s220)，并向存储控制器300中的功率控制器360提供与第一连接器110的usb类型相关联的usb类型信息uti。在便携式存储设备200与主机100之间建立usb连接之后，桥接芯片组220中的连接检测器240向存储控制器300提供与所建立的usb连接相关联的usb版本信息uvi。
桥接芯片组220通过第一gpio引脚向存储控制器300提供usb类型信息uti，并将usb版本信息uvi写入存储控制器300中包括的接口单元350中的pcie接口351中的寄存器352中。
功率控制器360基于usb类型信息uti和usb版本信息uvi选择多个初始化模式之一(s230)，并且可以基于所选择的初始化模式执行初始化操作(s240)。功率控制器360可以基于所选择的初始化模式执行功率节流，使得与所选择的初始化模式相关联的功率目标水平不被超过。
功率节流可以与以下操作相关联：根据usb类型信息和usb版本信息，选择要提供给诸如核311、核312和核313、系统总线305和非易失性存储器控制器345的硬件元件的具有高性能的时钟信号的频率，使得与所选择的初始化模式相关联的功率目标水平不被超过。具有高性能的时钟信号可以表示这样的时钟信号能够优化功率。
因此，便携式存储设备200可以缩短初始化操作的时间间隔，并且可以通过基于通过电缆组件30连接的主机100的第一连接器110的usb类型以及便携式存储设备200与主机100之间的usb版本信息，来自适应地控制功率，从而优化功率。
在比较示例中，存储设备可以在初始化操作完成之后调整时钟信号的频率。然而，根据示例性实施例的便携式存储设备200可以改善初始化操作的开始阶段的性能。
图18是示出根据示例性实施例的存储系统的框图。
参照图18，存储系统1000包括主机1100和便携式存储设备1200。
主机1100和便携式存储设备1200可以通过电缆组件1010彼此连接。
主机1100包括应用1110、设备驱动器1120、主机控制器1130、缓冲器随机存取存储器(ram)1140和存储接口1101。主机控制器1130包括命令管理器1131、主机直接存储器存取(directmemoryaccess(dma))1132和功率管理器1133。
在操作时，系统级命令(例如，写入命令)由主机1100的应用1110和设备驱动器1120生成，然后提供给主机控制器1130的命令管理器1131。
命令管理器1131可以用于生成使用设备驱动器1120提供给便携式存储设备1200的对应的便携式存储设备命令(例如，与由存储系统1000实现的协议相一致的对应命令或命令集)。
由命令管理器1131生成的命令也可以被提供给主机dma1132，主机dma1132通过存储接口1101将命令发送给便携式存储设备1200。存储接口1101可以包括第一连接器(例如，第一连接器110)，并且可以通过第一连接器110连接到电缆组件1010。
便携式存储设备1200包括非易失性存储器件(nvm)1210、设备控制器1230、缓冲器ram1240和主机接口1201。设备控制器1230可以包括中央处理单元(cpu)1231、设备dma1232、闪存dma1233、命令管理器1234、缓冲器管理器1235、闪存转换层(ftl)1236、闪存管理器1237和功率控制器(pcon)1238。
从主机1100传输到便携式存储设备1200的命令可以通过主机接口1201提供给设备dma1232。主机接口1201可以包括第二连接器(例如，第二连接器210)和桥接芯片组(bcs)1205。桥接芯片组1205可以采用图5中的桥接芯片组220。
然后，设备dma1232可以将接收到的命令传送到命令管理器1234。命令管理器1234可以用于分配缓冲器ram1240中的存储空间，以通过缓冲器管理器1235接收相应的写入数据。一旦便携式存储设备1200准备好接收写入数据，命令管理器1234便可以向主机1100传送传输“就绪”信号。
在接收到传输就绪信号之后，主机1100将向便携式存储设备1200传送写入数据。可以使用主机dma1132和存储接口1101向便携式存储设备1200传送写入数据。
然后，便携式存储设备1200可以使用设备dma1232和缓冲器管理器1235将接收到的写入数据存储在缓冲器ram1240中。然后，可以将存储在缓冲器ram1240中的写入数据经由闪存dma1233提供给闪存管理器1237。闪存管理器1237可以用于根据由闪存转换层1236从地址映射表导出的非易失性存储器件1210的地址来编程写入数据。
一旦写入数据的传输和编程完成，便携式存储设备1200便可以向主机1100发送响应，以通知主机1100写入命令已经被成功执行。基于接收到的响应信号，主机1100向设备驱动器1120和应用1110指示命令已完成，并且此后将终止与命令相对应的操作的执行。
如上所述，主机1100和便携式存储设备1200可以经由数据段的数据线(例如，数据线din和dout)交换数据和对应的控制信号(例如，就绪信号和响应信号)。另外，主机1100可以向便携式存储设备1200提供命令cmd和地址addr。
功率控制器1238可以采用图8中的功率控制器360。
因此，在存储系统1000中的便携式存储设备1200中，桥接芯片组1205可以响应于通过电缆组件1010从主机1100向便携式存储设备1200施加功率来检测电缆组件1010的电阻，并且可以基于检测到的电阻确定第一连接器110的usb类型。
另外，当在主机1100与便携式存储设备1200之间建立usb连接时，便携式存储设备1200可以获得usb版本信息。功率控制器1238可以基于usb类型和usb版本信息选择多个初始化模式之一，并且可以基于所选择的初始化模式执行初始化操作。因此，便携式存储设备1200可以缩短初始化操作的时间间隔并且可以通过基于usb类型和usb版本信息自适应地控制功率来优化功率。
根据示例性实施例的便携式存储设备或存储系统可以使用各种封装类型或封装配置进行封装。
本公开的示例性实施例可以应用于各种便携式存储设备和连接到便携式存储设备的各种电子设备。
如本公开的领域中的传统，在功能块、单元和/或模块方面描述和图示了示例性实施例。本领域技术人员将理解的是，这些块、单元和/或模块由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储元件、布线连接等的电子(或光学)电路物理地实现，可以使用基于半导体的制造技术或其他制造技术来形成这些块、单元和/或模块。在由微处理器或类似物实现这些块、单元和/或模块的情况下，可以使用软件(例如，微代码)对它们进行编程以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件来驱动。或者，每个块、单元和/或模块可以由专用硬件来实现，或者被实现为用于执行一些功能的专用硬件和用于执行其他功能的处理器(例如，一个或更多个被编程的微处理器和相关联的电路)的组合。此外，在不脱离本发明的范围的情况下，示例性实施例的每个块、单元和/或模块可以在物理上被分成两个或更多个相互作用且分立的块、单元和/或模块。此外，在不脱离本公开的范围的情况下，示例性实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
如本领域的技术人员将理解的，本公开的各方面可以实现为系统、方法或计算机程序产品。因此，本公开的各方面可以采取完全硬件实施例、完全软件实施例(包括固件、内置软件、微代码等)或结合了在本文中通常可以被统称为“电路”、“模块”、“单元”或“系统”的软件和硬件方面的实施例的形式。此外，本公开的各方面可以采取包含在一个或更多个计算机可读介质中的计算机程序产品的形式，在一个或更多个计算机可读介质上具有计算机可读程序代码。如果以软件实现，则功能可以作为一个或更多个指令或代码存储在有形的非暂时性计算机可读介质上或在其上传输。
在本文中，术语“电路”可以指模拟电路或数字电路。在数字电路的情况下，数字电路可以硬连线以执行电路的对应任务，例如，执行指令以执行电路的对应任务的数字处理器。这种处理器的示例包括专用集成电路(asic)和现场可编程门阵列(fpga)。
在本公开的示例性实施例中，提供了三维(3d)存储器阵列。3d存储器阵列单片地(monolithically)形成在具有设置在硅衬底上方的有源区和与那些存储单元的操作相关联的电路的存储单元的阵列的一个或更多个物理层级(level)中，而不管这种相关联的电路是在该衬底上方还是在该衬底内。术语“单片”是指阵列的每个层级的层直接沉积在阵列的每个下一层级的层上。在本公开的示例性实施例中，3d存储器阵列包括垂直取向的垂直nand串，使得至少一个存储单元位于另一存储单元上方。至少一个存储单元可以包括电荷俘获层。以下专利文献描述了三维存储器阵列的合适配置，这些专利文献通过引用并入本文，其中三维存储器阵列被配置为多个层级，并且在这些层级之间共享字线和/或位线：专利号为7,679,133、8,553,466、8,654,587、8,559,235的美国专利和公开号为2011/0233648的美国专利。
虽然已经参照本公开的示例性实施例具体示出和描述了本公开，但是本领域普通技术人员将理解，在不脱离如所附权利要求限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
