三维存储器及其制造方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其制造方法。


背景技术：

2.随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3d)闪存存储器结构应运而生，例如3d nor(3d或非)闪存和3d nand(3d与非)闪存。
3.其中，3d nand存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
4.在三维存储器中包括若干层堆叠层，随着对存储器件存储容量需求的不断增加，堆叠层的堆叠层数也必然随之增加。所述堆叠层的端部形成有台阶区域，通过在所述台阶区域形成字线触点，从而将电信号传输至栅极层。但是，随着三维存储器中堆叠层数的增加，为了降低具有高深宽比的沟道孔的刻蚀工艺难度，堆叠层中的层间绝缘层和第一牺牲层的厚度也需要尽量减薄。所述第一牺牲层厚度的减薄会导致后续形成接触插塞(contact)时的工艺窗口变小，很容易在刻蚀形成插塞通孔时出现过刻蚀或者穿通的现象，从而严重影响了三维存储器的电性能。
5.因此，如何改善三维存储器的电性能，提高三维存储器的制造良率，是当前亟待解决的技术问题。


技术实现要素：

6.本发明提供一种三维存储器及其制造方法，用于改善三维存储器的电性能，提高三维存储器的良率。
7.为了解决上述问题，本发明提供了一种三维存储器的制造方法，包括如下步骤：
8.提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括交替堆叠的第一牺牲层和层间绝缘层，所述堆叠层包括阶梯区域，所述堆叠层在所述阶梯区域包括若干层阶梯，所述阶梯暴露至少部分所述第一牺牲层；
9.形成覆盖至少部分所述阶梯的侧壁的隔离侧墙；
10.形成覆盖所述阶梯的顶面的第二牺牲层；
11.去除所述隔离侧墙，于所述第二牺牲层与所述阶梯的侧壁之间形成空隙。
12.可选的，形成覆盖至少部分所述阶梯的侧壁的隔离侧墙的具体步骤包括：
13.形成覆盖所述堆叠层的隔离层；
14.去除位于所述堆叠层的顶面和所述阶梯的顶面上的所述隔离层，形成所述隔离侧墙。
15.可选的，去除位于所述堆叠层的顶面和所述阶梯的顶面上的所述隔离层的具体步骤包括：
16.沿垂直于所述衬底的顶面的方向向下刻蚀所述隔离层，以去除位于所述堆叠层的顶面和所述阶梯的顶面上的所述隔离层。
17.可选的，每层所述阶梯包括相邻的一层所述层间绝缘层和一层所述第一牺牲层；
18.在沿垂直于所述衬底的顶面的方向上，所述隔离侧墙的高度大于或者等于一层所述层间绝缘层的高度。
19.可选的，形成覆盖所述阶梯的顶面的第二牺牲层的具体步骤包括：
20.形成覆盖所述堆叠层的表面和所述隔离侧墙的表面的辅助层；
21.去除覆盖于所述隔离侧墙的顶面的所述辅助层，保留于所述堆叠层的顶面、所述阶梯的顶面和所述隔离侧墙的至少部分侧面的所述辅助层作为所述第二牺牲层。
22.可选的，去除覆盖于所述隔离侧墙的顶面的所述辅助层的具体步骤包括：
23.以所述隔离侧墙作为刻蚀停止层、沿垂直于所述衬底的顶面的方向向下刻蚀所述辅助层，以暴露所述隔离侧墙的顶面。
24.可选的，在沿垂直于所述衬底的顶面的方向上，位于同一层阶梯上的所述第二牺牲层的高度小于所述隔离侧墙的的高度。
25.可选的，在沿平行于所述衬底的顶面的方向上，所述隔离侧墙的宽度小于所述第二牺牲层的宽度。
26.可选的，所述隔离侧墙与所述第一牺牲层之间的刻蚀选择比、所述隔离侧墙与所述层间绝缘层之间的刻蚀选择比、以及所述隔离侧墙与所述第二牺牲层之间的刻蚀选择比均大于3。
27.可选的，所述隔离侧墙的材料为碳、含碳有机材料、多晶硅中的一种或者两种以上的组合。
28.可选的，于所述第二牺牲层与所述阶梯的侧壁之间形成空隙之后，还包括如下步骤：
29.形成覆盖所述阶梯区域和所述空隙的介质层；
30.去除所述第一牺牲层和所述第二牺牲层，形成位于相邻两层所述层间绝缘层之间的第一空腔、以及位于所述第一空腔端部的上方且与所述第一空腔连通的第二空腔；
31.填充导电材料于所述第一空腔和所述第二空腔，形成栅极层以及位于所述栅极层端部的增厚部。
32.为了解决上述问题，本发明还提供了一种三维存储器，包括：
33.衬底，所述衬底上具有堆叠结构，所述堆叠结构包括沿垂直于所述衬底的顶面的方向交替堆叠的栅极层和层间绝缘层，所述堆叠结构的端部具有台阶区域，所述台阶区域包括若干层台阶，所述台阶的顶面暴露所述栅极层；
34.增厚部，位于所述台阶的顶面、且与所述栅极层接触；
35.介质层，至少位于所述增厚部与所述台阶的侧壁之间、且与所述栅极层接触。
36.可选的，所述介质层包括：
37.第一部分，位于所述增厚部与所述台阶的侧壁之间、且与所述栅极层接触；
38.第二部分，覆盖所述增厚部的顶面和所述第一部分的顶面。
39.可选的，所述介质层包括在沿平行于所述衬底的顶面的方向上，所述第一部分的宽度小于所述增厚部的宽度。
40.本发明提供的三维存储器及其制造方法，通过在形成第二牺牲层之前，形成覆盖阶梯区域的阶梯侧壁的隔离侧墙，使得后续形成的第二牺牲层与所述阶梯的侧壁隔离，后续通过去除所述隔离侧墙，能够在所述第二牺牲层与所述阶梯的侧壁之间形成空隙，一方面，增大了后续形成的栅极层端部的厚度，从而增大了后续形成字线接触插塞时的刻蚀窗口；另一方面，能够避免第二牺牲层在所述空隙的残留，从而实现了相邻两层所述第一牺牲层之间的隔离，降低了相邻两层栅极层之间发生短路的概率，提高了三维存储器的良率。
附图说明
41.附图1是本发明具体实施方式中三维存储器的制造方法流程图；
42.附图2a-2h是本发明具体实施方式在制造三维存储器的过程中主要的工艺截面示意图；
43.附图3是本发明具体实施方式中三维存储器的结构示意图。
具体实施方式
44.下面结合附图对本发明提供的三维存储器及其制造方法的具体实施方式做详细说明。
45.为了降低三维存储器中相邻栅极层之间发生短路的概率，本具体实施方式提供了一种三维存储器的制造方法，附图1是本发明具体实施方式中三维存储器的制造方法流程图，附图2a-2h是本发明具体实施方式在制造三维存储器的过程中主要的工艺截面示意图。本具体实施方式中的三维存储器可以是但不限于3d nand存储器。如图1、图2a-图2h所示，所述三维存储器的制造方法，包括如下步骤：
46.步骤s11，提供衬底30，在所述衬底30上形成堆叠层，所述堆叠层包括交替堆叠的第一牺牲层21和层间绝缘层20，所述堆叠层包括阶梯区域，所述堆叠层在所述所述阶梯区域包括若干层阶梯，所述阶梯暴露至少部分所述第一牺牲层21，如图2a所示。
47.具体来说，所述衬底30可以是si衬底、ge衬底、sige衬底、soi(silicon on insulator，绝缘体上硅)衬底或者goi(germanium on insulator，绝缘体上锗)衬底等。在本具体实施方式中，所述衬底优选为si衬底，用于支撑在其上的器件结构。在所述堆叠层中，所述层间绝缘层20与所述第一牺牲层21在沿垂直于所述衬底30的顶面的方向(例如图2a中的y轴方向)交替堆叠。所述堆叠层中所述层间绝缘层20与所述第一牺牲层21交替堆叠的具体层数，本领域技术人员可以根据实际需要进行设置。一般来说，所述层间绝缘层20与所述第一牺牲层21交替堆叠的层数越多，所述三维存储器的集成度越高。
48.在所述堆叠层中，相邻的一层所述层间绝缘层20与一层所述第一牺牲层21组成绝缘/第一牺牲层对。所述阶梯区域包括沿垂直于所述衬底30的顶面的方向堆叠的若干层阶梯。每层所述阶梯具有一个绝缘/第一牺牲层对或者多个绝缘/第一牺牲层对，且下层所述阶梯中的绝缘/第一牺牲层对沿水平方向(例如图2a中的x轴方向)突出于上层所述阶梯中的绝缘/第一牺牲层对。其中，下层所述阶梯相较于上层所述阶梯更靠近所述衬底。每一层所述阶梯的顶面(即所述阶梯背离所述衬底的表面)均为一所述第一牺牲层21的顶面。所述
层间绝缘层20的材料可以是但不限于氧化物材料(例如二氧化硅)，所述第一牺牲层21的材料可以是但不限于氮化物材料(例如氮化硅)。
49.步骤s12，形成覆盖至少部分所述阶梯侧壁的隔离侧墙24，如图2c所示。
50.可选的，形成覆盖至少部分所述阶梯侧壁的隔离侧墙的具体步骤包括：
51.形成覆盖所述堆叠层的隔离层23，如图2b所示；
52.去除位于所述堆叠层的顶面31和所述阶梯的顶面32上的所述隔离层23，形成所述隔离侧墙24，如图2c所示。
53.可选的，去除位于所述堆叠层的顶面31和所述阶梯的顶面32上的所述隔离层23的具体步骤包括：
54.沿垂直于所述衬底30的顶面的方向向下刻蚀所述隔离层23，以去除位于所述堆叠层的顶面31和所述阶梯的顶面32上的所述隔离层23。
55.具体来说，可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺沉积隔离材料于所述堆叠层表面，形成覆盖所述堆叠层的顶面、所述阶梯的顶面和所述阶梯的侧壁的所述隔离层23，如图2b所示。之后，采用干法刻蚀工艺，沿垂直于所述衬底的顶面的方向(例如图2b中的z轴方向)向下刻蚀所述隔离层23，以去除位于所述堆叠层的顶面和所述阶梯的顶面上的所述隔离层23，仅保留覆盖于所述阶梯的侧壁的部分所述隔离层23，并以刻蚀之后残留于所述阶梯的侧壁的所述隔离层23作为所述隔离侧墙24，如图2c所示。
56.本具体实施方式是以干法刻蚀工艺向下刻蚀为例进行说明。在其他具体实施方式中，本领域技术人员也可以根据实际需要，例如根据所述隔离层23的具体材料，采用其他方式和/或从其他方向去除位于所述堆叠层的顶面31和所述阶梯的顶面32上的所述隔离层23，例如可以是但不限于湿法刻蚀工艺、灰化工艺等。
57.在去除位于所述堆叠层的顶面31和所述阶梯的顶面32上的所述隔离层23之后，还可以采用去离子水等清洗剂对所述衬底30、以及所述衬底30上的器件结构(包括所述堆叠层和所述隔离侧墙24)进行湿法清洗，以去除刻蚀过程中产生的副产物、以及残留的刻蚀剂。
58.在其他具体实施方式中，也可以采用干法吹扫的方式去除刻蚀过程中产生的副产物、以及残留的刻蚀剂。
59.可选的，每层所述阶梯包括相邻的一层所述层间绝缘层20和一层所述第一牺牲层21；
60.在沿垂直于所述衬底的顶面的方向上，所述隔离侧墙24的高度h1大于或者等于一层所述层间绝缘层20的高度h2。
61.具体来说，所述堆叠层中各所述层间绝缘层20的高度可以均相同，以简化所述堆叠层的制程工艺。通过控制所述隔离侧墙24的高度h1大于或者等于一层所述层间绝缘层20的高度h2，从而能进一步确保充分隔断相邻的两层所述第一牺牲层21。
62.步骤s13，形成覆盖所述阶梯的顶面的第二牺牲层26，如图2e所示。
63.可选的，形成覆盖所述阶梯的顶面、且暴露出所述隔离侧墙24的第二牺牲层26的具体步骤包括：
64.形成覆盖所述堆叠层的表面和所述隔离侧墙24的表面的辅助层25，如图2d所示；
65.去除覆盖于所述隔离侧墙24的顶面的所述辅助层25，保留于所述堆叠层的顶面、所述阶梯的顶面和所述隔离侧墙24的至少部分侧面的所述辅助层25作为所述第二牺牲层26，如图2e所示。
66.具体来说，所述堆叠层的表面包括所述堆叠层朝向所述衬底30的堆叠层底面、与所述堆叠层底面相对的堆叠层顶面、以及用于连接所述堆叠层顶面和所述堆叠层底面的堆叠层侧面。所述隔离侧墙24的表面包括所述隔离侧墙24与所述阶梯的顶面接触的隔离侧墙顶底面、与所述隔离侧墙底面相对的隔离侧墙顶面、以及用于连接所述隔离侧墙顶面和所述隔离侧墙底面的隔离侧墙侧面。如图2e所示，所述第二牺牲层26至少覆盖所述堆叠层的顶面、所述阶梯的顶面和所述隔离侧墙24的部分侧面。
67.可选的，去除覆盖于所述隔离侧墙24的顶面的所述辅助层25的具体步骤包括：
68.以所述隔离侧墙24作为刻蚀停止层、沿垂直于所述衬底的顶面的方向向下刻蚀所述辅助层25，以暴露所述隔离侧墙24的顶面。
69.具体来说，在形成所述隔离侧墙24之后，可以采用化学气相沉积工艺、物理气相沉积工艺、或者原子层沉积工艺沉积增厚材料于所述堆叠层表面，形成覆盖所述堆叠层表面以及所述隔离侧墙24表面的所述辅助层25。之后，采用干法刻蚀工艺，以所述隔离侧墙24作为刻蚀截止层、沿垂直于所述衬底的顶面的方向(例如图2d中的z轴方向)向下刻蚀所述辅助层25，去除部分的所述辅助层25，以至少暴露所述隔离侧墙24的顶面，以便于后续去除所述隔离侧墙24，并以残留于所述阶梯的顶面(即所述阶梯背离所述衬底的表面)的所述辅助层作为所述第二牺牲层26。其中，每层所述阶梯上具有一个所述第二牺牲层，所述第二牺牲层26与位于同一层所述阶梯上的所述第一牺牲层21接触，用于增大在所述阶梯中所述第一牺牲层21端部的厚度，从而使得在后续刻蚀形成字线接触插塞通孔的过程中，能够用于刻蚀的深度增大，即增大了后续形成字线接触插塞时的工艺窗口，避免过刻蚀或者刻蚀穿通。所述第二牺牲层26的材料可以与所述第一牺牲层21的材料相同，例如均为氮化物材料(例如氮化硅)。当所述第二牺牲层26的材料与所述第一牺牲层21的材料相同时，可以通过控制刻蚀条件(例如刻蚀方向、刻蚀终点)等避免在刻蚀所述辅助层25、以形成所述第二牺牲层26的过程中对所述第一牺牲层21造成损伤。
70.为了使得所述隔离侧墙24能被充分去除，可选的，在沿垂直于所述衬底30的顶面的方向上，位于同一层阶梯上的所述第二牺牲层26的高度小于所述隔离侧墙24的高度。或者，在沿垂直于所述衬底30的顶面的方向上，位于同一层阶梯上的所述第二牺牲层26的高度与所述隔离侧墙24的高度相等。
71.在其他具体实施方式中，也可以沿其他方向刻蚀所述辅助层25，只要能暴露所述隔离侧墙24的顶面即可。
72.可选的，在沿平行于所述衬底的顶面的方向上，所述隔离侧墙24的宽度w1小于所述第二牺牲层26的宽度w2。
73.举例来说，在沿图2e中的x轴方向上，所述隔离侧墙24的宽度w1小于所述第二牺牲层26的宽度w2，从而确保后续形成字线接触插塞时的工艺窗口较大，避免因为所述第二牺牲层26的宽度w2过窄而导致刻蚀字线接触插塞的过程中对所述第二牺牲层26下方的所述第一牺牲层21造成损失，最终达到进一步避免所述第一牺牲层21的过刻蚀或者穿通的效果。
74.步骤s14，去除所述隔离侧墙24，于所述第二牺牲层26与所述阶梯的侧壁之间形成空隙27，如图2f所示。
75.为了避免在去除所述隔离侧墙24时对所述堆叠层和所述第二牺牲层26造成损伤，可选的，所述隔离侧墙24与所述第一牺牲层21之间的刻蚀选择比、所述隔离侧墙24与所述层间绝缘层20之间的刻蚀选择比、以及所述隔离侧墙24与所述第二牺牲层26之间的刻蚀选择比均大于3。在一示例中，所述隔离侧墙24与所述堆叠层之间的刻蚀选择比、以及所述隔离侧墙24与所述第二牺牲层26之间的刻蚀选择比均大于5。
76.可选的，所述隔离侧墙24的材料为碳、含碳有机材料、多晶硅中的一种或者两种以上的组合。
77.可选的，所述隔离侧墙24的材料为碳；去除所述隔离侧墙的具体步骤包括：
78.通过灰化工艺去除所述隔离侧墙24。
79.举例来说，当所述隔离侧墙24的材料为碳，所述第一牺牲层21和所述第二牺牲层26的材料均为氮化物材料(例如氮化硅)，所述层间绝缘层20的材料为氧化物材料(例如二氧化硅)时，可以采用灰化工艺去除所述隔离侧墙24。在灰化之后，通过湿法清洗工艺去除残留物，避免杂质在所述空隙27的残留。
80.在其他具体实施方式中，若所述隔离侧墙24的材料为其他材料(除碳之外的其他材料)，则可以通过湿法刻蚀工艺或者干法刻蚀工艺去除。
81.可选的，于所述第二牺牲层26与所述阶梯的侧壁之间形成空隙27之后，还包括如下步骤：
82.形成覆盖所述阶梯区域和所述空隙27的介质层33；
83.去除所述第一牺牲层21和所述第二牺牲层26，形成位于相邻两层所述层间绝缘层20之间的第一空腔34、以及位于所述第一空腔34端部的上方且与所述第一空腔34连通的第二空腔35，如图2g所示；
84.填充导电材料于所述第一空腔34和所述第二空腔35，形成栅极层28以及位于所述栅极层28端部的增厚部29，如图2h所示。
85.具体来说，所述导电材料可以是但不限于金属材料，例如钨。通过上述金属置换工艺，将所述第一牺牲层替换为所述栅极层28，同时将所述第二牺牲层26替换为所述增厚部29。所述增厚部位于所述栅极层28的端部，以增大所述栅极层28端部的厚度。所述介质层填充满所述空隙27，从而充分隔离相邻的两层所述栅极层28。
86.不仅如此，本具体实施方式还提供了一种三维存储器。附图3是本发明具体实施方式中三维存储器的结构示意图。本具体实施方式提供的三维存储器可以采用如图1、图2a-图2h所示的三维存储器的制造方法制造形成。本具体实施方式中的三维存储器可以是但不限于3d nand存储器。如图3所示，所述三维存储器，包括：
87.衬底，所述衬底上具有堆叠结构，所述堆叠结构包括沿垂直于所述衬底的顶面的方向交替堆叠的栅极层28和层间绝缘层20，所述堆叠结构的端部具有台阶区域，所述台阶区域包括若干层台阶，所述台阶的顶面暴露所述栅极层28；
88.增厚部29，位于所述台阶的顶面、且与所述栅极层28接触；
89.介质层33，至少位于所述增厚部与所述台阶的侧壁之间、且与所述栅极层接触。
90.在所述堆叠结构中，相邻的一层所述层间绝缘层20与一层所述栅极层28组成绝
缘/栅极层对。所述台阶区域包括沿垂直于所述衬底的顶面的方向堆叠的若干层台阶。每层所述台阶具有一个绝缘/栅极层对或者多个绝缘/栅极层对，且下层所述台阶中的绝缘/栅极层对沿水平方向(例如图3中的x轴方向)突出于上层所述台阶中的绝缘/栅极层对。其中，下层所述台阶相较于上层所述台阶更靠近所述衬底。每一层所述台阶的顶面(即所述台阶背离所述衬底的表面)均为所述栅极层28的顶面。所述层间绝缘层20的材料可以是但不限于氧化物材料(例如二氧化硅)，所述栅极层28的材料可以是但不限于金属材料(例如钨)。
91.可选的，所述介质层33包括：
92.第一部分331，位于所述增厚部29与所述台阶的侧壁之间、且与所述栅极层28接触；
93.第二部分332，覆盖所述增厚部29的顶面和所述第一部分331的顶面。
94.可选的，在沿平行于所述衬底的顶面的方向上，所述第一部分331的宽度w1小于所述增厚部29的宽度w2。
95.本具体实施方式提供的三维存储器及其制造方法，通过在形成第二牺牲层之前，形成覆盖阶梯区域的阶梯侧壁的隔离侧墙，使得后续形成的第二牺牲层与所述阶梯的侧壁隔离，后续通过去除所述隔离侧墙，能够在所述第二牺牲层与所述阶梯的侧壁之间形成空隙，一方面，增大了后续形成的栅极层端部的厚度，从而增大了后续形成字线接触插塞时的刻蚀窗口；另一方面，能够避免第二牺牲层在所述空隙的残留，从而实现了相邻两层所述第一牺牲层之间的隔离，降低了相邻两层栅极层之间发生短路的概率，提高了三维存储器的良率。
96.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。