半导体装置的制作方法

1.本发明实施例一般涉及半导体装置，更特别涉及场效晶体管如平面场效晶体管、三维鳍状场效晶体管、或全绕式栅极场效晶体管。


背景技术：

2.半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作制程所能产生的最小构件或线路)缩小而增加。尺寸缩小的制程通常有利于增加产能并降低相关成本。但尺寸缩小亦会增加处理与制造集成电路的复杂度。
3.金属氧化物半导体场效晶体管可视作电压控制的电流源。在金属氧化物半导体场效晶体管中，栅极末端覆盖或围绕半导体通道，而半导体通道可导通与半导体通道紧邻的源极区与漏极区之间的电荷载子。栅极末端的电压(或栅极电压)高于特定临界值(或临界电压)时，可使半导体通道转为导电。如此一来，金属氧化物半导体场效晶体管的临界电压为产生源极区与漏极区之间的导电路径所需的最小栅极至源极电压(或源极至栅极电压)。
4.临界电压与许多金属氧化物半导体场效晶体管的效能密切相关。举例来说，多种临界电压有利于不同功能的晶体管。高临界电压的晶体管有利于输入-输出晶体管，使其可驱动更多数目的外部电路或与输入/输出晶体管较远的电路。低临界电压有利于核心逻辑晶体管，以达更快开关速度、更低能耗、及/或产生更少热。如此一来，更复杂的集成电路与更大的功能密度，会造成单一集成电路芯片中的临界电压变化更多。


技术实现要素：

5.在多种实施例中，半导体装置包括基板；第一半导体通道，位于基板上且包括：第一半导体材料的第一纳米片；第二半导体材料的第二纳米片，物理接触第一纳米片的顶侧表面；以及第二半导体材料的第三纳米片，物理接触第一纳米片的下侧表面；以及第一栅极结构，位于第一半导体通道上并横向围绕第一半导体通道，且物理接触第二纳米片与第三纳米片。
6.在多种实施例中，半导体装置的形成方法包括：形成第一多层半导体层堆叠于基板上，包括第一硅锗层、第二硅锗层、与第三硅锗层；形成硅层于第一多层半导体堆叠上；形成第二多层半导体堆叠于硅层上，包括第四硅锗层、第五硅锗层、与第六硅锗层；图案化第一多层半导体堆叠、硅层、与第二多层半导体堆叠，以形成第一半导体鳍状物与第二半导体鳍状物；以第一蚀刻制程移除第一半导体鳍状物与第二半导体鳍状物的第二硅锗层与第五硅锗层，且第一蚀刻制程对第二硅锗层与第二硅锗层的选择性大于对第一硅锗层、第三硅锗层、第四硅锗层、与第六硅锗层的选择性；以及形成第一栅极结构于第一蚀刻制程所形成的第一开口中。
7.在多种实施例中，半导体装置包括：第一晶体管，位于基板上；以及第二晶体管，位
于基板上且包括：第一硅纳米片；第二硅纳米片；第一硅锗层，物理接触第一硅纳米片面向第二硅纳米片的主要表面；以及第二硅锗层，物理接触第二硅纳米片面向第一硅纳米片的主要表面。
附图说明
8.图1是本发明实施例中，制作的集成电路装置的一部分的剖视图。
9.图2a、图2b、图2c、图3a、图3b、图3c、图4a、图4b、图4c、图5a、图5b、图5c、图6a、图6b、图6c、图6d、图7a、图7b、图7c、图7d、图8a、图8b、图8c、图9a、图9b、图9c、图9d、图9e、图9f、图10a、图10b、图10c、图10d、图10e、及图10f是本发明多种实施例中，多种制作阶段的集成电路装置的图式。
10.图11是本发明多种实施例中，制作半导体装置的方法的流程图。
11.其中，附图标记说明如下：
12.b-b’，c-c’：剖线
13.w1：第一深度
14.w2，w3：第二深度
15.10：集成电路装置
16.20n，20p：全绕式栅极装置
17.21，21a，21b，21c：第一半导体层
18.22，24：纳米结构
19.23，23a，23b，23c：第二半导体层堆叠
20.22a，22b，22c：通道
21.24a，24b，24c：第二纳米结构
22.25：多层堆叠
23.32：鳍状结构
24.36：隔离区
25.40：虚置栅极结构
26.41：栅极间隔物层
27.45：虚置栅极层
28.47：遮罩层
29.64：凹陷
30.74：内侧间隔物
31.75：顶层间隔物
32.82：源极/漏极结构
33.92：凹陷
34.100n：第一区
35.100p：第二区
36.110：基板
37.118：硅化物层
38.120：源极/漏极接点
39.130：层间介电层
40.200：置换栅极
41.200a，200b：栅极结构
42.210：第一界面层
43.220：栅极介电层
44.221，221a，221b，221c，222，222a，222b，222c，223，224，321：互相混合区
45.225，225a，225b，225c：纳米片
46.231，231a，231b，231c，241，241a，241b，241c：高浓度的硅锗层240：第二界面层
47.232，232a，232b，232c，233，233a，233b，233c，233d，242，242a，242b，242c，242d，243，243a，243b，243c：低浓度的硅锗层
48.290：金属填充层
49.900：功函数金属层
50.1000：方法
51.1100，1200，1300，1400，1500，1600，1700，1800：步骤
具体实施方式
52.下述详细描述可搭配图式说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
53.下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件与排列的实施例是用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
54.为了方便说明，可采用“大约”、“大致”、“基本上”之类的用语。本技术领域中具有通常知识者能理解这些用语的含义。例如，大约表示尺寸变化为20％、10％、5％、或类似数值，但在适当时可以使用其他数值。大结构(例如，半导体鳍片的最长尺寸)的变化可能小于5％，而非常小的结构(如界面层厚度)的变化可能高达50％，且两种类型的变化都可能采用用语“约”表示。“基本上”通常比“大约”更严格，使得10％、5％、或更小的变化可能适当但不限于此。“基本上平面”的特征与直线的偏差可能在10％或更小范围内。具有“基本上固定浓度”的材料可沿一个或多个维度具有在5％或更小范围内的浓度变化。再者，本技术领域中具有通常知识者基于产业知识、目前的制造技术、或类似方式理解和推导出这些用语的适当含义。
55.本发明实施例一般关于半导体装置，更特别关于场效晶体管如平面场效晶体管、三维鳍状场效晶体管、或全绕式栅极场效晶体管。半导体装置需要不同的临界电压，以最佳化具有广泛的不同功能需求的电路单元效能。对进阶技术节点而言需要增进效能与降低功率，因此全绕式栅极纳米片装置因较佳的栅极控制与较高效能而受到更多瞩目。然而硅通道为主的纳米片装置其硅通道的形成(或释放)方法通常为移除相邻的硅锗层(又称作片状物形成方法)，通常因制作制程的复杂度而面临较低铅疑虑与较高临界电压的问题。举例来
说，形成片状物之后可能残留锗于硅通道中，这会降低迁移率与效能。
56.全绕式栅极晶体管结构的图案化方法可为任何合适方法。举例来说，可采用一或多道光微影制程图案化结构，比如双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距小于采用单一的直接光微影制程所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光微影制程图案化牺牲层。采用自对准制程沿着图案化的牺牲层的侧部形成间隔物。接着移除牺牲层，再采用保留的间隔物以图案化全绕式栅极结构。
57.在一般的全绕式栅极纳米片装至中，形成含有交错的硅层与硅锗层的半导体晶格，之后移除硅锗层以形成硅纳米片。在具有热预算的制程中，硅锗纳米片通常采用高锗浓度以在释放制程时确保突破，而来自硅锗纳米片的锗在形成片状物之后会实质残留，即使形成片状物的制程具有高蚀刻选择性。纳米片之中或之上的锗会增加临界电压的绝对值，比如使临界电压朝正向大量偏移。对n型场效晶体管而言，正偏移对应临界电压的增加程度。对p型场效晶体管(其通常具有负值的临界电压)而言，正偏移对应临界电压的减少程度。
58.此处公开的改善的半导体晶格采用多层的硅锗纳米片结构于硅纳米片之间，使硅纳米片选择性地包含或排除硅锗材料。硅锗纳米片的中间层包含高锗浓度(一些实施例中的原子％高达40％)，其可在移除时确保片状物的形成方法的突破。侧层如位于中间层之上或之下的顶层或底层可包含较低锗浓度(一些实施例中的原子％低至10％)，其可减少热制程如退火时的硅纳米片的硅与硅锗纳米片结构的锗之间的互相混合。在形成片状物时，可由修整制程如硅锗的氧化制程与之后的氧化物的移除制程，移除来自侧层的大部分或所有残留的硅锗。如此一来，硅纳米片实质上不含锗，以达更高的迁移率与效能。在一些实施例中，刻意保留每一侧层或其部分于硅纳米片上，其额外地有利于降低特定p型场效晶体管的临界电压或增加特定的n型场效晶体管的临界电压，进而提供调整临界电压的额外手段。
59.图1显示依据本发明实施例制作的集成电路装置10的一部分的剖视图，其中集成电路装置10包括全绕式栅极装置20n及20p。在一些实施例中，全绕式栅极装置20n及20p可包括至少一n型场效晶体管或p型场效晶体管。举例来说，一些实施例中的全绕式栅极装置20n为n型场效晶体管，而全绕式栅极装置20p为p型场效晶体管。集成电路装置如集成电路装置10通常包含不同临界电压的晶体管，端视集成电路装置的功能而定。高效能的核心逻辑晶体管通常具有最低的临界电压以达较高的切换速度与较低的操作功率。输入/输出晶体管通常需要最高的临界电压，因为输入/输出晶体管所需的高处理电流。亦可采用输入/输出晶体管的临界电压与核心逻辑晶体管的临界电压之间的其他临界电压以用于特定的其他功能晶体管，比如静态随机存取存储器晶体管。集成电路装置10中的一些功能电路区块可包含两种或更多不同的临界电压的两个或更多n型场效晶体管及/或p型场效晶体管。
60.图1中的集成电路装置10的剖视图沿着x-z平面，其中x方向为水平方向，而z方向为垂直方向。全绕式栅极装置20n及20p各自包含通道22a至22c(可改视作纳米结构)于鳍状物32上。通道22a至22c横向邻接源极/漏极结构82，而栅极结构200a及200b覆盖并围绕通道22a至22c。依据施加至栅极结构200a及200b与源极/漏极结构82的电压，栅极结构200a及200b可控制穿过通道22a至22c的电流。临界电压为建立导电路径于通道22a至22c中所需的最小电压(比如栅极至源极电压或源极至栅极电压)。在制作多种晶体管(如输入/输出晶体
管、核心逻辑晶体管、与静态随机存取存储器晶体管)时，增进临界电压及/或调整的方法较佳少量地调整制作制程，比如制作栅极结构200a及200b时的至少一步骤将详述如下。
61.在一些实施例中，鳍状物32包括硅。在一些实施例中，全绕式栅极装置20n为n型场效晶体管，而其源极/漏极结构82包含磷化硅。在一些实施例中，全绕式栅极装置20p为p型场效晶体管，而其源极/漏极结构82包含硅锗。
62.通道22a至22c各自包含半导体材料，比如硅、硅化合物如硅锗、或类似物。通道22a至22c具有纳米结构(其尺寸可为几个纳米)，亦可各自具有延伸于x方向中的伸长形状。在一些实施例中，通道22a至22c各自具有纳米线状、纳米片状、纳米管状、或其他合适的纳米尺寸形状。通道22a至22c的剖面轮廓可为矩形、圆形、方形、椭圆形、六角形、或上述的组合。在大部分的实施例中，通道22a至22c包括硅纳米片。
63.在一些实施例中，由于鳍状物蚀刻制程造成的锥形化，通道22a至22c的长度(在x方向中)可彼此不同。在一些实施例中，通道22a的长度可小于通道22b的长度，而通道22b的长度可小于通道22c的长度。由于延伸通道22a至22c之间的空间(沿着z方向)以增加栅极结构制作制程的容许范围所用的通道修整制程，通道22a至22c可各自具有不一致的厚度。举例来说，每一通道22a至22c的中间部分可比两个末端薄。此形状可一起视作狗骨头状。
64.在一些实施例中，每一通道22a至22c分别就是纳米片225a至225c，如全绕式栅极装置20n所示。在一些实施例中，每一通道22a至22c还包括低浓度的硅锗层242位于每一硅纳米片225a至225c的顶侧上，及/或低浓度的硅锗层243位于每一硅纳米片225a至225c的下侧上。在一些实施例中，鳍状物32的顶侧义包括低浓度的硅锗层242。以图1为例，全绕式栅极装置20p可为p型场效晶体管的核心逻辑晶体管，其包含低浓度的硅锗层242及243分别位于硅纳米片225a至225c的顶侧及/或下侧与鳍状物32的顶侧上。低浓度的硅锗层242及243降低p型场效晶体管的临界电压，比如使临界电压朝正电压的方向偏移，其为通常采用极低临界电压的核心逻辑晶体管所需。在前述说明中，顶侧通常指的是结构最远离基板(其上形成有结构)的主要表面的一侧，而下侧通常指的是结构最靠近基板的主要表面的一侧。举例来说，全绕式栅极装置20p中的低浓度的硅锗层242b位于全绕式栅极装置20p的纳米片225b的顶侧上，而低浓度的硅锗层243b位于纳米片225b的下侧上。
65.在一些实施例中，低浓度的硅锗层242及243包括的锗原子％可为约10％至约25％。如此一来，每一低浓度的硅锗层242及243可为si
1-x
ge
x
，其包含约10％至约25％的锗莫尔比例(0.1《x《0.25)。每一低浓度的硅锗层242及243中的锗浓度可为实质上定值。在一些实施例中，低浓度的硅锗层242及243沿着高度(z方向)的浓度变化可小于约10％。这是因为经由外延制程形成低浓度的硅锗层242及243，而非经由现有方法的热制程如退火时的硅锗纳米片如第二半导体层堆叠23与硅纳米片如第一半导体层21之间的互相混合(图2a至图2c)，或者硅锗纳米结构24与硅纳米结构22之间的互相混合(图3a至图3c)以形成低浓度的硅锗层242及243。
66.在一些实施例中，通道22a至22c的纳米片225a至225c之间的空间(比如纳米片225b与纳米片225a或纳米片225c之间的空间)，可介于约7nm至约13nm之间。在一些实施例中，每一纳米片225a至225c的厚度(沿着z方向)可介于约4nm至约8nm之间。在一些实施例中，每一纳米片225a至225c的宽度(在y方向中而未图示于图1，且垂直于x-z平面)为至少约8nm。在一些实施例中，低浓度的硅锗层242及243的厚度(在z方向中)为约0.5nm至约2nm。在
一些实施例中，纳米片225的厚度比低浓度的硅锗层242及243各自的厚度多约2倍至约16倍。倍数小于约2即低浓度的硅锗层242即243的厚度组合大于通道如纳米结构22中的纳米片225的厚度，这会使通道如纳米结构22的效能主要取决于低浓度的硅锗层242及243而非纳米片225的材料，因此须避免此倍数。倍数大于约16会造成纳米片225与高浓度的硅锗层231及241之间的隔离不足(见图2c与图3c)，使纳米片225的上表面与下表面附近的锗与硅大量地互相混合。
67.在一些实施例中，纳米片之间的空间比每一低浓度的硅锗层242及243的厚度多约3.5倍至约26倍。若倍数小于约3.5倍，则可能影响栅极填充制程的容许范围。若倍数大于约26倍，则纳米片225与高浓度的硅锗层231及241(见图2c及图3c)之间的隔离不足，使纳米片225的上表面与下表面附近的锗与硅大量地互相混合。
68.在一些实施例中，全绕式栅极装置20p的通道22a至22c的厚度介于约5nm至约12nm之间。在一些实施例中，由于低浓度的硅锗层242及243，全绕式栅极装置20p的通道22a至22c在x方向中的厚度不一致，因此通道22a至22c的周边(垂直地位于内侧间隔物之间)的厚度介于约4nm至约8nm之间，而周边之间的通道22a至22c的厚度介于约5nm至约12nm之间。
69.通道22a为全绕式栅极装置20n及20p最远离基板110的最上侧通道。一些实施例在形成纳米片之前，硅锗层结构不覆盖全绕式栅极装置20p的纳米片225a。在这些实施例中，全绕式栅极装置20p的纳米片225a的顶侧实质上不含硅锗。如此一来，全绕式栅极装置20p的通道22a之厚度可为约4.5nm至约10nm。
70.栅极结构200a及200b分别位于通道22a至22c之间与之上。第一界面层210可为通道22a至22c的材料的氧化物，其可形成于通道22a至22c的露出区域与鳍状物32的上表面上。第一界面层210可促进栅极介电层220对通道22a至22c的粘着性。在一些实施例中，第一界面层210的厚度为约至约在一些实施例中，第一界面层210的厚度为约过薄的第一界面层210具有空洞或粘着特性不足。过厚的第一界面层210会消耗栅极填充制程的容许范围。
71.在一些实施例中，栅极介电层220可为多层结构，其可包含高介电常数的栅极介电材料，比如介电常数大于氧化硅的介电常数(约3.9)的介电材料。例示性的高介电常数的介电材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪锆、氧化锆、氧化钽、或上述的组合。在一些实施例中，栅极介电层220的厚度为约至约其可类似于或大于第一界面层210的厚度。在一些实施例中，栅极介电层220的厚度为约或第一界面层210的约一半厚度。
72.栅极结构200a及200b可更包含一或多个功函数金属层，其可一起表示为功函数金属层900。在全绕式栅极装置20n中(大部分实施例为n型场效晶体管)，功函数金属层900可包含至少一n型功函数金属层、原位盖层、与氧阻挡层。在一些实施例中，功函数金属层900包括比所述数目更多或更少的层状物。在全绕式栅极装置20p中(大部分实施例为p型场效晶体管)的功函数金属层900，可与全绕式栅极装置20n中的第一功函数层900实质上相同。
73.在一些实施例中，栅极结构200a及200b还包括第二界面层240，其可促进栅极介电层220上的金属栅极粘着性，比如栅极介电层220与功函数金属层900之间的金属栅极粘着性。在许多实施例中，第二界面层240更改善栅极结构200a及200b的热稳定性，且可限制金
属杂质自功函数金属层900扩散至栅极介电层220。在一些实施例中，第二界面层240可为或包含氮氧化钛硅。
74.栅极结构200a及200b亦可包含金属填充层290。金属填充层290可含导电材料如钨、钴、钌、铱、钼、铜、铝、或上述的组合。在通道22a至22c之间，一或多个功函数金属层900可围绕金属填充层290(在剖视图中)，而栅极介电层220可围绕功函数金属层900。在最远离鳍状物32的通道22a之上的栅极结构200a及200b的部分之中，金属填充层290形成于功函数金属层900上。功函数金属层900包覆金属填充层290。栅极介电层220亦包覆功函数金属层900。栅极结构200a及200b亦可包含粘着层形成于功函数金属层900与金属填充层290之间，以增加粘着性。粘着层未图示于图1以简化图式。
75.全绕式栅极装置20n及20p亦包含栅极间隔物层41与内侧间隔物74，其可位于栅极介电层220的侧壁上。内侧间隔物74亦位于通道22a至22c之间。栅极间隔物层41与内侧间隔物74可包含介电材料，比如低介电常数的材料如碳氮氧化硅、氮氧化硅、氮化硅、或碳氧化硅。在一些实施例中，由于在形成纳米片之前包含低浓度的硅锗层242及243，内侧间隔物74具有面向栅极结构200a或200b的刻痕。形成刻痕的方法将详述于图6d中使通道凹陷以准备形成内侧间隔物的相关内容。一般而言，由于硅纳米片225a至225c之间的硅锗纳米片如第二半导体层堆叠23中包含低浓度的硅锗层242及243(见图2a至图2c)，高浓度的硅锗层231(图2c)的蚀刻速率远大于低浓度的硅锗层242及243的蚀刻速率，而低浓度的硅锗层242及243的蚀刻速率远大于硅纳米片225a至225c的蚀刻速率，其造成上述层状物之间的阶状物，如图6d所示。在形成内侧间隔物74时，内侧间隔物74通常采用形成其中的凹陷64(图6d)的阶状。
76.全绕式栅极装置20n及20p更包含源极/漏极接点120，其形成于源极/漏极结构82上。源极/漏极接点120可包含导电材料如钨、钴、钌、铱、钼、铜、铝、或上述的组合。阻障层(未图示)可围绕源极/漏极接点120，其可为氮化硅或氮化钛，有助于避免或减少材料扩散至源极/漏极接点120或自源极/漏极接点120扩散。亦可形成硅化物层118于源极/漏极结构82与源极/漏极接点120之间，以降低源极/漏极接点电阻。硅化物层118可含金属硅化物材料，如一些实施例的钴硅化物，或其他实施例的钛硅化物。
77.全绕式栅极装置20n及20p还包括层间介电层130。层间介电层130可提供全绕式栅极装置20n及20p的多种构件之间的电性隔离如上述，比如提供栅极结构200a及200b与源极/漏极接点120之间的电性隔离。
78.图案化以制作全绕式栅极装置的额外细节，可参考2018/12/25公告的美国专利10164012，其发明名称为“semiconductor device and manufacturing method thereof”；以及2019/6/23公告的美国专利10361278，其发明名称为”method of manufacturing a semiconductor device and a semiconductor device”，且各自的公开内容通过引用而整体并入本文。
79.图11显示本发明一或多个实施例中，自工件形成集成电路装置或其部分的方法1000的流程图。方法1000仅用于举例而非局限本发明实施例至方法1000实际记载处。在方法1000之前、之中、与之后可提供额外步骤，且方法的额外实施例可置换、省略、或调换一些所述步骤。此处不详述所有步骤以简化说明。方法1000将搭配工件于实施例的方法1000的不同制作阶段的部分剖视图(如图2a及图2b、图3a及图3b、图4a至图4c、图5a至图5c、图6a至
图6c、图7a至图7c、图8a至图8c、图9a至图9c、及图10a至图10c)说明。为了避免疑虑，所有图式中的x方向垂直于y方向，且z方向垂直于x方向与y方向。值得注意的是，由于工件将制作成半导体装置，工件可视作半导体装置如内容所需。
80.图2a至图10f是一些实施例中，制作纳米场效晶体管的中间阶段的透视图与剖视图。图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、及图10a显示透视图。图2b、图3b、图4b、图5b、图6b、图7b、图8b、图9b、及图10b显示图2a、图3a、及图4a所示的剖线b-b’(穿过栅极)的剖视图。图4c、图5c、图6c、图7c、图8c、图9c、及图10c显示图4a中所示的剖线c-c’(穿过通道或鳍状物)。图2c及图3c显示图2a、图3a、及图4a所示的剖线b-b’的放大剖视图。图6d、图7d、图9d、图9e、图9f、图10d、图10e、及图10f显示图4a所示的剖线c-c’的放大剖视图。
81.在图2a及图2b中，提供基板110。基板110可为半导体基板如基体基板或类似物，其可掺杂(如掺杂p型或n型掺质)或未掺杂。基板110的半导体材料可包含硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。亦可采用其他基板如单层基板、多层基板、或组成渐变基板。
82.在图2a及图2b中，形成多层堆叠25或晶格于基板110上，其可为第一半导体层21a至21c(一起视作第一半导体层21)与第二半导体层堆叠23a至23c(一起视作第二半导体层堆叠23)的交错层。在一些实施例中，第一半导体层21的组成可为适用于n型纳米场效晶体管的第一半导体材料如硅、碳化硅、或类似物，而第二半导体层堆叠23的组成可为适用于p型纳米场效晶体管的第二半导体材料如硅锗或类似物。多层堆叠25的每一层的外延成长制程可采用化学气相沉积、原子层沉积、气相外延、分子束外延、或类似制程。
83.图式中具有三个第一半导体层21与三个第二半导体层堆叠23。在一些实施例中，多层堆叠25可包含一个、两个、四个、或更多个第一半导体层21与第二半导体层堆叠23。虽然图式中的多层堆叠25的第二半导体层堆叠23c为最底层，一些实施例中的多层堆叠25的最底层可为第一半导体层21。
84.选择第一半导体材料与第二半导体材料，使彼此具有高蚀刻选择性。高蚀刻选择性可在移除第二半导体材料的第二半导体层堆叠23时，不明显移除第一半导体材料的第一半导体层21，进而图案化第一半导体层21以形成纳米场效晶体管的通道区。在现有技术中，热制程会造成第一半导体材料与第二半导体材料在第一半导体材料与第二半导体材料之间的界面互相混合。如此一来，互相混合会造成锗残留于硅纳米片中，可能造成不想要的较低迁移率与临界电压正偏移。
85.如图2c所示，每一第二半导体层堆叠23包括高浓度的硅锗层231堆叠于顶侧的低浓度的硅锗层232与下侧的低浓度的硅锗层233之间。举例来说，第二半导体层堆叠23b包括高浓度的硅锗层231b堆叠于顶侧的低浓度的硅锗层232b与下侧的低浓度的硅锗层233b之间。在一些实施例中，额外的低浓度的硅锗层233d形成于最顶部的第一半导体层21a上。高浓度的硅锗层231之锗原子％(浓度)高于低浓度的硅锗层232及233中的锗原子％，比如约20％至约40％之间。高浓度的硅锗层231在形成纳米片时可确保突破，而低浓度的硅锗层232及233可大幅降低或消除硅纳米片如第一半导体层21a中的硅与锗的互相混合(通常发生在无低浓度的硅锗层232及233存在的情况下)。若高浓度的硅锗层231中的锗浓度低于约20％，在形成纳米片时的突破不完全，这在许多方面中(比如临界电压偏移、栅极填充制程
的容许范围、或通道分隔)是不想要的现象。低浓度的硅锗层232及233的锗原子％(浓度)可小于高浓度的硅锗层231中的锗原子％，比如约10％至约25％。低浓度硅锗层232及233中的锗浓度大于25％亦会造成不想要的效应，比如第一半导体层21中的硅与锗大量地互相混合。在一些实施例中，高浓度的硅锗层231中的锗浓度，比低浓度的硅锗层中的锗浓度高至少约5％。
86.在一些实施例中，以单一的连续外延成长制程形成每一第二半导体层堆叠23，其中组成气体以不同比例混合，以先形成下侧的低浓度的硅锗层233、接着形成高浓度的硅锗层231、且之后形成顶侧的低浓度的硅锗层232。在一些实施例中，每一下侧的低浓度硅锗层233、每一高浓度的硅锗层231、与每一顶侧的低浓度的硅锗层232形成于单一的外延成长制程。外延成长可采用化学气相沉积、有机金属化学气相沉积、分子束外延、液相外延、气相外延、超高真空化学气相沉积、类似方法、或上述的组合。举例来说，成长硅锗层所用的前驱物气体可包含硅烷、乙硅烷、锗烷、乙锗烷、二氯硅烷、任何其他合适气体、或上述的组合。在一些实施例中，可在氢气存在下进行每一或个别的外延成长制程。在一些实施例中，每一低浓度的硅锗层232及233的锗原子％(浓度)为约10％至约25％，其形成方法为以第一比例混合第一锗前驱物如锗烷与第一硅前驱物如乙硅烷。在一些实施例中，每一高浓度的硅锗层231的锗原子％(浓度)高于低浓度的硅锗层232及233的锗原子％(浓度)，比如高约20％至约40％。如此一来，形成高浓度的硅锗层231所用的第一锗前驱物与第一硅前驱物的第二比例，高于形成低浓度的硅锗层232及233所用的第一比例。
87.以第二半导体层堆叠23a为例，在成长第一半导体层21b之后，可进行第一外延成长制程，其采用第一比例的第一锗前驱物与第一硅前驱物与第一时段，以形成下侧的低浓度的硅锗层233a。在第一外延成长制程后可立刻进行第二外延成长制程，其可采用第二比例与第二时段以形成高浓度的硅锗层231a。在第二外延成长制程之后可立刻进行第三外延成长制程，其采用第三比例与第三时段以形成顶侧的低浓度的硅锗层232a。在一些实施例中，第三比例与第一比例实质上相同(差异在5％以内)。在一些实施例中，第三时段与第一时段实质上相同(差异在5％以内)。如此一来，顶侧的低浓度的硅锗层232a与下侧的低浓度的硅锗层233a具有实质上相同的特性(如厚度或锗浓度)。在一些实施例中，第二比例高于第一比例与第三比例，使高浓度的硅锗层231中的锗浓度比低浓度的硅锗层中的锗浓度高至少约5％。在一些实施例中，第二时段比第一时段及第三时段长，使高浓度的硅锗层231a比顶侧及下侧的低浓度的硅锗层232a及233a厚约2.5倍至约10倍。若倍数超过10，则低浓度的硅锗层232及233的厚度不足以避免高浓度的硅锗层231与第一半导体层21互相混合。若倍数小于约2.5，高浓度的硅锗层231的厚度不足以提供适当的分隔于纳米片225a至225c之间，及/或在形成纳米片时提供适当突破。
88.图2c显示基板110的第一区100n与第二区100p。在一些实施例中，第一区100n为形成n型场效晶体管装置于其上及/或其中的基板110的区域。在一些实施例中，第二区100p为形成p型场效晶体管装置于其上及/或其中的基板110的区域。虽然图2c所示的第一区100n与第二区100p相邻，但第一区100n与第二区100p亦可隔有一段距离或多个鳍状物。
89.在图3a及图3b中，形成鳍状物32于基板110中，并形成纳米片225与纳米结构24于多层堆叠25中，其对应图11的步骤1100。在一些实施例中，纳米片225、纳米结构24、与鳍状物32的形成方法可为蚀刻沟槽于多层堆叠25与基板110中。蚀刻可为任何可接受的蚀刻制
程，比如反应性离子蚀刻、中性束蚀刻、类似方法、或上述的组合。蚀刻可为非等向。可自第一半导体层21形成第一纳米结构(如纳米片)225a至225c，并自第二半导体层堆叠23形成第二纳米结构24a至24c。相邻鳍状物32与纳米片225及纳米结构24之间的距离可为约18nm至约100nm。
90.鳍状物32、纳米片225、与纳米结构24的图案化方法可为任何合适方法。举例来说，可采用一或多道光微影制程(包含双重图案化或多重图案化制程)以形成鳍状物32、纳米片225、与纳米结构24。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距小于采用单一的直接光微影制程所得的图案间距。以多重图案化制程为例，可形成牺牲层于基板上，并采用光微影制程图案化牺牲层。采用自对准制程以沿着图案化的牺牲层的侧部形成间隔物。接着移除牺牲层，而保留的间隔物之后可用于图案化鳍状物32。
91.图3a及图3b所示的鳍状物32具有锥形侧壁，比如每一鳍状物32及/或纳米片225及纳米结构24的宽度朝基板110的方向持续增加。在这些实施例中，每一纳米片225与纳米结构24可具有不同宽度且为梯形。其他实施例中的侧壁实质上垂直(非锥形)，使鳍状物32、纳米片225、与纳米结构24的宽度实质上类似，且纳米片225与纳米结构24各自为矩形。
92.在图3a及图3b中，可形成隔离区36如浅沟槽隔离区以与鳍状物32相邻。隔离区36的形成方法可为沉积绝缘材料于基板110、鳍状物32、纳米片225、与纳米结构24之上，以及相邻的鳍状物32、纳米片225、与纳米结构24之间。绝缘材料可为氧化物如氧化硅、氮化物、类似物、或上述的组合，且其形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积、类似方法、或上述的组合。在一些实施例中，可先沿着基板110、鳍状物32、纳米片225、与纳米结构24的表面形成衬垫层(未图示)。之后可形成上述的填充材料于衬垫层上。一些实施例在沉积绝缘材料之后，可进行热制程如退火步骤，以改善绝缘材料的品质。在一些实施例中，绝缘材料(与后续形成的隔离区36)可包含多层结构，比如具有一或多个衬垫层。
93.接着对绝缘材料进行移除制程如化学机械研磨、回蚀刻制程、上述的组合、或类似制程，以移除纳米片225与纳米结构24上的多余绝缘材料。在完成移除制程之后，纳米片225的上表面可露出并与绝缘材料齐平。
94.接着使绝缘材料凹陷以形成隔离区36。在凹陷步骤之后，纳米片225、纳米结构24、与鳍状物32的上侧部分可自相邻的隔离区36之间凸起。隔离区36的上表面可平坦如图示、凸起、凹陷、或上述的组合。在一些实施例中，使隔离区36凹陷的方法可为可接受的蚀刻制程，比如采用稀氢氟酸移除氧化物，其对绝缘材料具有选择性而实质上不改变鳍状物32、纳米片225、与纳米结构24。
95.图2a至图3b所示的最后蚀刻的一实施例中，形成鳍状物32、纳米片225、与纳米结构24。在一些实施例中，鳍状物32及/或纳米片225与纳米结构24可外延成长于介电层中的沟槽中。外延结构可包含交错的上述半导体材料，比如第一半导体材料与第二半导体材料。
96.如图3a及图3b所示，可形成合适的井区(未图示)于鳍状物32、纳米片225及纳米结构24、及/或隔离区36中。采用遮罩，可在基板110的p型区中进行n型杂质布植，且可在基板110的n型区中进行p型杂质布植。例示性的n型杂质可包含磷、砷、锑、或类似物。例示性的p型杂质可包含硼、氟化硼、铟、或类似物。在布植之后可进行退火，以修复损伤并活化p型及/
或n型杂质。在一些实施例中，在外延成长鳍状物32、第一半导体层21、与第二半导体层堆叠23时进行原位掺杂，可省略分开的布植制程。不过原位掺杂与布植掺杂可搭配使用。
97.如图3c所示，在形成鳍状物与隔离区(如图3a及图3b所示的上述内容)之后，图案化第一半导体层21以形成纳米片225。图案化低浓度的硅锗层232a至232c以形成分别对应纳米片225a至225c的下侧的低浓度的硅锗层243a至243c。图案化下侧的低浓度的硅锗层233a及233b以形成对应纳米片225b及225c的顶侧的低浓度的硅锗层242b及242c。图案化低浓度的硅锗层233d以形成对应纳米片225a的顶侧的低浓度的硅锗层242a。图案化低浓度的硅锗层233c以形成对应鳍状物32的顶侧的低浓度的硅锗层242d。
98.举例来说，由于在形成隔离区及/或后续的杂质布植中进行热制程如退火，每一纳米片225a至225c可包含顶侧及/或下侧的互相混合区221及222。鳍状物32亦可包含顶侧的互相混合区321。顶侧与下侧的互相混合区221、321、及222可一起视作互相混合区。与现有制程相较，互相混合区221、321、及222相当薄(如至)，其来自于较薄且锗浓度介于约10％至约25％之间的低浓度的硅锗层232及233。此外，互相混合区221、321、及222中的锗浓度可小于约5％。在一些实施例中，互相混合区221、321、及222实质上无锗(比如锗浓度小于约0.1％)。若互相混合区221、321、及222中的锗浓度大于约5％，则可能造成不想要的临界电压偏移于全绕式栅极装置20n中。
99.在图4a至图4c中，形成虚置栅极结构40于鳍状物32及/或纳米片225与纳米结构24上，其对应图11的步骤1200。虚置栅极层45形成于鳍状物32及/或纳米片225与纳米结构24上。虚置栅极层45的材料组成相对于隔离区36，可具有高蚀刻选择性。虚置栅极层45可为导体、半导体、或非导体材料，且其可包含非晶硅、多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物、或金属。虚置栅极层45的沉积方法可为物理气相沉积、化学气相沉积、溅镀沉积、或沉积选定材料所用的其他技术。遮罩层47可形成于虚置栅极层45上，且遮罩层47可包含氮化硅、氮氧化硅、或类似物。在一些实施例中，在形成虚置栅极层45之前先形成栅极介电层(未图示以简化图式)，使栅极介电层位于虚置栅极层45与鳍状物32(及/或纳米片225与纳米结构24)之间。
100.形成栅极间隔物层41于遮罩层47与虚置栅极层45的侧壁上。在一些实施例中，栅极间隔物层41的组成为绝缘材料，比如氮化硅、氧化硅、碳氮化硅、氮氧化硅、碳氮氧化硅、或类似物，且可具有单层结构或含有多个介电层的多层结构。栅极间隔物层41的形成方法可为沉积间隔物材料层(未图示)于遮罩层47与虚置栅极层45上。在一些实施例中，采用非等向蚀刻制程移除虚置栅极结构40之间的间隔物材料层的部分。
101.在图5a至图5c中，进行蚀刻制程以蚀刻虚置栅极结构40未覆盖的突起的鳍状物32及/或纳米片225及纳米结构24的部分，以形成所示结构。凹陷步骤可为非等向，以保护而未蚀刻直接位于虚置栅极结构40与栅极间隔物层41之下的鳍状物32的部分。在一些实施例中，凹陷的鳍状物32的上表面可与隔离区36的上表面实质上共平面，如图所示。在一些其他实施例中，凹陷的鳍状物32的上表面可低于隔离区36的上表面。
102.如图6a至图6d及图7a至图7d所示，形成内侧间隔物74，其对应图11的步骤1300。一般而言，进行选择性蚀刻制程使栅极间隔物层41中的开口所露出的纳米结构24的末端部分凹陷，而实质上不攻击纳米片225，如图6c所示。在选择性蚀刻制程之后，形成凹陷64于纳米结构24中，其位于之前移除末端部分处。最终结构如图6a至图6c所示。
103.图6d显示凹陷64的详细结构的放大图。每一凹陷64位于垂直相邻的纳米片225之间(比如纳米片225a与纳米片225b之间)，或位于鳍状物32与最靠近鳍状物32的纳米片225(如图6d所示的纳米片225c)之间。鳍状物32、纳米片225、低浓度的硅锗层242及243、与高浓度的硅锗层241各自具有不同的锗浓度而具有不同的蚀刻选择性。可最快地蚀刻高浓度的硅锗层241，接着是低浓度的硅锗层242，接着是鳍状物32与纳米片225。可实质上不蚀刻鳍状物32与纳米片225(因其实质上无锗)，或者只稍微蚀刻存在的互相混合区221、222、及321。如此一来，可蚀刻高浓度的硅锗层241至第一深度w1，以对应纳米片225的外侧侧壁与高浓度的硅锗层241的外侧侧壁之间的横向距离。分别蚀刻低浓度的硅锗层242及243至第二深度w2及w3，以分别对应纳米片225的外侧侧壁与低浓度的硅锗层242及243的外侧侧壁之间的横向距离。在一些实施例中，由于低浓度的硅锗层242及243具有实质上相同的锗浓度，第二深度w2及w3实质上相同。在一些实施例中，由于低浓度的硅锗层242及243的锗浓度小于高浓度的硅锗层241的锗浓度，第二深度w2及w3小于第一深度w1。在一些实施例中，第一深度w1比第二深度w2及w3大至少1.5倍。在一些实施例中，由于形成凹陷64的步骤特性，高浓度的硅锗层241的外侧侧壁可平坦、凸起、凹陷、或另一形状。
104.接着形成内侧间隔物层，以填入之前选择性蚀刻制程所形成的纳米结构24中的凹陷64。内侧间隔物层可为合适的介电材料，比如碳氮化硅、碳氮氧化硅、或类似物，且其形成方法可为合适的沉积方法如物理气相沉积、化学气相沉积、原子层沉积、或类似方法。可进行蚀刻制程如非等向蚀刻制程，以移除纳米结构24中的凹陷之外的内侧间隔物层的部分。内侧间隔物层的保留部分(如位于纳米结构24中的凹陷64之内的部分)可形成内侧间隔物74。最终结构如图7a至图7c所示。
105.图7d显示内侧间隔物74与顶层间隔物75的详细结构放大图。内侧间隔物74与图6d所示的凹陷64通常具有相同的横向尺寸。虽然内侧间隔物74的成长制程通常为单一制程且不具有可分辨的内部界面，内侧间隔物74的几何形状可简单描述为两个部分：内侧部分与外侧部分。每一内侧间隔物74的内侧部分可物理接触高浓度的硅锗层241的外侧侧壁、低浓度的硅锗层242的下表面、与低浓度的硅锗层243的上表面。举例来说，内侧间隔物74的宽度可等于w1-w2、w1-w3、或w1-(w2 w3)/2。内侧间隔物74的外侧部分可物理接触纳米片225的下表面、低浓度的硅锗层242及243的外侧侧壁、与纳米片225或鳍状物32的上表面。每一内侧间隔物74的外侧部分可进一步物理接触外延的源极/漏极结构82的内侧侧壁(以图1为例)。
106.在低浓度的硅锗层242d高于最顶部的纳米片(如图7d所示的纳米片225a)的实施例中，由于形成图6a至图6d的凹陷64时使低浓度的硅锗层242a凹陷，可形成顶层间隔物75。顶层间隔物75的上表面可物理接触栅极间隔物层41的下表面(未图示于图7d以简化图式)。顶层间隔物75的内侧侧壁可物理接触低浓度的硅锗层242a的外侧侧壁。顶层间隔物75的外侧侧壁可物理接触外延的源极/漏极结构82的内侧侧壁。顶层间隔物75的下表面可物理接触纳米片225a的上表面。
107.如图8a至图8c所示，形成源极/漏极结构82，其对应图11的步骤1400。在所述实施例中，自外延材料外延成长源极/漏极结构82。在一些实施例中，源极/漏极结构82施加应力至个别的通道22a至22c以改善效能。形成源极/漏极结构82，使每一虚置栅极结构40位于个别的相邻成对的源极/漏极结构82之间。在一些实施例中，栅极间隔物层41使源极/漏极结
构82与虚置栅极层45隔有适当的横向距离，以避免电性桥接至最终装置其后续形成的栅极。
108.源极/漏极结构82可包含任何可接受的材料，比如适用于n型或p型装置的材料。在一些实施例中，对n型装置而言，源极/漏极结构82包含的材料可施加拉砷应力于通道区中，比如硅、碳化硅、碳磷化硅、磷化硅、或类似物。这些实施例在形成p型装置时，源极/漏极结构82包含的材料可施加压缩应力于通道区中，比如硅锗、硼化硅锗、锗、锗锡、或类似物。源极/漏极结构82可具有自鳍状物的个别表面隆起的表面，且可具有晶面。在一些实施例中，相邻的源极/漏极结构82可合并以形成单一的源极/漏极结构82以与两个相邻的鳍状物32相邻。
109.可将掺质布植至源极/漏极结构82，接着进行退火。源极/漏极区的杂质浓度可介于约10
19
cm-3
至约10
21
cm-3
之间。源极/漏极结构82所用的n型及/或p型杂质可为任何前述杂质。在一些实施例中，可在成长源极/漏极结构82时进行原位掺杂。接着可形成接点蚀刻停止层与层间介电层(未图示以简化图式)，以覆盖虚置栅极结构40与源极/漏极结构82。
110.如图9a、图9b、及图9c所示，移除高浓度的硅锗层241、遮罩层47、与虚置栅极层45以释放通道22a至22c，其对应图11的步骤1500。可进行平坦化制程如化学机械研磨，使虚置栅极层45与栅极间隔物层41的上表面齐平。平坦化制程亦可露出虚置栅极层45上的遮罩层47(见图8a)，以及沿着遮罩层47的侧壁之栅极间隔物层41的部分。综上所述，可露出虚置栅极层45的上表面。
111.之后可在蚀刻制程中移除虚置栅极层45，以形成凹陷92。在一些实施例中，以非等向干蚀刻制程移除虚置栅极层45。举例来说，蚀刻制程可包含干蚀刻制程，其采用的反应气体可选择性蚀刻虚置栅极层45，而不蚀刻栅极间隔物层41。在蚀刻虚置栅极层45时，虚置栅极介电层(若存在)可作为蚀刻停止层。在移除虚置栅极层45之后，可移除虚置栅极介电层。
112.移除高浓度的硅锗层241可释放纳米结构22。在一些实施例中，高浓度的硅锗层241的移除方法可为选择性蚀刻制程，其采用的蚀刻剂对高浓度的硅锗层241的材料具有选择性，可在移除高浓度的硅锗层241时实质上不攻击纳米结构22。在一些实施例中，蚀刻制程为等向蚀刻制程，其采用蚀刻气体且视情况采用载气，其中蚀刻气体包括氟气与氢氟酸，而载气可为惰气如氩气、氦气、氮气、上述的组合、或类似物。在移除高浓度的硅锗层241之后，纳米结构22可水平延伸(比如平行于基板110的主要上侧表面)。纳米结构22的多种设置如图9d至图9f所示的放大图。
113.如图9d至图9f所示的一些实施例，可移除低浓度的硅锗层242及243，其对应图11的步骤1600。如图9d所示，可在第一区100n与第二区100p中进行移除步骤。一些实施例移除低浓度的硅锗层242及243的方法可为修整制程，其氧化低浓度的硅锗层242及243的硅锗材料，接着以氧化物的移除制程移除氧化的硅锗材料。在一些实施例中，修整制程更氧化互相混合区221及222的露出部分，亦可移除互相混合区221及222的氧化部分，使部分的互相混合区223及224保留。部分的互相混合区223及224通常横向对准内侧间隔物74的外侧部分，如图9d所示。移除低浓度的硅锗层242及243与视情况移除互相混合区221及222的露出部分，可减少或消除全绕式栅极装置20n及20p中的临界电压正偏移。对具有较高临界电压的p型场效晶体管如p型场效晶体管如输入/输出晶体管，与具有较低临界电压的n型场效晶体管如核心逻辑晶体管而言，需要上述步骤与效果。
114.如图9e所示的一些实施例中，只移除第一区100n中的低浓度的硅锗层242及243，并保留第二区100p中的低浓度的硅锗层242及243。在与图9d相关的上述氧化与移除制程时，遮罩如光阻遮罩可覆盖第二区100p中的装置，并露出第一区100n中的装置。移除低浓度的硅锗层242及243与视情况移除互相混合区221及222的露出部分(见图9d)，可减少或消除全绕式栅极装置20n中的临界电压正偏移。存在于第二区100p中的低浓度的硅锗层242及243可使全绕式栅极装置20p的临界电压正偏移。对具有较低临界电压的p型场效晶体管(如p型场效晶体管的核心逻辑晶体管)与具有较低临界电压的n型场效晶体管(如n型场效晶体管的核心逻辑晶体管)而言，可能需要上述临界电压正偏移。
115.如图9f所示的一些实施例，第一区100n与第二区100p中均存在低浓度的硅锗层242及243(未移除)。如此一来，全绕式栅极装置20n及20p中存在临界电压的正偏移。对具有较低临界电压的p型场效晶体管(如p型场效晶体管的核心逻辑晶体管)与具有较高临界电压的n型场效晶体管(如n型晶体管的输入/输出晶体管)而言，可能需要上述临界电压的正偏移。
116.集成电路装置可包含低临界电压的n型场效晶体管、高临界电压的n型场效晶体管、低临界电压的p型场效晶体管、与高临界电压的p型场效晶体管。如此一来，一些实施例可结合图9d至图9f所述的相关技术。需要临界电压正偏移的第一晶体管，比如p型场效晶体管(如核心逻辑晶体管)与n型场效晶体管(如输入/输出晶体管)在修整制程时可被遮罩，使第一晶体管中存在低浓度的硅锗层242及243。不需使临界电压正偏移的第二晶体管，比如p型场效晶体管(如输入/输出晶体管)与n型场效晶体管(如核心逻辑晶体管)在修整制程时可露出，以移除低浓度的硅锗层242及243。在一些实施例中，部分修整仅薄化而非完全移除，且可采用低浓度的硅锗层242及243使临界电压部分地正偏移，以达n型场效晶体管与p型场效晶体管的每一者所用的三种不同临界电压。
117.在一些实施例中，在修整制程之后露出全绕式栅极装置20n及/或全绕式栅极装置20p的纳米片225，且可由另一蚀刻制程蚀刻进一步重塑(如薄化)纳米片225，以改善栅极填充制程的容许范围。重塑制程可为对纳米片225具有选择性的等向蚀刻制程。在重塑之后，纳米片225可为狗骨头状，其中间部分比周边部分薄。
118.接着在图10a至图10f中，形成置换栅极200如栅极结构200a及200b，其对应图11的步骤1700。每一置换栅极200通常包含第一界面层210、栅极介电层220、第二界面层240、功函数金属层900、与金属填充层290，如图1所示。
119.可进行额外制程以完成制作全绕式栅极装置20n及/或全绕式栅极装置20p。举例来说，可形成栅极接点(未图示)与源极/漏极接点120以分别电性耦接至栅极结构200a及200b与源极/漏极结构82，其对应图11的步骤1800。接着可形成内连线结构于源极/漏极接点120与栅极接点上。内连线结构可包含多个介电层以围绕金属结构。金属结构包含导电线路与导电通孔，其可形成电性连接于基板110上的装置(如全绕式栅极装置20n或20p)之间，以及形成电性连接至集成电路装置10其外部的集成电路装置。
120.实施例可提供优点如下。高浓度的硅锗层241在形成片状物时可确保突破。低浓度的硅锗层242及243在热制程如退火时，可减少或消除硅纳米片225的硅与硅锗纳米结构24的硅锗之间的互相混合。可进行选择性修整如硅锗氧化制程与之后的氧化物移除制程，以移除或保留低浓度的硅锗层242及243，端视需要临界电压正偏移(维持低浓度的硅锗层)或
不需要临界电压正偏移(移除低浓度的硅锗层)而定。这可提供额外手段以调整全绕式栅极装置(如全绕式栅极装置20n或20p)中的临界电压。
121.在多种实施例中，半导体装置包括基板；第一半导体通道，位于基板上且包括：第一半导体材料的第一纳米片；第二半导体材料的第二纳米片，物理接触第一纳米片的顶侧表面；以及第二半导体材料的第三纳米片，物理接触第一纳米片的下侧表面；以及第一栅极结构，位于第一半导体通道上并横向围绕第一半导体通道，且物理接触第二纳米片与第三纳米片。
122.在一些实施例中，第一半导体材料为硅，第二半导体材料为锗浓度为约10％至约25％的硅锗。
123.在一些实施例中，第一纳米片的厚度比第二纳米片的厚度或第三纳米片的厚度多约2倍至约16倍。
124.在一些实施例中，半导体装置还包括：第二半导体通道位于基板上，且包括第一半导体材料的第四纳米片；以及第二栅极结构位于第二半导体通道上并横向围绕第二半导体通道，且物理接触第四纳米片。
125.在一些实施例中，第一纳米片与第四纳米片之间的垂直空间，比第二纳米片的厚度或第三纳米片的厚度多约3.5倍至约26倍。
126.在一些实施例中，第一半导体通道包含于p型场效晶体管中；以及第二半导体通道包含于n型场效晶体管中。
127.在一些实施例中，第二纳米片与第三纳米片物理接触第一栅极结构的第一界面层；以及第四纳米片物理接触第二栅极结构的第二界面层。
128.在多种实施例中，半导体装置的形成方法包括：形成第一多层半导体层堆叠于基板上，包括第一硅锗层、第二硅锗层、与第三硅锗层；形成硅层于第一多层半导体堆叠上；形成第二多层半导体堆叠于硅层上，包括第四硅锗层、第五硅锗层、与第六硅锗层；图案化第一多层半导体堆叠、硅层、与第二多层半导体堆叠，以形成第一半导体鳍状物与第二半导体鳍状物；以第一蚀刻制程移除第一半导体鳍状物与第二半导体鳍状物的第二硅锗层与第五硅锗层，且第一蚀刻制程对第二硅锗层与第二硅锗层的选择性大于对第一硅锗层、第三硅锗层、第四硅锗层、与第六硅锗层的选择性；以及形成第一栅极结构于第一蚀刻制程所形成的第一开口中。
129.在一些实施例中，方法还包括：遮罩第二半导体鳍状物，并以氧化制程与第二蚀刻制程移除第一半导体鳍状物中的第一硅锗层、第三硅锗层、第四硅锗层、与第六硅锗层；其中第一蚀刻制程与第二蚀刻制程形成第一开口。
130.在一些实施例中，方法还包括：形成第二栅极结构以物理接触第二半导体鳍状物的第一硅锗层、第三硅锗层、第四硅锗层、与第六硅锗层。
131.在一些实施例中，形成第一多层堆叠的步骤包括：形成第一锗浓度的第一硅锗层；形成第二锗浓度的第二硅锗层以物理接触第一硅锗层，且第二锗浓度大于第一锗浓度；以及形成第三锗浓度的第三硅锗层以物理接触第二硅锗层，且第三锗浓度小于第二锗浓度。
132.在一些实施例中，第二锗浓度比第一锗浓度大至少约5％。
133.在一些实施例中，第一锗浓度为约10％至约25％；第二锗浓度为约20％至约40％；以及第三锗浓度为约10％至约25％。
134.在多种实施例中，半导体装置包括：第一晶体管，位于基板上；以及第二晶体管，位于基板上且包括：第一硅纳米片；第二硅纳米片；第一硅锗层，物理接触第一硅纳米片面向第二硅纳米片的主要表面；以及第二硅锗层，物理接触第二硅纳米片面向第一硅纳米片的主要表面。
135.在一些实施例中，第二晶体管还包括：第一内侧间隔物，具有第一外侧部分以物理接触第一硅纳米片与第二硅纳米片，以及第一内侧部分位于第一硅锗层与第二硅锗层之间，其中第一外侧部分比第一内侧部分厚。
136.在一些实施例中，第一晶体管还包括：第三硅纳米片，设置为第三通道；第四硅纳米片，设置为第四通道；第二内侧间隔物，其外侧部分物理接触第三硅纳米片与第四硅纳米片，且其内侧部分比第二内侧间隔物的外侧部分薄；以及第二界面层，物理接触第二内侧间隔物的内侧部分与第三硅纳米片。
137.在一些实施例中，第二晶体管还包括：第一界面层，物理接触第一内侧间隔物的第一内侧部分与第一硅锗层。
138.在一些实施例中，第一硅纳米片还包括：第一互相混合区，物理接触第一硅锗层，其中第一互相混合区中的锗浓度小于约5％。
139.在一些实施例中，第二晶体管还包括：第三硅锗层，物理接触第一硅纳米片远离第二硅纳米片的主要表面，其中第一硅纳米片为最远离全绕式场效晶体管的基板的硅纳米片；栅极间隔物，位于第一硅纳米片上；以及顶层间隔物，物理接触栅极间隔物与第一硅纳米片。
140.在一些实施例中，第二晶体管还包括：半导体鳍状物，位于第一硅纳米片与第二硅纳米片之下；以及第四硅锗层，物理接触半导体鳍状物面对第一纳米片与第二纳米片的表面。
141.上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。