半导体结构的制作方法

1.本发明实施例涉及一种半导体结构、半导体装置及其形成方法，尤其涉及具有通道延伸部件的半导体装置及其形成方法。


背景技术：

2.半导体集成电路(integrated circuit；ic)产业已历经了指数式成长。集成电路材料及设计的技术的进步造成集成电路世代的产生，每一世代的电路比前一世代更小且更复杂。在集成电路的发展过程中，通常增加了功能密度(即每芯片面积中互连的装置数量)，而降低了几何尺寸(也就是说，使用工艺所能创造的最小组件(或线路))。这种微缩化工艺一般可通过增加生产效率及降低相关成本以提供许多利益。这样的微缩化也增加了集成电路的生产和工艺的复杂度。
3.举例而言，随着集成电路(ic)技术朝向更小的技术节点发展，开始导入多栅极金属氧化物半导体场效晶体管(多栅极mosfet或多栅极装置)，通过增加栅极-通道耦合、降低关闭状态(off-state)的电流，以及降低短通道效应(short-channel effect；sce)来提高栅极控制。通常将多栅极装置视作具有栅极结构或其部分设置于通道区的多侧上的装置。鳍式场效晶体管(fin-like field effect transistor；finfet)和多桥通道(multi-bridge-channel；mbc)晶体管为多栅极装置的范例，它们已成为在高效能与低漏电的应用中常见且有潜力的候选。鳍式场效晶体管具有由栅极包覆多侧的抬升通道(例如栅极包覆从基底延伸的半导体材料的“鳍片”的顶部和侧壁)。mbc晶体管的栅极能部分或完全地围绕通道区延伸，以从两侧或更多侧提供到通道区的路径。由于mbc晶体管的栅极结构环绕通道区，也可将其称为环绕式栅极晶体管(surrounding gate transistor；sgt)或全绕式栅极(gate-all-around；gaa)晶体管。
4.在mbc晶体管中，由于各种栅极间隙物层的存在，所以可将源极/漏极部件与通道区隔开。通道部件落在通道区外的部分可能降低mbc晶体管的效能。尽管传统的mbc晶体管对于它们原先预期的目标通常已足够，但它们仍未在各方面都完全令人满意。


技术实现要素：

5.本公开的目的在于提供一种半导体结构，以解决上述至少一个问题。
6.在一示范方式中，本发明实施例关于半导体结构。半导体结构包含第一通道构件和设置在第一通道构件上的第二通道构件，耦接至第一通道构件的第一通道延伸部件，耦接至第二通道构件的第二通道延伸部件，以及设置在第一通道延伸部件与第二通道延伸部件之间的内部间隙物部件。
7.在另一示范方式中，本发明实施例关于半导体装置。半导体装置包含第一源极/漏极部件和第二源极/漏极部件，纵向地延伸于第一源极/漏极部件与第二源极/漏极部件之间的通道构件，夹设于通道构件与第一源极/漏极部件之间的第一通道延伸部件，夹设于通道构件与第二源极/漏极部件之间的第二通道延伸部件，设置在第一通道延伸部件上的顶
部间隙物，以及设置在第一通道延伸部件下的内间隙物部件。
8.在又一示范方式中，本发明实施例关于方法。方法包含在基底上形成堆叠物，其中堆叠物包含由多个硅锗层交错的多个硅层，从堆叠物和基底形成鳍状结构，鳍状结构包含通道区和源极/漏极区，在鳍状结构的通道区上形成虚设栅极堆叠物，在虚设栅极堆叠物上沉积顶部间隙物，将源极/漏极区凹陷以形成源极/漏极沟槽，源极/漏极沟槽暴露出多个硅层和多个硅锗层的侧壁，将多个硅锗层选择性地且部分地凹陷以形成多个内间隙物凹陷，在多个内间隙物凹陷内形成多个内间隙物部件，选择性地修整多个硅层以形成多个末端表面，在前述的末端表面上选择性地沉积半导体层，在源极/漏极沟槽内形成源极/漏极部件，源极/漏极部件接触半导体层和多个内间隙物部件，在形成源极/漏极部件之后，移除虚设栅极堆叠物，露出通道区中的多个硅层作为多个通道构件，以及形成栅极结构围绕多个通道构件中的每一个。
附图说明
9.从以下的详述配合所附附图可更加理解本发明实施例。要强调的是，根据工业上的标准做法，各个部件并未按照比例绘制，且仅用于说明的目的。事实上，为了能清楚地讨论，可任意地放大或缩小各个部件的尺寸。
10.图1是根据本发明实施例的一或多个方式，显示半导体装置的形成方法的流程图。
11.图2-图10、图11a-图19a和图11b-图19b是根据本发明实施例的一或多个方式，显示在依照图1的方法的工艺期间工件的部分剖面示意图。
12.附图标记如下：
13.100:方法
14.102:方框
15.104:方框
16.106:方框
17.108:方框
18.110:方框
19.112:方框
20.114:方框
21.116:方框
22.118:方框
23.120:方框
24.122:方框
25.124:方框
26.126:方框
27.128:方框
28.200:工件
29.202:基底
30.204:堆叠物
31.206:牺牲层
32.208:通道层
33.208’:第一通道层
34.208”:第二通道层
35.210:硬掩模层
36.212:鳍状结构
37.212c:通道区
38.212sd:源极/漏极区
39.214:隔离部件
40.216:虚设介电层
41.218:虚设电极层
42.220:虚设栅极堆叠物
43.222:栅极顶部硬掩模层
44.223:氧化硅层
45.224:氮化硅层
46.226:顶部间隙物层
47.228:源极/漏极沟槽
48.230:内间隙物凹陷
49.232:内间隙物材料
50.234:内间隙物部件
51.236:半导体层
52.236b:底部部分
53.236e:通道延伸部件
54.238:第一外延层
55.238b:底部部分
56.238t:顶部部分
57.240:第二外延层
58.242:源极/漏极部件
59.244:接触蚀刻停止层
60.246:层间介电层
61.248:栅极沟槽
62.250:空间
63.252:栅极结构
64.254:栅极介电层
65.256:栅极电极层
66.260:mbc晶体管
67.300:退火工艺
68.2080:通道构件
69.2082:通道构件
70.2260:顶部间隙物
71.c1:第一通道宽度
72.c2:第二通道宽度
73.c3:第三通道宽度
74.l1:第一ldd接近度
75.l2:第二ldd接近度
76.l3:第三ldd接近度
具体实施方式
77.以下公开提供了许多不同的实施例或范例，用于实施提供的主题的不同部件(feature)。组件和配置的具体范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用以限定本发明实施例的实施形态。举例而言，以下叙述中提及第一部件形成于第二部件上或上方，可能包含第一与第二部件直接接触的实施例，也可能包含额外的部件形成于第一与第二部件之间，使得第一与第二部件不直接接触的实施例。此外，本发明实施例在各种范例中可能重复参考数字及/或字母，此重复是为了简化和清楚的目的，并非在讨论的各种实施例及/或状态之间指定其关系。
78.在此可使用空间相对用词，例如“在
……
下方”、“在
……
下”、“下方的”、“在
……
上”、“上方的”及类似的用词以助于描述图中所示的其中一个元件或部件相对于另一(些)元件或部件之间的关系。这些空间相对用词用以涵盖除附图所描绘的方向以外，使用中或操作中的装置的不同方向。设备可能被转向(旋转90度或其他方向)，且可与其相应地解释在此使用的空间相对描述。
79.再者，如本技术领域中技术人员所理解的，考虑到在制造期间固有出现的变化，当用“约”、“大约”及相似的用词来描述一个数字或一个数字范围时，所述用词涵盖在合理范围内的数字。举例而言，当制造具有关于数字的特征的部件时，基于已知的关于前述工艺的制造容许度，数字或数字范围涵盖的合理范围包含所述的数字，例如在所述数字 /-10％的范围内。举例而言，本技术领域中技术人员已知关于沉积一个厚度为“约5nm”的材料层的工艺容许度为 /-15％，则可涵盖4.25nm至5.75nm的尺寸范围。更进一步来说，本发明实施例在各种范例中可能重复参考数字及/或字母。此重复是为了简化和清楚的目的，并非在讨论的各种实施例及/或配置之间指定其关系。
80.本发明实施例大体上关于mbc晶体管及其制造方法，特别是关于作为轻掺杂漏极(lightly doped drain；ldd)部件的通道延伸部件。mbc晶体管的通道构件在两个源极/漏极部件之间延伸且与这两个源极/漏极部件耦接。由于形成顶部间隙物和内间隙物部件以助于使用功能性栅极结构取代虚设栅极堆叠物的缘故，源极/漏极部件与通道构件之间的接合处至少通过内间隙物部件或顶部间隙物的厚度从通道区隔开。前述的接面处与通道区之间的距离可称为接近度(proximity)。在一些传统的技术中，接近度可实质上等于间隙物的厚度。由于通道构件在通道区与接合处之间的部分未经掺杂，mbc晶体管的寄生电阻因此而增加。
81.本发明实施例提供mbc晶体管装置结构的实施例，这些实施例在形成内间隙物之后，选择性地修整通道构件以降低通道区的接近度。在修整的通道构件的末端表面上选择性地沉积掺杂的半导体层，以形成作为轻掺杂漏极部件的通道延伸部件。可在内间隙物部
deposition；vpe)工艺及/或其他合适的外延成长工艺来沉积堆叠物204中的层。如上所述，至少在一些范例中，牺牲层206包含外延成长的硅锗(sige)层，且通道层208包含外延成长的硅(si)层。一些实施例中，牺牲层206和通道层208实质上无掺质(也就是说，具有约0cm-3
至约1x10
17 cm-3
的外部掺质浓度)，例如在堆叠物204的外延成长工艺期间没有实施刻意的掺杂。
87.仍请参考图1、图2和图3，方法100包含方框104，在此步骤中，从基底202和堆叠物204形成鳍状结构212。为了将堆叠物204图案化，可在堆叠物204上沉积硬掩模层210(如图2所示)以形成蚀刻掩模。硬掩模层210可为单层或多层。举例而言，硬掩模层210可包含垫氧化层和在垫氧化层上的垫氮化层。可使用光刻工艺和蚀刻工艺从堆叠物204和基底202图案化鳍状结构212。光刻工艺可包含光刻胶涂布(例如旋转涂布)、软烤、掩模对准、曝光、曝光后烘烤、光刻胶显影、清洗、烘干(例如旋转烘干及/或硬烤)、其他合适的光刻技术及/或前述的组合。一些实施例中，蚀刻工艺可包含干式蚀刻(例如反应式离子蚀刻(reactive ion etching，rie)蚀刻)、湿式蚀刻及/或其他蚀刻方法。如图3所示，蚀刻工艺在方框104形成延伸穿过堆叠物204和基底202的一部分的沟槽。这些沟槽定义鳍状结构212。在一些实施方式中，可使用包含双重图案化或多重图案化的工艺以定义具有间距例如小于使用单一、直接地光刻工艺可获得的间距的鳍状结构。举例而言，在一实施例中，在基底上形成材料层，并使用光刻工艺将材料层图案化。使用自对准工艺在图案化的材料层旁形成间隙物。然后移除材料层，接着使用剩余的间隙物或心轴(mandrel)蚀刻堆叠物204以将鳍状结构图案化。如图3所示，鳍状结构212与其中的牺牲层206和通道层208一起沿着z方向垂直延伸，且沿着x方向纵向延伸。
88.形成相邻于鳍状结构212的隔离部件214。一些实施例中，可在沟槽内形成隔离部件214以将鳍状结构212与邻近的有源区隔离。隔离部件214也可称为浅沟槽隔离(shallow trench isolation，sti)部件214。举例来说，一些实施例中，先在基底202上沉积介电层，以介电层填充沟槽。一些实施例中，介电层可包含氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐玻璃(fluorine-doped silicate glass，fsg)、低介电常数(low-k)的电介质、前述的组合及/或其他合适的材料。在各种范例中，介电层的沉积可通过化学气相沉积(chemical vapor deposition，cvd)工艺、次大气压cvd(subatmospheric cvd，sacvd)工艺、流动式cvd工艺、旋转涂布工艺及/或其他合适的工艺。然后将沉积的介电材料薄化及平坦化，例如通过化学机械研磨(chemical mechanical polishing，cmp)工艺。接着通过干式蚀刻工艺、湿式蚀刻工艺及/或前述的组合进一步凹陷或拉回(pull-back)平坦化的介电层，以形成浅沟槽隔离部件214。在凹陷之后，鳍状结构212抬升至浅沟槽隔离部件214上方。
89.请参考图1、图4和图5，方法100包含方框106，在此步骤中，在鳍状结构212的通道区212c上形成虚设栅极堆叠物220。一些实施例中，采用栅极取代工艺(或栅极后制(gate-last)工艺)，其中虚设栅极堆叠物220(如图4和图5所示)作为经历各种工艺的占位件(placeholder)，且通过功能性栅极结构予以移除并取代。其他工艺和配置也是可能的。在图5所示的一些实施例中，在鳍状结构212上形成虚设栅极堆叠物220，且可将鳍状结构212分为在虚设栅极堆叠物220下的通道区212c和不在虚设栅极结构220下的源极/漏极区212sd。通道区212c相邻于源极/漏极区212sd。如图5所示，通道区212c沿着x方向设置在两个源极/漏极区212sd之间。
90.虚设栅极堆叠物220的形成可包含沉积虚设栅极堆叠物220中的层并将这些层图案化。请参考图4，可在工件200上毯覆性地沉积虚设介电层216、虚设电极层218和栅极顶部硬掩模层222。一些实施例中，可使用化学气相沉积(cvd)工艺、原子层沉积(atomic layer deposition；ald)工艺、氧等离子体氧化工艺或其他合适的工艺在鳍状结构212上形成虚设介电层216。一些实例中，虚设介电层216可为氧化硅。随后，可使用cvd工艺、ald工艺或其他合适的工艺在虚设介电层216上沉积虚设电极层218。一些实例中，虚设电极层218可包含多晶硅。为了进行图案化，可使用cvd工艺、ald工艺或其他合适的工艺在虚设电极层218上沉积栅极顶部硬掩模层222。然后可将栅极顶部硬掩模层222、虚设电极层218和虚设介电层216图案化以形成虚设栅极堆叠物220，如图4和图5所示。举例而言，图案化工艺可包含光刻工艺(例如光刻或电子束光刻)，光刻工艺可进一步包含光刻胶涂布(例如旋转涂布)、软烤、掩模对准、曝光、曝光后烘烤、光刻胶显影、清洗、烘干(例如旋转烘干及/或硬烤)、其他合适的光刻技术及/或前述的组合。一些实施例中，蚀刻工艺可包含干式蚀刻(例如rie蚀刻)、湿式蚀刻及/或其他蚀刻方法。一些实施例中，栅极顶部硬掩模层222可包含氧化硅层223和氧化硅层223上的氮化硅层224。如图5所示，在鳍状结构212的源极/漏极区212sd上并未设置虚设栅极堆叠物220。
91.请参考图1和图6，方法100包含方框108，在此步骤中，在虚设栅极堆叠物220上沉积顶部间隙物层226。一些实施例中，顶部间隙物层226共形地(conformally)沉积在工件200上，包含在虚设栅极堆叠物220的顶面和侧壁上。为了便于描述在各区上具有实质上均匀的厚度的层，在此可使用“共形”这个术语。顶部间隙物层226可为单层或多层。顶部间隙物层226可包含碳氮化硅、碳氧化硅、碳氮氧化硅或氮化硅。在一些实施方式中，可使用像是cvd工艺、次大气压cvd(sacvd)工艺、ald工艺或其他合适的工艺在虚设栅极堆叠物220上沉积顶部间隙物层226。
92.请参考图1和图7，方法100包含方框110，在此步骤中将鳍状结构212的源极/漏极区212sd凹陷以形成源极/漏极沟槽228。如图7所示，方框110的凹陷步骤可移除顶部间隙物层226朝上的部分，以形成沿着虚设栅极堆叠物220的侧壁设置的顶部间隙物2260。一些实施例中，通过干式蚀刻或合适的蚀刻工艺来蚀刻源极/漏极区212sd未被虚设栅极堆叠物220覆盖的部分，以形成源极/漏极沟槽228。举例而言，干式蚀刻工艺可实施含氧气体、含氟气体(例如cf4、sf6、ch2f2、chf3及/或c2f6)、含氯气体(例如cl2、chcl3、ccl4及/或bcl3)、含溴气体(例如hbr及/或chbr3)、含碘气体、其他合适的气体及/或等离子体，及/或前述的组合。在图7所示的一些实施例中，将鳍状结构212的源极/漏极区212sd凹陷以暴露出牺牲层206和通道层208的侧壁。在一些实施方式中，源极/漏极沟槽228延伸至堆叠物204下并进入基底202。如图7所示，在方框110的步骤中，移除源极/漏极区212sd中的牺牲层206和通道层208，暴露出基底202以及牺牲层206和通道层208的侧壁。
93.请参考图1、图8、图9和图10，方法100包含方框112，在此步骤中形成内间隙物部件234。尽管未明确显示，方框112的操作可包含选择性地和部分地移除牺牲层206以形成内间隙物凹陷230(如图8所示)，在工件200上沉积内间隙物材料232(如图9所示)，以及回蚀刻(etch back)内间隙物材料232以在内间隙物凹陷230内形成内间隙物部件234(图10)。参考图8，在实质上不蚀刻顶部间隙物2260、基底202暴露的部分以及通道层208的情况下，将源极/漏极沟槽228内暴露出的牺牲层206选择性地且部分地凹陷，以形成内间隙物凹陷230。
在通道层208本质上由硅(si)组成且牺牲层206本质上由硅锗(sige)组成的实施例中，可使用选择性湿式蚀刻工艺或选择性干式蚀刻工艺来实施牺牲层206的选择性凹陷。牺牲层206的选择性和部分地凹陷可包含sige氧化工艺，以及接下来进行的sige氧化物移除。在那样的实施例中，sige氧化工艺可包含臭氧的使用。在一些其他的实施例中，选择性干式蚀刻工艺可包含一或多个氟类(fluorine-based)的蚀刻剂的使用，例如氟气或氢氟碳化物(hydrofluorocarbons)。选择性湿式蚀刻工艺可包含apm蚀刻(例如氢氧化铵-过氧化氢-水的混合物)。
94.请参考图9，在形成内间隙物凹陷230之后，在工件200上，包含在内间隙物凹陷230上，沉积内间隙物材料232。内间隙物材料232可包含金属氧化物、氧化硅、碳氮氧化硅、氮化硅、氮氧化硅、富含碳的碳氮氧化硅或低介电常数的介电材料。金属氧化物可包含氧化铝、氧化锆、氧化钽、氧化钇、氧化钛、氧化镧或其他合适的金属氧化物。尽管未明确显示，内间隙物材料232可为单层或多层。在一些实施方式中，内间隙物材料232的沉积可使用cvd、pecvd、sacvd、ald或其他合适的方法。内间隙物材料232沉积在内间隙物凹陷230内以及源极/漏极沟槽228中暴露的通道层208的侧壁上。请参考图10，然后将沉积的内间隙物材料232回蚀刻，从通道层208的侧壁移除内间隙物材料232，以在内间隙物凹陷230内形成内间隙物部件234。在方框112的步骤中，也从栅极顶部硬掩模层222和顶部间隙物2260的顶面及/或侧壁移除内间隙物材料232。在一些实施方式中，方框112实施的回蚀刻操作可包含使用氟化氢(hf)、氟气(f2)、氢(h2)、氨(nh3)、三氟化氮(nf3)或其他氟类的蚀刻剂。
95.如图10所示，每一个内间隙物部件234直接接触凹陷的牺牲层206且设置在两个相邻的通道层208之间。也就是说，内间隙物部件234与通道层208交错。一些实例中，每一个内间隙物部件234沿着x方向的厚度测量在约1nm与约8nm之间。在结束方框112的操作后，通道区212c内的通道层208包含沿着x方向的第一通道宽度c1，且通道构件(也就是通道层208)的外侧末端表面与相邻牺牲层206的外侧末端表面之间的距离定义出沿着x方向的第一ldd接近度l1。一些实例中，第一通道宽度c1在约25nm与约50nm之间，且第一ldd接近度l1可在约6nm与约10nm之间。
96.请参考图1、图11a和图11b，方法100包含方框114，在此步骤中选择性地修整通道层208。图11a和图11b显示两个实施例。在图11a所示的一些实施例中，沿着x方向修整通道层208以形成第一通道层208’，第一通道层208’具有沿着z方向未与顶部间隙物2260重叠的末端表面。换言之，将每一个通道层208的每一个末端修整约6nm至约10nm以达到第二通道宽度c2。消除第一ldd接近度l1，产生第二ldd接近度l2。一些实例中，第二通道宽度c2可在约10nm与约38nm之间，且第二ldd接近度l2可实质上为0。在图11a所示的一些实施例中，可使用第一ldd接近度l1与第二ldd接近度l2之间的差值(即(l1-l2))除以第一ldd接近度l1来计算接近度的推进百分比。在图11a所示的实施例中，接近度的推进比值为100％(即(l1-l2)/l1)。当接近度的推进比值为100％时，接近度降为0，且下方的mbc晶体管的寄生效应可降为0。
97.在图11b所示的一些实施例中，沿着x方向修整通道层208以形成第二通道层208”，第二通道层208”具有沿着z方向与顶部间隙物2260重叠的末端表面。换言之，将每一个通道层208的每一个末端修整约3nm至约5nm以达到第三通道宽度c3。将第一ldd接近度l1切至其原先的数值的一半，结果产生第三ldd接近度l3。一些实例中，第三通道宽度c3可在约16nm
与约44nm之间，且第三ldd接近度l3可在约1nm与约5nm之间。在图11b所示的一些实施例中，可使用第一ldd接近度l1与第三ldd接近度l3之间的差值(即(l1-l3))除以第一ldd接近度l1来计算接近度的推进百分比。在图11b所示的实施例中，接近度的推进比值在约20％与约50％之间(即(l1-l3)/l1)。尽管20％-50％的推进比值并未完全消除下方的mbc晶体管的寄生电阻，但当选择性地减少牺牲层206时，不完全的接近度推进提供了额外的工艺容许度。在一些实施方式中，牺牲层206的选择性移除仍可适度地蚀刻通道层208。不完全的接近度推进提供了缓冲以避免栅极-源极/漏极短路。
98.在一些实施方式中，使用对通道层208的半导体材料具有选择性的各向同性蚀刻来实施方框114的选择性地修整。举例而言，当通道层208由硅形成时，方框114的选择性蚀刻可包含使用四甲基氢氧化铵(tetramethyl ammonium hydroxide；tmah)、氢氧化钾(potassium hydroxide；koh)、乙二胺邻苯二酚(ethylene diamine pyrocatechol；edp)或硝酸和氢氟酸的混合。方框114的步骤中使用的蚀刻剂可各向同性地且选择性地移除通道层208的一部分以对其进行修整。由于方框114的操作的目的将源极/漏极通道构件的接合处推进至更靠近通道区，方框114的操作也可称为接近度推进工艺。
99.请参考图1、图12a和图12b，方法100包含方框116，在此步骤中形成通道延伸部件236e。在图12a和图12b所示的一些实施例中，将半导体层126选择性地沉积在通道层208(包含图12a显示的第一通道层208’和图12b显示的第二通道层208”)的末端表面上，以形成通道延伸部件236e。可使用气相外延(vpe)、超高真空化学气相沉积(ultra-high vacuum cvd，uhv-cvd)、分子束外延(mbe)及/或其他合适的工艺来外延地沉积半导体层236。方框116的外延沉积工艺可使用气态前驱物，气态前驱物将与图12a显示的第一通道层208’和图12b显示的第二通道层208”的末端表面以及基底202的组成相互作用。在一些实施方式中，选择方框116的外延沉积工艺的参数使得半导体层236的沉积对半导体表面具有选择性，前述的半导体表面包含图12a显示的第一通道层208’和图12b显示的第二通道层208”的末端表面以及基底202的表面。如图12a和图12b所示，根据沉积的位置，半导体层236包含接触第一通道层208’和第二通道层208”的末端表面的通道延伸部件236e，以及接触源极/漏极沟槽228中暴露出的基底202的底部部分236b。
100.由于每一个通道延伸部件236e作为通道露出(channel release)的蚀刻停止层和轻掺杂漏极(ldd)部件，因此半导体层236可由比源极/漏极部件较耐蚀刻的掺杂半导体材料形成。在期望形成p型mbc装置的实施例中，半导体层236可包含掺杂像是硼(b)的p型杂质的硅(si)。举例而言，半导体层236可包含掺硼的硅(si:b)。在期望形成n型mbc装置的实施例中，半导体层236可包含掺杂像是碳(c)、磷(p)或前述两者的n型杂质的硅(si)。举例而言，半导体层236可包含掺碳和磷的硅(si:c:p)。要注意的是，半导体层236无锗含量以具有较佳的耐蚀性。虽然半导体层236中的锗含量有助于使通道构件应变以提高空穴迁移率，然而锗的存在可能使通道延伸部件236e蚀刻较快。与锗相反，硼(b)和碳(c)的掺杂可提高半导体层236的耐蚀性。另外，碳(c)的掺杂可避免或减缓磷(p)向外扩散进入通道区。通道延伸部件236e作为轻掺杂漏极(ldd)部件且可称为ldd部件。
101.当由掺硼的硅(si:b)形成半导体层236以实施p型mbd晶体管时，半导体层236可包含在约3x10
20
atoms/cm3与约3x10
21
atoms/cm3之间的硼掺质浓度。当硼的浓度低于3x10
20
atoms/cm3时，通道延伸部件236e可能会增加电阻，这是不期望发生的。3x10
21
atoms/
state current))。
105.在形成n型mbc晶体管的一些实施例中，第一外延层238包含硅(si)并经n型掺质(例如磷(p)或砷(as))的掺杂。当n型掺质为磷(p)时，第一外延层238中的n型掺质浓度可在约1x10
19
atoms/cm3与约9x10
20
atoms/cm3之间。这样的磷掺质浓度范围并不是没有价值的。当第一外延层238内的磷掺质浓度小于约9x10
20
atoms/cm3时，第一外延层238的电阻可能会无法产生令人满意的驱动电流(即导通状态电流)。当第一外延层238内的磷掺质浓度大于约9x10
20
atoms/cm3时，可能增加漏极导致势垒降低(drain-induced barrier lowering，dibl)或漏电流的可能性。当n型掺质为砷(as)时，第一外延层238中的n型掺质浓度可在约1x10
19
atoms/cm3与约2x10
21
atoms/cm3之间。这样的砷掺质浓度范围并不是没有价值的。当第一外延层238内的砷掺质浓度小于约1x10
19
atoms/cm3时，第一外延层238的电阻可能会无法产生令人满意的驱动电流(即导通状态电流)。当第一外延层238内的磷掺质浓度大于约2x10
21
atoms/cm3时，可能增加漏极导致势垒降低(dibl)或漏电流的可能性。
106.请参考图1、图14a和图14b，方法100包含方框120，在此步骤中在第一外延层238上沉积第二外延层240。一些实施例中，可在第一外延层238上外延地且选择性地沉积第二外延层240。方框120的合适的外延工艺包含气相外延(vpe)、超高真空化学气相沉积(uhv-cvd)、分子束外延(mbe)及/或其他合适的工艺。方框120的外延成长工艺可使用气态前驱物，气态前驱物将与第一外延层238的组成相互作用。得以使第二外延层240在暴露出来的内间隙物部件234上过度成长并合并且实质上填充源极/漏极沟槽228。在图14a和图14b所示的一些实施方式中，第二外延层240通过第一外延层238与半导体层236分离或隔开。当最底部的内间隙物部件234由第一外延层238所覆盖时，第二外延层240与最底部的内间隙物部件234隔开。第二外延层240接触其他的内间隙物部件234。
107.在期望形成p型mbc晶体管的一些实施例中，第二外延层240包含硅锗(sige)并经p型掺质(例如硼(b)或镓(ga))的掺杂。第二外延层240作为低电阻层且包含与第一外延层238相比较高的掺杂浓度。在这些实施例中，第二外延层240中的硼掺杂浓度可在约5x10
20
atoms/cm3与约2x10
21
atoms/cm3之间。当第二外延层240中的硼掺杂浓度小于7x10
20
atoms/cm3时，第二外延层240可能不够导电，以致于无法达到令人满意的驱动电流(即导通状态电流)。再者，第二外延层240中的硼溶解度可避免硼的掺杂浓度超过1.3x10
21
atoms/cm3。与第一外延层238相比，第二外延层240包含较大的锗含量以提高对第一通道层208’或第二通道层208”的应变。在一些实施方式中，第二外延层240包含在约37％与约55％之间的锗含量，以及在约45％与约63％之间的硅含量。要注意的是，第二外延层240中锗含量的提高可促进硅化物的形成。
108.在期望形成n型mbc晶体管的一些实施例中，第二外延层240包含硅(si)并经n型掺质(例如磷(p)或砷(as))的掺杂。由于第二外延层240作为低电阻层的缘故，第二外延层240包含的掺杂浓度大于第一外延层238的掺杂浓度。当n型掺质为磷时，第二外延层240中的n型掺杂浓度可在约1x10
21
atoms/cm3与约5x10
21
atoms/cm3之间。当第二外延层240内的磷掺杂浓度小于约1x10
21
atoms/cm3时，第二外延层240可能不够导电，以致于无法达到令人满意的驱动电流(即导通状态电流)。再者，第二外延层240中的磷(p)溶解度可避免磷的掺杂浓度超过5x10
21
atoms/cm3。
109.虽然未明确示出于附图中，方法100可选地包含在第二外延层240上形成第三外延
层的步骤。第三外延层可作为避免对第二外延层240造成不期望的损害的蚀刻停止层。当期望形成p型mbc晶体管时，第三外延层可包含掺杂硼(b)的富含硅的硅锗(sige)或硅(si)。当期望形成n型mbc晶体管时，第三外延层可包含未经掺杂的硅(si)。
110.如图14a和图14b所示，第一外延层238、第二外延层240和第三外延层(若有形成的话)可一起称为源极/漏极部件242。
111.请参考图1、图15a和图15b，方法100包含方框122，在退火工艺300中对工件200进行退火。在一些实施方式中，退火工艺300可包含快速热退火(rapid thermal anneal，rta)工艺、激光尖峰退火(laser spike anneal)工艺、快闪热退火(flash anneal)工艺或加热炉退火(furnace anneal)工艺。退火工艺300可包含在约900℃与约1000℃之间的尖峰退火温度。在这些实施方式中，可维持持续几秒或几微秒的尖峰退火温度。在整个退火工艺300中，可获得半导体主体(例如为硅(si)或硅锗(sige))内的掺质(例如p型掺质硼(b)或n型掺质磷(p))的期望电子贡献。退火工艺300可产生空位，空位能促进p型掺质从填隙位置移动至替代晶格位置，并减少半导体主体的晶格内的损害或缺陷。
112.请参考图1、图16a-图17a和图16b-图17b，方法100包含方框124，在此步骤中移除虚设栅极堆叠物220。方框124的操作可包含在工件200上沉积接触蚀刻停止层(contact etch stop layer；cesl)244(如图16a和图16b所示)，在接触蚀刻停止层244上沉积层间介电(interlayer dielectric，ild)层246(如图16a和图16b所示)，以及移除虚设栅极堆叠物220(如图17a和图17b所示)。现在请参考图16a和图16b，在沉积层间介电层246之前先沉积接触蚀刻停止层244。一些范例中，接触蚀刻停止层244包含氮化硅、氮氧化硅及/或其他本技术领域中已知的材料。接触蚀刻停止层244的形成可通过ald、等离子体辅助化学气相沉积(plasma-enhanced chemical vapor deposition；pecvd)工艺及/或其他合适的沉积工艺。然后在接触蚀刻停止层244上沉积层间介电层246。一些实施例中，层间介电层246包含的材料例如为四乙氧基硅烷(tetraethylorthosilicate，teos)氧化物、未经掺杂的硅酸盐玻璃或经掺杂的氧化硅，像是硼磷硅酸盐玻璃(borophosphosilicate glass；bpsg)、熔融硅石玻璃(fused silica glass；fsg)、磷硅酸盐玻璃(phosphosilicate glass；psg)、掺硼硅玻璃(boron doped silicon glass；bsg)及/或其他合适的介电材料。层间介电层246的沉积可通过pecvd工艺或其他合适的沉积技术。一些实施例中，在形成层间介电层246之后，可对工件200进行退火以提高层间介电层246的完整性。如图16a和图16b所示，可将接触蚀刻停止层246直接设置在第二外延层240的顶面或第三外延层(若有形成的话)的顶面上。
113.仍请参考图16a和图16b，在沉积接触蚀刻停止层244和层间介电层246之后，可通过平坦化工艺将工件200平坦化以暴露出虚设栅极堆叠物220。举例而言，平坦化工艺可包含化学机械平坦化(chemical mechanical planarization，cmp)工艺。虚设栅极堆叠物220的暴露可允许虚设栅极堆叠物220的移除，如图17a和图17b所示。一些实施例中，虚设栅极堆叠物220的移除结果在通道区212c上形成栅极沟槽248。虚设栅极堆叠物220的移除可包含对虚设栅极堆叠物220的材料具有选择性的一或多个蚀刻工艺。举例而言，虚设栅极堆叠物220的移除可使用对虚设栅极堆叠物220具有选择性的选择性湿式蚀刻、选择性干性蚀刻或前述组合来实施。在移除虚设栅极堆叠物220之后，通道区212c中的通道层208和牺牲层206的侧壁暴露于栅极沟槽248中。
114.请参考图1、图18a和图18b，方法100包含方框126，在此步骤中将通道层208(包含
图18a显示的第一通道层208’和图18b显示的第二通道层208”)露出(release)以作为通道构件2080。请参考图18a和图18b，在移除虚设栅极堆叠物220以形成栅极沟槽248之后，方法100选择性地移除通道区212c中在通道层208之间的牺牲层206。牺牲层206的选择性移除将图18a中的第一通道层208’露出以形成第一通道构件2080，以及将图18b中的第二通道层208”露出以形成第二通道构件2082。牺牲层206的选择性移除也在第一通道构件2080之间或在第二通道构件2082之间留下空间250。可通过选择性干式蚀刻、选择性湿式蚀刻或其他选择性蚀刻工艺来实施牺牲层206的选择性移除。选择性干式蚀刻工艺的范例可包含使用一或多个氟类的蚀刻剂，例如氟气或氢氟碳化合物。选择性湿式蚀刻工艺的范例可包含apm蚀刻(例如氢氧化铵-过氧化氢-水的混合物)。
115.请参考图1、图19a和图19b，方法100包含方框128，在此步骤中形成栅极结构252。方法100可包含进一步的工艺以形成栅极结构252，栅极结构252环绕图19a的每一个第一通道构件2080或图19b的每一个第二通道构件2082。一些实施例中，栅极结构252形成在栅极沟槽248内且进入将牺牲层206移除而留下的空间250内。栅极结构252包含栅极介电层254和在栅极介电层254上的栅极电极层256。一些实施例中，尽管未明确显示于图中，栅极介电层254包含设置在第一通道构件2080或第二通道构件2082上的界面层，以及在界面层上的高介电常数栅极介电层。在此使用和描述的高介电常数(high-k)介电材料包含具有高介电常数的介电材料，例如高于热氧化硅的介电常数(～3.9)。界面层可包含像是氧化硅、铪硅酸盐或氮氧化硅的介电材料。界面层的形成可使用化学氧化、热氧化、原子层沉积(ald)、化学气相沉积(cvd)及/或其他合适的方法。高介电常数栅极介电层可包含氧化铪。或者，高介电常数栅极介电层可包含其他高介电常数的介电材料，例如氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o5)、氧化铪硅(hfsio4)、氧化锆(zro2)、氧化锆硅(zrsio2)、氧化镧(la2o3)、氧化铝(al2o3)、氧化锆(zro)、氧化钇(y2o3)、srtio3(sto)、batio3(bto)、bazro、氧化铪镧(hflao)、氧化镧硅(lasio)、氧化铝硅(alsio)、氧化铪钽(hftao)、氧化铪钛(hftio)、(ba,sr)tio3(bst)、氮化硅(sin)、氮氧化硅(sion)、前述的组合或其他合适的材料。可通过ald、物理气相沉积(physical vapor deposition，pvd)、cvd、氧化及/或其他合适的方法来形成高介电常数栅极介电层。
116.栅极结构252的栅极电极层256可包含单层或多层结构，例如具有选定功函数以增加装置效能的金属层(功函数金属层)、衬层、润湿层、粘着层、金属合金或金属硅化物的各种组合。举例来说，栅极电极层256可包含氮化钛(tin)、钛铝(tial)、氮化钛铝(tialn)、氮化钽(tan)、钽铝(taal)、氮化钽铝(taaln)、碳化铝钽(taalc)、碳氮化钽(tacn)、铝(al)、钨(w)、镍(ni)、钛(ti)、钌(ru)、钴(co)、铂(pt)、碳化钽(tac)、氮化硅钽(tasin)、铜(cu)、其他耐火金属或其他合适的金属材料，或者前述的组合。在各种实施例中，栅极电极层256的形成可通过ald、pvd、cvd、电子束蒸镀或其他合适的工艺。在各种实施例中，可实施cmp工艺，移除过量的材料以提供栅极结构252实质上平坦的顶面。
117.请参考图19a和图19b。在结束方框128的操作之后，实质上形成mbc晶体管260。如上所述，mbc晶体管260可为n型或p型。在图19a所示的一些实施例中，mbc晶体管260包含沿着垂直于基底202的z方向上垂直堆叠物的第一通道构件2080。在图19b所示的一些实施例中，mbc晶体管260包含沿着垂直于基底202的z方向上垂直堆叠物的第二通道构件2082。每一个第一通道构件2080或第二通道构件2082皆由栅极结构252所环绕。第一通道构件2080
和第二通道构件2082在两个源极/漏极部件242之间沿着x方向延伸。每一个源极/漏极部件242包含第一外延层238、第二外延层240和第三外延层(若有形成的话)。图19a中的第一通道构件2080和图19b中的第二通道构件2082通过通道延伸部件236e与源极/漏极部件242接合，且通道延伸部件236e作为ldd部件。第一通道构件2080与第二通道构件2082沿着x方向的长度不同。在图19a所示的一些实施例中，mbc晶体管260包含第二ldd接近度l2，其中第一通道构件2080与通道延伸部件236e之间的接合处重叠栅极结构252的垂直投影。也就是说，第二ldd接近度l2可实质上为0。在图19b所示的一些实施例中，mbc晶体管260包含第三ldd接近度l3，其中第二通道构件2082与通道延伸部件236e之间的接合处掉出栅极结构252的垂直投影外。也就是说，第二通道构件2082与通道延伸部件236e之间的接合处落在顶部栅极间隙物2260的垂直投影内。一些实例中，第三ldd接近度l3可在约1nm与约5nm之间。
118.尽管并非用以限定本发明实施例，本发明实施例的一或多个实施形态提供半导体装置及其形成方法的许多益处。举例而言，本发明实施例的实施形态提供包含在通道构件与源极/漏极部件之间延伸的通道延伸部件的mbc晶体管。通道延伸部件作为轻掺杂漏极(ldd)部件，并起到降低寄生电阻的作用。
119.在一示范方式中，本发明实施例关于半导体结构。半导体结构包含第一通道构件和设置在第一通道构件上的第二通道构件，耦接至第一通道构件的第一通道延伸部件，耦接至第二通道构件的第二通道延伸部件，以及设置在第一通道延伸部件与第二通道延伸部件之间的内部间隙物部件。
120.一些实施例中，第一通道构件和第二通道构件包含硅锗，且第一通道延伸部件和第二通道延伸部件包含硅和p型掺质。一些实施方式中，第一通道构件和第二通道构件包含硅，且第一通道延伸部件和第二通道延伸部件包含硅和n型掺质。一些实例中，半导体结构还包含源极/漏极部件，接触第一通道延伸部件、内间隙物部件和第二通道延伸部件。一些实施例中，第一通道构件和第二通道构件沿着一方向纵向地延伸。第一通道延伸部件沿着前述的方向夹设于第一通道构件与源极/漏极部件之间。第二通道延伸部件沿着前述的方向夹设于第二通道构件与源极/漏极部件之间。一些实施方式中，半导体结构还包含环绕第一通道构件和第二通道构件的栅极结构，以及沿着栅极结构的侧壁延伸的顶部间隙物。第二通道延伸部件夹设于内间隙物部件与顶部间隙物之间。一些实施例中，栅极结构与第一通道延伸部件和第二通道延伸部件隔开。一些实施例中，第二通道构件的一部分夹设于内间隙物部件与顶部间隙物之间。
121.在另一示范方式中，本发明实施例关于半导体装置。半导体装置包含第一源极/漏极部件和第二源极/漏极部件，纵向地延伸于第一源极/漏极部件与第二源极/漏极部件之间的通道构件，夹设于通道构件与第一源极/漏极部件之间的第一通道延伸部件，夹设于通道构件与第二源极/漏极部件之间的第二通道延伸部件，设置在第一通道延伸部件上的顶部间隙物，以及设置在第一通道延伸部件下的内间隙物部件。
122.一些实施例中，通道构件包含硅锗，且第一通道延伸部件和第二通道延伸部件包含硅和p型掺质。一些实施方式中，通道构件的一部分在顶部间隙物与内间隙物部件之间延伸。一些实例中，第一源极/漏极部件设置在基底上，第一源极/漏极部件包含底部外延层、底部外延层上的第一外延层，以及第一外延层上的第二外延层，且底部外延层的组成与第一通道延伸部件和第二通道延伸部件的组成相同。一些实施例中，底部外延层包含第一锗
含量，第一外延层包含第二锗含量，第二外延层包含第三锗含量。第三锗含量大于第二锗含量，且第二锗含量大于第一锗含量。一些实施例中，第一锗含量实质上为0。一些实施方式中，底部外延层包含第一p型掺质浓度，第一外延层包含第二p型掺质浓度，第二外延层包含第三p型掺质浓度，第一p型掺质浓度大于第二p型掺质浓度，且第三p型掺质浓度大于第一p型掺质浓度。
123.在又一示范方式中，本发明实施例关于方法。方法包含在基底上形成堆叠物，其中堆叠物包含由多个硅锗层交错的多个硅层，从堆叠物和基底形成鳍状结构，鳍状结构包含通道区和源极/漏极区，在鳍状结构的通道区上形成虚设栅极堆叠物，在虚设栅极堆叠物上沉积顶部间隙物，将源极/漏极区凹陷以形成源极/漏极沟槽，源极/漏极沟槽暴露出多个硅层和多个硅锗层的侧壁，将多个硅锗层选择性地且部分地凹陷以形成多个内间隙物凹陷，在多个内间隙物凹陷内形成多个内间隙物部件，选择性地修整多个硅层以形成多个末端表面，在前述的末端表面上选择性地沉积半导体层，在源极/漏极沟槽内形成源极/漏极部件，源极/漏极部件接触半导体层和多个内间隙物部件，在形成源极/漏极部件之后，移除虚设栅极堆叠物，露出通道区中的多个硅层作为多个通道构件，以及形成栅极结构围绕多个通道构件中的每一个。
124.一些实施例中，半导体层包含硅和p型掺质。一些实施例中，选择性地沉积半导体层将半导体层沉积在源极/漏极沟槽的多个末端表面和底面上，而非在多个内间隙物部件上。一些实施方式中，在选择性地沉积半导体层之后，半导体层的一部分设置在顶部间隙物与多个内间隙物部件中的一个之间。一些实施例中，在选择性地沉积半导体层之后，半导体层的一部分设置在多个内间隙物部件中的两者之间。
125.前述内文概述了许多实施例的部件，以使本技术领域中技术人员可以更佳地了解本发明实施例的各种方式。本技术领域中技术人员应可理解他们可使用本发明实施例为基础来设计或修改其他工艺及结构，以达到相同的目的及/或达到与在此介绍的实施例相同的优点。本技术领域中技术人员也应了解这些相等的架构并未背离本发明实施例的精神与范围。而在不背离本发明实施例的精神与范围的前提下，他们可对本文进行各种改变、替换或变更。