数字-时间转换器电路及操作其的方法与流程

数字-时间转换器电路及操作其的方法
1.本技术要求于2020年6月8日提交的题为“high linearity dtc based on capacitive dac charging(基于电容式dac充电的高线性度dtc)”的第63/036,307号美国临时申请的优先权和权益，该美国临时申请的全部内容通过引用包含于此。
技术领域
2.本公开的一个或多个示例实施例的各方面涉及数字-时间转换器及驱动数字-时间转换器的方法。


背景技术：

3.数字-时间转换器(dtc)通过使用数字控制字调整信号路径的传播延迟来将数字信号转换为时间间隔信号。dtc可以用在各种应用(例如，诸如，分数n锁相环设计、时间交织模数转换器(adc)、时间校准等)中。
4.通常，dtc通过根据电流源对充电电容器进行充电或者通过电阻器和电容器充电来生成电压斜坡，并且输出具有与数字控制字对应的延迟的输出电压。例如，dtc可以(诸如在可变斜率dtc的情况下)通过改变电压斜坡的斜率来产生延迟，或者可以(诸如在恒定斜率dtc的情况下)通过改变起始电压同时电压斜坡的斜率保持恒定或基本恒定来产生延迟。其中，由于恒定斜率dtc可以避免由不同输入斜率引起的不同检测器延迟，所以恒定斜率dtc可以具有比可变斜率dtc的理论线性度改善的理论线性度。
5.在该背景技术部分中公开的以上信息是为了增强对本公开的背景技术的理解，因此，以上信息可以包含不构成现有技术的信息。


技术实现要素：

6.本公开的一个或多个示例实施例涉及一种数字-时间转换器(dtc)，并且更具体地，涉及一种具有数模转换器(dac)的dtc，该数模转换器被配置为作为dac并且作为dtc的充电电容器进行操作。
7.本公开的一个或多个示例实施例涉及一种用于驱动dtc的方法。
8.根据本公开的一个或多个示例实施例，一种数字-时间转换器(dtc)电路包括：数模转换器(dac)电路，连接到第一节点；第一开关，连接在第一电源与第二节点之间，并且被配置为根据第一开关信号将充电电流提供给第二节点；以及第二开关，连接在第一节点与第二节点之间，并且被配置为根据第二开关信号将dac电路电连接到第二节点。dac电路被配置为在第一开关信号和第二开关信号具有有效电平以将第一开关和第二开关接通时的第一dtc操作阶段期间被充电以生成与充电电流对应的电压斜坡，并且在第一开关信号和第二开关信号具有无效电平以将第一开关和第二开关关断时的第二dtc操作阶段期间根据输入控制字生成输入控制字相关电压。
9.在示例实施例中，dtc电路还可以包括：第三开关，连接在第二节点与具有与第一电源的电平不同的电平的第二电源之间，第三开关被配置为根据第三开关信号对第二节点
进行放电；以及延迟元件，连接在第二节点与dtc电路的输出节点之间。第三开关可以被配置为在第二dtc操作阶段期间根据第三开关信号的有效电平而接通，并且在第一dtc操作阶段期间根据第三开关信号的无效电平而关断。
10.在示例实施例中，延迟元件可以包括：多个串联连接的反相器，连接在第二节点与输出节点之间；以及电容器，连接在输出节点与第二电源之间。
11.在示例实施例中，dac电路可以被配置为在第一开关可以根据第一开关信号的无效电平而关断、第二开关可以根据第二开关信号的有效电平而接通以及第三开关可以根据第三开关信号的无效电平而关断时的第三dtc操作阶段期间将输入控制字相关电压提供给第二节点，以通过电荷共享将输入控制字相关电压传送到第二节点作为最终起始电压。
12.在示例实施例中，延迟元件可以被配置为根据第二节点处的最终起始电压在输出节点处输出延迟的输出信号。
13.在示例实施例中，延迟元件可以被配置为在下一dtc操作周期期间在输出节点处输出延迟的输出信号。
14.在示例实施例中，dac电路可以包括：第四开关，连接在第一节点与参考电压源之间，并且被配置为根据第四开关信号将第一节点连接到参考电压源；以及电容器阵列，包括连接在第一节点与复位信号线之间的多个并联连接的电容器。电容器阵列可以被配置为在第二dtc操作阶段的第四开关信号具有有效电平以将第四开关接通时的第一dac操作阶段期间生成输入控制字相关电压。
15.在示例实施例中，dac电路还可以包括在所述多个并联连接的电容器与复位信号线之间与所述多个并联连接的电容器分别串联连接的多个与逻辑门，所述多个与逻辑门中的每个与逻辑门的第一输入被配置为接收输入控制字的对应位，并且所述多个与逻辑门中的每个与逻辑门的第二输入连接到复位信号线。
16.在示例实施例中，所述多个与逻辑门中的每个与逻辑门可以被配置为根据由复位信号线提供的复位信号将输入控制字的对应位提供给所述多个并联连接的电容器中的对应电容器。
17.在示例实施例中，dtc电路还可以包括：第三开关，连接在第二节点与具有与第一电源的电平不同的电平的第二电源之间，第三开关被配置为根据第三开关信号对第二节点进行放电；以及时序电路，被配置为根据第三开关信号来生成第四开关信号和复位信号。
18.根据本公开的一个或多个示例实施例，一种操作包括连接到第一节点的数模转换器(dac)电路、连接在第一电源与第二节点之间的第一开关以及连接在第一节点与第二节点之间的第二开关的数字-时间转换器(dtc)电路的方法包括：提供充电电流以流过第一开关和第二开关，以在第一开关和第二开关接通的第一dtc操作阶段期间对dac电路进行充电；以及在第一开关和第二开关关断的第二dtc操作阶段期间，根据输入控制字在dac电路中生成输入控制字相关电压。
19.在示例实施例中，dtc电路还可以包括连接在第二节点与第二电源之间的第三开关，第二电源具有与第一电源的电平不同的电平，并且所述方法还可以包括：在第三开关接通的第二dtc操作阶段期间对第二节点处的电压进行放电。
20.在示例实施例中，所述方法还可以包括：在第一开关关断、第二开关接通并且第三开关关断时的第三dtc操作阶段期间，通过电荷共享将输入控制字相关电压提供给第二节
点作为最终起始电压。
21.在示例实施例中，dtc电路还可以包括连接在第二节点与dtc电路的输出节点之间的延迟元件，并且所述方法还可以包括：由延迟元件根据第二节点处的最终起始电压在输出节点处输出延迟的输出信号。
22.在示例实施例中，延迟的输出信号可以由延迟元件在下一dtc操作周期期间在输出节点处输出。
23.在示例实施例中，dac电路可以包括第四开关和电容器阵列，第四开关连接在第一节点与参考电压源之间，电容器阵列包括连接在第一节点与复位信号线之间的多个并联连接的电容器，并且将充电电流提供给dac电路的步骤可以包括：将第四开关关断，以将并联连接的电容器中的每个电容器的顶板与参考电压源电断开；根据复位信号的无效电平将并联连接的电容器中的每个电容器的底板连接到地；以及将与充电电流对应的电压充入并联连接的电容器中。
24.在示例实施例中，生成输入控制字相关电压的步骤可以包括：将第四开关接通以将并联连接的电容器中的每个电容器的顶板电连接到参考电压源；根据复位信号的有效电平，将输入控制字的对应位提供给并联连接的电容器的底板；将第四开关关断；将并联连接的电容器的底板复位；以及在并联连接的电容器的顶板处生成输入控制字相关电压。
25.根据本公开的一个或多个示例实施例，一种数字-时间转换器(dtc)电路包括：时序电路，被配置为生成第一开关信号、第二开关信号和第三开关信号；数模转换器(dac)电路，连接到第一节点；以及镜像和开关电路，包括：第一开关，连接在第一电源与第二节点之间，并且被配置为根据第一开关信号被控制以生成充电电流，第二开关，连接在第一节点与第二节点之间，并且被配置为根据第二开关信号被控制以将dac电路电连接到第二节点，第三开关，连接在第二节点与具有与第一电源的电平不同的电平的第二电源之间，并且被配置为根据第三开关信号被控制以对第二节点处的电压进行放电，以及延迟元件，连接在第二节点与dtc电路的输出节点之间，并且被配置为根据第二节点处的起始电压来生成延迟的输出信号。dac电路被配置为在第一开关信号和第二开关信号具有有效电平以将第一开关和第二开关接通时的第一dtc操作阶段期间被充电以生成与充电电流对应的电压斜坡，并且在第一开关信号和第二开关信号具有无效电平以将第一开关和第二开关关断时的第二dtc操作阶段期间根据输入控制字来生成输入控制字相关电压。
26.在示例实施例中，dac电路可以包括：第四开关，连接在第一节点与参考电压源之间，并且被配置为根据由时序电路生成的第四开关信号将第一节点连接到参考电压源；电容器阵列，包括连接在第一节点与复位信号线之间的多个并联连接的电容器；多个与逻辑门，在所述多个连接的电容器与复位信号线之间与所述多个并联连接的电容器分别串联连接；所述多个与逻辑门中的每个与逻辑门的第一输入，被配置为接收输入控制字的对应位；以及所述多个与逻辑门中的每个与逻辑门的第二输入，连接到复位信号线以接收复位信号。每个与逻辑门可以被配置为根据复位信号线的电平将输入控制字的对应位选择性地提供给连接的电容器中的对应电容器。
27.在示例实施例中，时序电路可以被配置为根据单个输入时钟来生成第一开关信号、第二开关信号和第三开关信号中的每个，并且根据第三开关信号生成第四开关信号和复位信号中的每个。
附图说明
28.根据以下参照附图对说明性、非限制性示例实施例的详细描述，将更清楚地理解本公开的以上和其他方面和特征。
29.图1是根据本公开的一个或多个示例实施例的包括数字-时间转换器的分数n锁相环电路的框图。
30.图2是根据本公开的一个或多个示例实施例的数字-时间转换器的框图。
31.图3是图2中示出的数字-时间转换器的镜像和开关电路的示意性电路图。
32.图4是图2中示出的数字-时间转换器的电容式数模转换器的示意性电路图。
33.图5是示出根据本公开的一个或多个示例实施例的用于驱动数字-时间转换器的各种信号的信令图(signaling diagram)。
34.图6是用于生成用于驱动图2中示出的数字-时间转换器的不同时钟信号的时序电路的示意性电路图。
具体实施方式
35.在下文中，将参照附图更详细地描述示例实施例，其中，同样的附图标记始终表示同样的元件。然而，本公开可以以各种不同的形式实施，并且不应被解释为仅限于在这里示出的实施例。相反，这些实施例是作为示例提供的，使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达本公开的方面和特征。因此，可以不描述本领域普通技术人员为了完全理解本公开的方面和特征而不是必需的处理、元件和技术。除非另有说明，否则在整个附图和书面描述中，同样的附图标记表示同样的元件，因此，可以不重复其描述。
36.恒定斜率dtc可以具有当与可变斜率dtc的线性度相比时的改善的线性度。例如，当通过改变电压斜坡的斜率来产生延迟时，由于生成延迟的延迟元件的有限增益限制，延迟元件(例如，比较器、反相器等)的斜率也可以是可变的。因此，由延迟元件生成的延迟会与预期延迟(例如，与数字控制字对应的延迟)不同。另一方面，当通过改变起始电压来产生延迟，使得彼此具有恒定或基本恒定比率的斜坡电压被施加到延迟元件时，即使当斜坡电压具有彼此不同的起始电压时，延迟元件的斜率也可以是恒定的或基本恒定的。因此，恒定斜率dtc可以具有当与可变斜率dtc的线性度相比时的改善的线性度。
37.通常，恒定斜率dtc可以包括用于根据输入数字控制字生成不同起始电压的数模转换器(dac)，以及连接到dac的输出以通过电流源(例如，恒定电流源或参考电流源)充电的单独的充电电容器。充电电容器可以根据由dac(基于输入数字控制字)生成的起始电压进一步充电或放电，以生成具有恒定或基本恒定斜率的斜坡电压，使得延迟元件的输出根据不同的数字码在不同的时刻开关。然而，当dtc包括单独的充电电容器时，会增大dtc的外形(例如，形状因子)，特别是在需要大充电电容器来抑制噪声的超低噪声应用中(例如，诸如，在支持qam64或更高通信标准的5g通信系统中)。
38.根据本公开的一个或多个示例实施例，数字-时间转换器(dtc)可以包括电容式数模转换器(cdac)。cdac可以生成输入控制字相关电压，使得合适的起始电压可以被生成以提供延迟可编程性，并且cdac可以进一步用作根据电流源(例如，恒定电流源或参考电流源)充电(例如，通过电流源充电)的dtc的充电电容器，使得具有恒定或基本恒定斜率的合适的斜坡电压可以被生成。由于可以省略用于单独的充电电容器的空间，因此，dtc的外形
可以减小。
39.在一些实施例中，因为cdac可以用作dac和充电电容器两者，所以可以降低dtc电路的复杂性，并且可以改善线性度。例如，因为包括单独的充电电容器的dtc可能需要复杂的开关方法和拓扑来控制dac操作和单独的充电电容器的充电，其中，包括单独的充电电容器的dtc的额外开关也可能通过电荷注入、时钟馈通等成为非线性度和相位噪声的源，所以通过降低dtc电路及其驱动方法的复杂性，可以(例如，通过减少非线性源(诸如，复杂开关、电荷注入、时钟馈通等))改善整个dtc电路的线性度。
40.图1是根据本公开的一个或多个示例实施例的包括数模转换器的分数n锁相环设计的框图。图1中示出的分数n锁相环(pll)设计可以是可能期望高线性度dtc的应用的示例。
41.根据本公开的一个或多个示例实施例，在基于dtc的分数n pll设计中，dtc可以用于消除源自分频比的抖动的量化噪声。例如，dtc可以生成从输入clkref到输出clkdtc的延迟，该延迟可以由与分频器相同的σδ(sigma delta)调制器(sdm)码来控制。通常，在基于dtc的分数n pll设计中，dtc线性度可以控制分数n杂散电平，分数n杂散电平可能落入根据频率控制字(fcw)的频带中。因此，如果dtc线性度不够高(例如，是非线性的)，则当分数n杂散电平落在频带中时，dtc会使总积分相位噪声数劣化，这在5g通信系统(例如，特别是支持qam64或甚至更高的通信标准的通信系统)中不能够被容忍。在一个示例中，在图1中，clkb可表示反馈时钟，vctrl可表示vco的控制电压，clkvco可表示由压控振荡器生成的时钟信号，nvid可表示多模分频器的分频比，фe(n)可表示量化误差，vco可表示压控振荡器。
42.根据本公开的一个或多个示例实施例，可以提供具有改善的线性度和相位噪声的恒定斜率dtc，使得dtc可以改善分数n pll系统的性能，但是本公开不限于此。换句话说，虽然在图1中，dtc被示出为分数n pll设计的一部分，但是本公开不限于此，并且根据本公开的一个或多个示例实施例的dtc可以用在根据输入控制字要求或期望可编程时间延迟的任何合适的应用中。
43.图2是根据本公开的一个或多个示例实施例的数字-时间转换器的框图。
44.参考图2，根据本公开的一个或多个示例实施例的dtc电路200可以包括时序电路202、镜像和开关电路204以及电容式数模转换器(cdac)电路206。时序电路202可以接收输入时钟clk_in，并且可以根据单个输入时钟clk_in来生成可以用作针对dtc电路200的不同开关的时钟信号的各种控制信号(例如，开关信号、dac操作控制信号等)。例如，在一些实施例中，时序电路202可以生成用于控制第一开关sw1的第一开关信号ss1、用于控制第二开关sw2的第二开关信号ss2和用于控制第三开关sw3的第三开关信号ss3。第一开关sw1、第二开关sw2和第三开关sw3可以控制dtc电路200的各种操作。因此，可以提供使用单个输入时钟clk_in来生成用于控制dtc电路200的开关信号ss1、ss2和ss3的简单时序控制方法。然而，本公开不限于此，并且由时序电路202生成的各种信号中的任何一个或多个可以基于单独的信号(例如，单独的时钟信号)。镜像和开关电路204可以包括第一开关sw1、第二开关sw2和第三开关sw3，并且可以根据基于输入控制字相关电压生成的起始电压来生成延迟的输出电压或信号dtc_out。镜像和开关电路204可以提供充电电流以对cdac 206进行充电，并且cdac206可以根据输入控制字cword_in生成并提供输入控制字相关电压(v(out))。在一些实施例中，输入控制字相关电压可以被提供给镜像和开关电路204(例如，与镜像和开关
电路204共享电荷)，使得可以在镜像和开关电路204的延迟元件的输入处生成合适的起始电压。延迟元件可以生成延迟的输出电压或信号dtc_out，延迟的输出电压或信号dtc_out可以根据起始电压被延迟，使得实际生成的延迟基于起始电压。因此，可以提供根据输入控制字cword_in相对于输入时钟clk_in具有延迟的合适的输出电压或信号dtc_out。
45.例如，在一些实施例中，dtc电路200的操作可以包括3个dtc操作阶段(即，第一dtc操作阶段(例如，充电阶段)、第二dtc操作阶段(例如，dac操作阶段)和第三dtc操作阶段(例如，电荷共享阶段))。在第一dtc操作阶段(例如，充电阶段)期间，镜像和开关电路204可以根据电流源(例如，恒定电流源或参考电流源)对cdac 206进行充电。在第二dtc操作阶段(例如，dac操作阶段)期间，cdac 206可以与镜像和开关电路204电隔离，并且可以在包括第一dac操作阶段(例如，复位阶段)和第二dac操作阶段(例如，转换阶段)的两个dac操作阶段中操作。在第一dac操作阶段期间，cdac 206可以根据输入控制字cword_in来生成并存储输入控制字相关电压，并且在第二dac操作阶段期间，cdac 206可以转换并输出输入控制字相关电压。在第三dtc操作阶段(例如，电荷共享阶段)期间，cdac 206可以电连接到镜像和开关电路204，以向镜像和开关电路204提供(例如，电荷共享)输入控制字相关电压，使得可以根据输入控制字相关电压(例如，在电荷共享之后)生成合适的起始电压。因此，可以省略单独的充电电容器，并且可以减小dtc的外形。
46.在一些实施例中，时序电路202还可以生成dac操作信号dac_reset以控制cdac 206的操作，并且dac操作信号dac_reset也可以基于单个输入时钟clk_in来生成。例如，在一些实施例中，dac_reset信号可以根据第三开关信号ss3来生成，并且可以用于生成第四开关信号ss4和复位信号sreset以控制cdac 206的各种操作。因此，可以避免对cdac 206和单独的充电电容器的单独控制，这可以进一步减少非线性源(例如，电荷注入、时钟馈通等)。
47.图3是图2中示出的数字-时间转换器的镜像和开关电路的示意性电路图。例如，图3更详细地示出了图2的镜像和开关电路204，镜像和开关电路204可以连接到图2中示出并且在下面参照图4更详细地描述的cdac 206。图4是图2中示出的dtc电路的电容式数模转换器电路的示意性电路图。图5是示出根据本公开的一个或多个示例实施例的用于驱动dtc电路的各种信号的信令图。
48.参照图3至图5，根据本公开的一个或多个示例实施例，镜像和开关电路204可以在第一节点n1处连接到cdac 206，并且可以包括第一开关sw1、第二开关sw2和第三开关sw3以控制dtc电路200的各种操作。例如，第一开关sw1可以由(或通过)第一开关信号ss1控制(例如，接通和/或关断)，第二开关sw2可以由第二开关信号ss2控制(例如，接通和/或关断)，并且第三开关sw3可以由第三开关信号ss3控制(例如，接通和/或关断)，并且第一开关sw1、第二开关sw2和第三开关sw3可以以各种合适的组合接通和/或关断以控制dtc电路200的各种操作。
49.例如，根据本公开的一个或多个示例实施例，dtc电路200的操作时段可以等于或基本上等于输入时钟clk_in的一个时段，输入时钟clk_in的一个时段可以定义为(例如，可以被划分为)第一dtc操作阶段(例如，充电阶段)p1、第二dtc操作阶段(例如，dac操作阶段)p2和第三dtc操作阶段(例如，电荷共享阶段)p3。在第一dtc操作阶段p1中，第一开关sw1可以由具有有效电平(active-level)(例如，低电平)的第一开关信号ss1接通，第二开关sw2
可以由具有有效电平(例如，高电平)的第二开关信号ss2接通，并且第三开关sw3可以由具有无效电平(inactive level)(例如，低电平)的第三开关信号ss3关断。因此，在第一dtc操作阶段p1期间，cdac 206可以电连接到镜像和开关电路204以由电流源(例如，恒定电流源或参考电流源)302充电。
50.在第二dtc操作阶段p2中，第一开关sw1可以通过具有无效电平(例如，高电平)的第一开关信号ss1关断，第二开关sw2可以通过具有无效电平(例如，低电平)的第二开关信号ss2关断，并且第三开关sw3可以通过具有有效电平(例如，高电平)的第三开关信号ss3接通。因此，在第二dtc操作阶段p2期间，cdac 206可以与镜像和开关电路204电隔离，以生成具有期望输出范围的合适的输入控制字相关电压，并且镜像和开关电路204的第二节点n2可以经由导通的第三开关sw3连接到具有与第一电源vdd的电平不同(例如，比第一电源vdd的电平小)的电平的第二电源(例如，vss或地)，以对第二节点n2进行放电。
51.在第三dtc操作阶段p3中，第一开关sw1可以通过具有无效电平的第一开关信号ss1保持关断状态，第二开关sw2可以通过具有有效电平的第二开关信号ss2接通，并且第三开关sw3可以通过具有无效电平的第三开关信号ss3关断。因此，在第三dtc操作阶段p3期间，cdac 206可以电连接到第二节点n2以向第二节点n2提供(例如，电荷共享)输入控制字相关电压，使得可以(例如，通过电荷共享)生成最终起始电压并将最终起始电压提供给连接到第二节点n2的延迟元件(例如，检测器)308。延迟元件308可以根据最终起始电压来产生延迟，以输出基于输入控制字而延迟的输出信号dtc_out。例如，在一些实施例中，延迟元件308可以在下一dtc操作周期(例如，输入时钟clk_in的下一周期)的第一dtc操作阶段(例如，充电阶段)期间输出输出信号dtc_out。
52.更详细地，在一些实施例中，镜像和开关电路204可以连接到电流源302，并且还可以包括第一电流镜像电路304、第二电流镜像电路306和延迟元件308。电流源302可以连接到第一电流镜像电路304，并且可以向第一电流镜像电路304提供源电流(例如，恒定电流或参考电流)i(source)。在第一dtc操作阶段p1期间(例如，当第一开关sw1和第二开关sw2接通并且第三开关sw3关断时)，第一电流镜像电路304可以将由电流源302提供的源电流i(source)镜像到第二电流镜像电路306，并且第二电流镜像电路306可以生成与镜像的源电流i(source)对应的充电电流i(dac)以对cdac 206进行充电。例如，在一些实施例中，第一电流镜像电路304可以包括第一晶体管t1和第二晶体管t2，并且第二电流镜像电路306可以包括第一开关sw1、第三晶体管t3至第七晶体管t7和第一电容器c1。
53.第一晶体管t1可以包括连接到第二电源(例如，vss或地)的第一电极(例如，源电极)、连接到电流源302的第二电极(例如，漏电极)和连接到第二晶体管t2的栅电极的栅电极。第一晶体管t1的第二电极还可以连接到第一晶体管t1的栅电极，使得第一晶体管为二极管连接。第二晶体管t2可以包括连接到第一晶体管t1的栅电极的栅电极、连接到第二电源的第一电极(例如，源电极)和连接到第二电流镜像电路306的第二电极(例如，漏电极)。在一些实施例中，如图3中所示出的，第一晶体管t1和第二晶体管t2中的每个可以为nmos(n型金属氧化物半导体)晶体管，但本公开不限于此。
54.第三晶体管t3可以具有连接到第四晶体管t4的第二电极(例如，漏电极)的第一电极(例如，源电极)、连接到第二晶体管t2的第二电极的第二电极(例如，漏电极)和连接到第七晶体管t7的栅电极的栅电极。第三晶体管t3的第二电极还可以连接到第四晶体管t4的栅
电极。第四晶体管t4可以具有连接到第五晶体管t5的第二电极(例如，漏电极)的第一电极(例如，源电极)、连接到第三晶体管t3的第一电极的第二电极和连接到第六晶体管t6的栅电极和第三晶体管t3的第二电极的栅电极。第三晶体管t3、第四晶体管t4、第六晶体管t6和第七晶体管t7一起可以形成低电压共源共栅电流镜。
55.第五晶体管t5可以具有连接到具有与第二电源(例如，vss或地)的电压电平不同(例如，比第二电源的电压电平大)的电压电平的第一电源vdd的第一电极(例如，源电极)、连接到第四晶体管t4的第一电极的第二电极和连接到第二电源(例如，vss或地)的栅电极。第五晶体管t5可以被偏置为处于导通状态。第三晶体管t3、第四晶体管t4和第五晶体管t5可以形成第二电流镜像电路306的一侧。
56.第一开关sw1可以具有连接到第一电源vdd的第一电极(例如，源电极)、连接到第六晶体管t6的第一电极(例如，源电极)的第二电极(例如，漏电极)和连接到时序电路202(例如，时序电路202的一个输出)以接收第一开关信号ss1的栅电极。第一开关sw1可以根据第一开关信号ss1的电平来控制。第六晶体管t6可以具有连接到第一开关sw1的第二电极的第一电极、连接到第七晶体管t7的第一电极(例如，源电极)的第二电极(例如，漏电极)和连接到第四晶体管t4的栅电极的栅电极。
57.第七晶体管t7可以具有连接到第六晶体管t6的第二电极的第一电极、连接到第二节点n2的第二电极(例如，漏电极)和连接到第三晶体管t3的栅电极的栅电极。第一开关sw1、第六晶体管t6和第七晶体管t7可以形成第二电流镜像电路306的另一侧，使得当第一开关sw1在第一dtc操作阶段p1期间导通时，第一开关sw1、第六晶体管t6和第七晶体管t7可以形成到第二节点n2的电流路径，使得充电电流i(dac)可以通过电流路径流到第二节点n2。
58.第一电容器c1可以连接在第六晶体管t6的栅电极与第一电源vdd之间。第一电容器c1可以将第六晶体管t6的栅极电压保持或基本上保持在稳定电平，使得流过由第一开关sw1、第六晶体管t6和第七晶体管t7形成的电流路径的充电电流i(dac)可以保持或基本上保持在稳定的电平。在一些实施例中，如图3中所示出的，第一开关sw1和第三晶体管t3至第七晶体管t7中的每个可以为pmos(p型金属氧化物半导体)晶体管，但本公开不限于此。
59.第二开关sw2可以连接在第一节点n1与第二节点n2之间，并且可以由时序电路202提供的第二开关信号ss2控制。在第一dtc操作阶段p1期间，可以接通第二开关sw2，使得充电电流i(dac)的至少一部分流到cdac206以对cdac 206进行充电。第三开关sw3可以连接在第二节点n2与第二电源(例如，vss或地)之间，并且可以由时序电路202提供的第三开关信号ss3控制。当在第二dtc操作阶段p2期间接通第三开关sw3时，第三开关sw3可以对第二节点n2处的电压进行放电。在一些实施例中，第二开关sw2和第三开关sw3中的每个可以被实现为任何合适种类的开关(例如，诸如，一个或多个晶体管(例如，nmos晶体管、pmos晶体管、cmos(互补金属氧化物半导体)晶体管等)、继电器等)。
60.延迟元件308可以连接在第二节点n2与输出节点(或输出端子)nout之间，以提供延迟的输出信号dtc_out。例如，在一些实施例中，当第二节点n2的电压(例如，斜坡电压)根据起始电压(例如，从起始电压)增大到比阈值电压大时，延迟元件308可以根据起始电压对电压进行延迟(例如，可以生成从输入时钟clk_in延迟的时钟边沿)。例如，在一些实施例中，延迟元件308可以包括多个反相器310和312以及第二电容器c2。反相器310和312可以串
联连接在第二节点n2与输出节点nout之间，并且第二电容器c2可以连接在输出节点nout与第二电源(例如，vss或地)之间以模拟负载电路。然而，本公开不限于此，并且延迟元件308可以被实现为任何合适种类的延迟元件(例如，诸如，比较器、一个或多个反相器等)。
61.在一些实施例中，cdac 206可以在第一节点n1处连接到第二开关sw2，并且可以包括第四开关sw4、第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404。第四开关sw4可以连接在第一节点n1与参考电压源vref(例如，dc电压源)之间，并且可以根据第四开关信号ss4选择性地将第一节点n1连接到参考电压源vref。例如，当第四开关信号ss4具有有效电平(例如，高电平)时，第四开关可以将第一节点n1电连接到参考电压源vref。在一些实施例中，第四开关sw4可以实现为任何合适种类的开关，例如，诸如一个或多个晶体管(例如，nmos晶体管、pmos晶体管、cmos晶体管等)、继电器等。
62.第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个可以连接在第一节点n1与复位信号线slreset之间。例如，第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404可以在第一节点n1与复位信号线slreset之间彼此并联连接。复位信号线slreset可以将复位信号sreset提供给第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个的第一输入，并且输入控制字的相应位b《0》至t《62》可以被提供给第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个的第二输入。可以根据第四开关信号ss4和复位信号sreset来控制第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404的操作。
63.例如，在一些实施例中，cdac 206可以在2个dac操作阶段中操作(即，第一dac操作阶段(例如，dac复位阶段)d1和第二dac操作阶段(例如，dac转换阶段)d2)，在第一dac操作阶段中，复位信号sreset具有有效电平(例如，高电平)且第四开关sw4根据第四开关信号ss4的有效电平接通，在第二dac操作阶段中，复位信号sreset具有无效电平(例如，低电平或复位电平)且第四开关sw4根据第四开关信号ss4的无效电平(例如，低电平)关断。在一些实施例中，整个第一dac操作阶段d1可以与第二dtc操作阶段p2重叠，并且第二dac操作阶段d2可以至少部分地与第一dtc操作阶段p1、第二dtc操作阶段p2和第三dtc操作阶段p3重叠。
64.例如，在第一dac操作阶段d1期间，第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个可以经由接通的第四开关sw4连接到参考电压源vref，并且可以根据复位信号sreset的有效电平来接收输入控制字的对应位b《0》至t《62》，使得第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404可以在其中存储相应的输入控制字相关电压。在第二dac操作阶段d2期间，第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个可以连接在复位信号线slreset与第一节点n1之间，第一节点n1可以在例如当第二开关sw2和第四开关sw4关断时的第二dac操作阶段d2的至少一部分(例如，一部分)期间(例如，在第二dtc操作阶段p2期间)浮置，并且第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个可以通过具有无效电平的复位信号sreset来被防止接收输入控制字的对应位。例如，在第二dac操作阶段d2期间，第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404的第二输入中的每个可以连接到地(例如，可以被提供有与地对应的电压(例如，0v))，使得第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑
控制电路404忽略输入控制字的相应位b《0》至t《62》。
65.更详细地，在一些实施例中，第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404可以包括多个并联连接的电容器cb0至ct62，以及多个并联连接的逻辑门(例如，与门)lb0至lt62。并联连接的逻辑门lb0至lt62可以在第一节点n1与复位信号线slreset之间分别串联连接到并联连接的电容器cb0至ct62。在这种情况下，在第一dac操作阶段d1期间，并联连接的电容器cb0至ct62中的每个的第一端(例如，作为示例，顶板)可以通过导通的第四开关sw4连接到参考电压源vref，并且并联连接的电容器cb0至ct62中的每个的第二端(例如，作为示例，底板)可以根据输入到对应的逻辑门lb0至lt62的输入控制字的相应的位来接收对应的逻辑门lb0至lt62的输出。例如，因为复位信号srest的有效电平(例如，高电平)可以在第一dac操作阶段d1期间施加到逻辑门lb0到lt62中的每个的第一输入，所以逻辑门lb0至lt62中的每个的输出可以与输入到逻辑门lb0至lt62的第二输入的输入控制字的相应的位b《0》至t《62》的值对应。
66.在第二dac操作阶段d2期间，并联连接的电容器cb0至ct62中的每个的顶板可以根据关断的第四开关sw4与参考电压源vref电断开，并且由于逻辑门lb0至lt62中的每个的输出可以根据具有无效电平(例如，低电平)的复位信号sreset而等于或基本上等于0v，因此并联连接的电容器cb0至ct62中的每个的底板可以接收与地对应的电压(例如，0v)。因此，在第二dac操作阶段d2期间，根据第二开关sw2是关断(例如，在第二dtc操作阶段p2期间)还是接通(例如，在第一dtc操作阶段p1和第三dtc操作阶段p3期间)，第一节点n1可以处于浮置状态。多个并联连接的电容器cb0至ct62可以在第一节点n1与复位信号线slreset之间分别串联连接到多个并联连接的逻辑门lb0至lt62。对于非限制性示例，在一些实施例中，第一电容器阵列和逻辑控制电路402可以包括多个并联连接的二进制电容器cb0至cb3，并且第二电容器阵列和逻辑控制电路404可以包括多个并联连接的监测电容器ct0至ct62。二进制电容器cb0至cb3的数量和/或电容以及监测电容器ct0至ct62的数量和/或电容可以根据输入控制字的位的数量而被不同地修改。例如，在一些实施例中，二进制电容器cb0至cb3与监测电容器ct0至ct62之间的划分可以基于电容器失配、解码逻辑复杂度、布局区域的可用空间等之间的平衡。
67.对于非限定性示例，当输入控制字是10位输入控制字时，10位输入控制字的前四位可以对应于4个二进制电容器cb0至cb3，并且10位输入控制字的后六位可以对应于63个监测电容器ct0至ct62。在这种情况下，四个二进制电容器cb0至cb3中的每个的电容可以根据二进制电容器cb0至cb3的位位置(与输入控制字的对应位的位位置对应)而增加，并且63个监测电容器ct0至ct62中的每个的电容可以根据来自四个二进制电容器cb0至cb3的后续位位置而具有彼此相同或基本相同的电容。例如，如果第一二进制电容器(例如，与输入控制字的第一位b《0》对应)cb0的电容等于cmin，则下一相邻二进制电容器(例如，与第二位b《1》的第二二进制电容器对应)cb1可以具有等于或基本上等于2
×
cmin的电容，第三二进制电容器(例如，与第三位b《2》对应)cb2可以具有等于或基本上等于4
×
cmin的电容，并且第四二进制电容器(例如，与输入控制字的第四位b《3》对应)cb3可以具有等于或基本上等于8
×
cmin的电容。在该示例中，监测电容器ct0至ct62中的每个可以具有等于或基本上等于16
×
cmin的电容。然而，本公开不限于图4中示出的示例，并且如本领域普通技术人员将理解的，cdac 206可以包括一个或多个种类的电容器阵列和逻辑控制电路，该电容器阵列和逻
辑控制电路具有根据输入控制字(例如，根据输入控制字的位的种类或数量)而具有任何合适的划分的任何合适数量的并联连接的电容器。例如，根据输入控制字的位的数量，cdac 206可以具有更多或更少的电容器阵列和逻辑控制电路，并且电容器阵列和逻辑控制电路中的每个可以具有更多或更少的具有彼此相同或变化的电容的电容器。
68.因此，如图5中所示出的，在一些实施例中，在第一dtc操作阶段(例如，充电阶段)p1期间，可以根据第一开关信号ss1的有效电平接通第一开关sw1，可以根据第二开关信号ss2的有效电平接通第二开关sw2，可以根据第三开关信号ss3的无效电平关断第三开关sw3，可以根据第四开关信号ss4的无效电平关断第四开关sw4，并且复位信号sreset可以具有无效电平。在这种情况下，在第一dtc操作阶段p1期间，第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个的顶板可以经由导通的第二开关sw2连接到镜像和开关电路204，并且第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个的底板可以根据通过逻辑门lb0至lt62输出的具有无效电平的复位信号sreset的电平而连接到地(例如，可以接收0v)。因此，第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404可以电连接到镜像和开关电路204，以生成具有基于电流源302以及镜像电路304和306的镜像比率的斜率的电压斜坡。
69.在第二dtc操作阶段(例如，dac操作周期)p2期间，可以根据第一开关信号ss1的无效电平关断第一开关sw1以停止充电电流i(dac)的流动，可以根据第二开关信号ss2的无效电平关断第二开关sw2以将cdac 206与第二节点n2电隔离，可以根据第三开关信号ss3的有效电平接通第三开关sw3以对第二节点n2进行放电，并且cdac 206可以在第二dac操作阶段d2的至少一部分和第一dac操作阶段d1中操作。例如，在第二dtc操作阶段p2期间，复位信号sreset可以在第一dac操作阶段d1中从无效电平转变到有效电平，使得第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个的底板可以接收输入控制字的它们相应的位，并且第四开关信号ss4可以从无效电平转变到有效电平，使得第四开关sw4接通。在这种情况下，第一电容器阵列和逻辑控制电路402和第二电容器阵列和逻辑控制电路404可以生成输入控制字相关电压。
70.随后，仍在第二dtc操作阶段p2期间，复位信号sreset可以转变为无效电平，并且第四开关信号ss4可以转变为无效电平。因此，第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个的底板可以连接到地(例如，可以接收0v)，并且连接到第一电容器阵列和逻辑控制电路402以及第二电容器阵列和逻辑控制电路404中的每个的顶板的第一节点n1可以根据关断的第四开关sw4和关断的第二开关sw2而浮置。在这种情况下，第二dtc操作阶段p2的第一dac操作阶段d1可以比第二dtc操作阶段p2的第二dac操作阶段d2长，例如，以允许足够的时间来生成输入控制字相关电压。
71.在第三dtc操作阶段p3期间，第一开关sw1可以根据第一开关信号ss1的无效电平保持或基本上保持关断状态，第二开关sw2可以根据第二开关信号ss2的有效电平接通以将第一节点n1电连接到第二节点n2，第三开关sw3可以根据第三开关信号ss3的无效电平关断，并且cdac 206可以保持或基本上保持第二dac操作阶段d2。在这种情况下，cdac 206可以将生成的输入控制字相关电压提供(例如，可以将生成的输入控制字相关电压电荷共享)给第二节点n2，并且第二节点n2的电压可以根据输入控制字相关电压而增大，以根据输入控制字生成最终起始电压。
72.随后(例如，在下一dtc操作周期的第一dtc操作阶段p1期间)，可以根据第一开关信号ss1的有效电平接通第一开关sw1，可以根据第二开关信号ss2的有效电平接通第二开关sw2，并且可以根据第三开关信号ss3的无效电平关断第三开关sw3。在这种情况下，充电电流i(dac)的一部分可以被提供给第二节点n2，并且第二节点n2的电压可以从最终起始电压增大，使得可以生成具有恒定斜率的斜坡电压。当斜坡电压增大到大于或等于阈值电压时，延迟元件308可以根据最终起始电压来生成并输出具有期望或合适延迟的延迟的输出信号dtc_out。
73.图6是图2中示出的dtc的时序电路的示意性电路图。
74.参考图5和图6，根据本公开的一个或多个示例实施例，时序电路202可以从单个输入时钟clk_in生成第一开关信号ss1、第二开关信号ss2、第三开关信号ss3和dac操作信号dac_reset(其可以用于生成第四开关信号ss4和复位信号sreset)中的每个。例如，在一些实施例中，可以通过将输入时钟clk_in进行延迟来生成第三开关信号ss3，可以从输入时钟clk_in与输入时钟clk_in的延迟版本之间的或函数来生成第一开关信号ss1，并且可以从输入时钟clk_in的延迟版本与输入时钟clk_in的进一步延迟版本之间的或函数来生成第二开关信号ss2。
75.可以从第三开关信号ss3生成可以用于生成第四开关信号ss4和复位信号sreset的dac操作信号dac_reset。例如，可以通过将第三开关信号ss3的频率除以2，并且因此提取第三开关信号ss3的上升边沿，然后将边沿用于脉冲生成电路来生成dac操作信号dac_reset。第四开关信号ss4和复位信号sreset可以从dac操作信号dac_reset生成，例如，作为dac操作信号dac_reset的延迟版本。例如，复位信号sreset和第四开关信号ss4可以生成为dac操作信号dac_reset的延迟版本或生成为dac操作信号dac_reset的电平移位版本。
76.例如，更详细地，在一些实施例中，时序电路202可以包括第一反相器延迟链602、第一or逻辑门604、第一延迟元件606、第二延迟元件608、第二反相器延迟链610、第二or逻辑门612、第三延迟元件614、触发器(例如，d型触发器)616、第三反相器延迟链618和xor逻辑门620。第一开关信号ss1可以经由第一反相器延迟链602、第一or逻辑门604和第一延迟元件606从输入时钟clk_in生成。第二开关信号ss2可以经由第二延迟元件608、第二反相器延迟链610和第二or逻辑门612从输入时钟clk_in生成。第三开关信号ss3可以经由第二延迟元件608和第三延迟元件614从输入时钟clk_in生成。dac操作信号dac_reset可以经由触发器616、第三反相器延迟链618和xor逻辑门620从第三开关信号ss3生成。
77.例如，在一些实施例中，可以在时序电路202的第三节点(例如，输入节点)n3处接收输入时钟clk_in。第一反相器延迟链602可以包括串联连接在第三节点n3与第一or逻辑门604的第一输入之间的多个反相器。第一or逻辑门604的第二输入可以连接到第三节点n3以接收输入时钟clk_in。第一or逻辑门604的输出可以连接到第一延迟元件606的输入，第一延迟元件606包括连接在第一延迟元件606的输入与第一延迟元件606的输出之间的多个串联连接的反相器。第一延迟元件606的输出可以提供第一开关信号ss1。在这种情况下，第一开关信号ss1的脉冲宽度w1可以与通过输入时钟clk_in的低电平时段减去第一反相器延迟链602的延迟时段而获得的值对应。
78.在一些实施例中，第二延迟元件608可以包括连接在第三节点n3与第四节点n4之间的多个串联连接的反相器。第二反相器延迟链610可以包括连接在第四节点n4与第二or
逻辑门612的第一输入之间的多个串联连接的反相器。第二or逻辑门612的第二输入可以连接到第四节点n4。第二or逻辑门612的输出可以提供第二开关信号ss2。在这种情况下，第二开关信号ss2的脉冲宽度w2可以与通过输入时钟clk_in的低电平时段减去第二反相器延迟链610的延迟时段而获得的值对应。
79.在一些实施例中，第三延迟元件614可以包括连接在第四节点n4与第五节点n5之间的多个串联连接的反相器。第三延迟元件614的输出可以连接到第五节点n5以提供第三开关信号ss3。在这种情况下，第三开关信号ss3的脉冲宽度w3可以对应于输入时钟clk_in的低电平时段。
80.在一些实施例中，触发器616可以连接在第五节点n5与第六节点n6之间。例如，触发器616的第一输入(例如，时钟输入端子)可以连接到第五节点n5以接收第三开关信号ss3(例如，作为时钟输入信号)，并且触发器616的第二输入(例如，数据输入端子)可以连接到第六节点n6。触发器616的输出端子(例如，反相输出端子或q杠(q bar)输出)可以连接到第六节点n6。第三反相器延迟链618可以包括连接在第六节点n6与xor逻辑门620的第一输入之间的多个串联连接的反相器。xor逻辑门620的第二输入可以连接到第六节点n6。xor逻辑门620的输出可以提供dac操作信号dac_reset，如以上所论述的，dac操作信号dac_reset可以被进一步延迟和/或电平移位以生成复位信号sreset和第四开关信号ss4。在这种情况下，dac操作信号dac_reset的脉冲宽度w4可以对应于第三反相器延迟链618的延迟时段。
81.根据本公开的一个或多个示例实施例，dtc包括cdac，cdac可以选择性地作为充电电容器操作并且用于生成输入控制字相关电压，使得可以生成合适的起始电压。根据本公开的一个或多个示例实施例，提供了dtc的简单控制方法，其中，根据单个输入时钟来控制dtc。因此，可以减小dtc的外形，并且可以改善dtc的线性度。
82.在附图中，为了清楚，可以夸大和/或简化元件、层和区域的相对尺寸。为了易于解释，这里可以使用空间相对术语(诸如“在
……
之下”、“下方”、“下”、“在
……
下”、“上方”、“上”等)来描述如图中所示的一个元件或特征与另一(或多个)元件或特征的关系。将理解的是，除了图中描绘的方位之外，空间相对术语旨在包含装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“之下”或“下”的元件将随后被定向为“在”所述其他元件或特征“上方”。因此，示例性术语“下方”和“在
……
下”可以包含上方和下方的方位两者。装置可以以另外定向(例如，旋转90度或处于其他方位)，并且应相应地解释在这里使用的空间相对描述符。
83.将理解的是，尽管在这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些组件、组件、区域、层和/或部分不应被这些术语所限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
84.将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、连接到或结合到所述另一元件或层，或者可以存在一个或多个中间元件或层。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或多个中间元件或层。
85.这里使用的术语是为了描述特定实施例的目的，而不旨在限制本公开。如在这里所使用的，除非上下文另外明确说明，否则单数形式“一”和“一个(种/者)”旨在也包括复数形式。还将理解的是，当术语“包括”、“包含”、“具有”、“具备”及其变型在该说明书中使用时，说明所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。如在这里所使用的，术语“和/或(以及/或者)”包括相关所列项中的一个或多个的任何组合和所有组合。诸如
“……
中的至少一个(种/者)”的表述在一列元素之后时，修饰整列元素)，而不修饰列表的个体元素。
86.如在这里所使用的，术语“基本(基本上)”、“约(大约)”和类似术语用作近似术语而不是程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有变化。此外，当描述本公开的实施例时，“可以(可)”的使用是指“本公开的一个或多个实施例”。如在这里所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。此外，术语“示例性”旨在指代示例或说明。
87.除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，诸如在通用词典中定义的术语应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且不应以理想化或过于正式的含义来解释，除非在在这里如此明确地如此定义。
88.尽管已经描述了一些示例实施例，但是本领域技术人员将容易理解的是，在不脱离本公开的精神和范围的情况下，在示例实施例中可以进行各种修改。将理解的是，除非另有说明，否则每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。因此，如本领域普通技术人员在提交本技术时将明显的，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，将理解的是，前述内容是各种示例实施例的说明，并且将不被解释为限于在这里公开的具体示例实施例，并且对所公开的示例实施例的各种修改以及其他示例实施例旨在包括在如所附权利要求及其等同物中限定的本公开的精神和范围内。