一种射频芯片的制作方法

1.本公开涉及通信技术，尤其涉及一种射频芯片。


背景技术：

2.射频芯片多属于典型的sip封装器件(system in package，系统级封装)，内部主要包括射频放大电路和相应的射频匹配电路以及其它器件。为了适应电子设备小型化的发展趋势，有必要提出一种集成度更高的射频芯片。


技术实现要素：

3.本公开的一个目的是提供一种集成度更高的射频芯片。
4.根据本公开的第一方面，提供了一种射频芯片。所述射频芯片的封装结构上设有天线公共端口、通信端口以及n个射频信号输入端口，所述n个射频信号输入端口与n个主频段一一对应，所述主频段包括至少一个子频段，所述n为正整数；所述射频芯片包括第一基板和设置在第一基板上的逻辑控制ic电路、射频放大ic电路、第一开关ic电路、第二开关ic电路、多个射频信号滤波电路；所述射频放大ic电路中包括与n个主频段一一对应的n个射频放大电路，所述射频放大电路的输入端与对应主频段的所述射频信号输入端口连接；所述逻辑控制ic电路与所述通信端口连接，用于根据所述通信端口接收的控制信号控制所述第一开关ic电路和所述第二开关ic电路的工作，以使得所述射频放大电路输出的第一射频信号经过所述第一开关ic电路输入至第一目标子频段对应的所述射频信号滤波电路进行滤波，滤波后的所述第一射频信号经过所述第二开关ic电路输出至所述天线公共端口以通过天线进行发射，所述第一目标子频段是所述第一射频信号所属的子频段。
5.可选地，所述射频芯片的封装结构上还设有与k个子频段一一对应的k个射频信号输出端口，所述k为正整数；所述逻辑控制ic电路用于根据所述通信端口接收的控制信号控制所述第二开关ic电路的工作，以使得所述天线接收的第二射频信号经过所述第二开关ic电路输出至第二目标子频段对应的所述射频信号输出端口，通过第二目标子频段对应的所述射频信号输出端口对外输出，所述第二目标子频段是所述第二射频信号所属的子频段。
6.可选地，所述射频芯片的封装结构上还设有备用射频信号传输端口；所述第二开关ic电路提供备用射频信号传输通路，所述备用射频信号传输通路的一端与所述天线公共端口连接，另一端与所述备用射频信号传输端口连接；所述逻辑控制ic电路用于根据所述通信端口接收的控制信号控制所述备用射频信号传输通路导通/截止。
7.可选地，所述第一开关ic电路包括与n个主频段一一对应的n个第一子开关，所述第二开关ic电路包括与n个主频段一一对应的n个第二子开关；所述第一子开关为p选一开关，所述p为所述第一子开关对应的主频段所含有的子频段的个数；所述第二子开关为q选一开关，所述q为所述第二子开关对应的主频段所含有的子频段的个数。
8.可选地，所述第一开关ic电路和所述第二开关ic电路使用同样的开关电路芯片实现。
9.可选地，所述逻辑控制ic电路使用同一组控制信号控制所述第一开关ic电路和所述第二开关ic电路的工作。
10.可选地，采用时分双工工作制式的子频段对应的所述射频信号滤波电路为低通滤波电路。
11.可选地，所述射频信号滤波电路中包括电感和电容串联到地形成的谐振电路。
12.可选地，所述射频芯片的封装结构中，至少一边的端口全部为接地端口。
13.可选地，所述射频芯片的封装结构中，多个电源端口配置在所述射频芯片的同一边的相邻位置。
14.可选地，所述第二开关ic电路设置在所述第一基板的第一区域，所述射频放大ic电路和所述第一开关ic电路设置在所述第一基板的第二区域，所述逻辑控制ic电路设置在所述第一区域和所述第二区域之间；所述第一区域是邻接所述射频芯片的第一边的区域，所述第二区域是邻接所述射频芯片的第二边的区域，所述第一边是所述天线公共端口所在的边，所述第二边是与所述第一边相对的边。
15.本公开实施例提供的射频芯片，通过在芯片内部设置第一开关ic电路和第二开关ic电路为不同子频段的射频信号提供不同的射频信号发射通路，并且将射频信号滤波电路集成到射频芯片中，从而实现了一种集成度更高的射频芯片。
16.通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
17.被结合在说明书中并构成说明书的一部分的附图示出了本公开的实施例，并且连同其说明一起用于解释本公开的原理。
18.图1是本公开实施例提供的射频芯片的封装示意图；
19.图2是本公开实施例提供的射频芯片的内部电路结构示意图；
20.图3是本公开实施例提供的第一开关ic电路的示意图；
21.图4是本公开实施例提供的第二开关ic电路的示意图；
22.图5是本公开实施例提供的第一开关ic电路、射频信号滤波电路、第二开关ic电路的连接示意图；
23.图6(a)-(c)是本公开实施例的射频信号滤波电路的示意图。
具体实施方式
24.现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
25.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
26.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
27.在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不
是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
28.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
29.对于例如手机的通信设备来说，多模多频已经成为大趋势。多模多频手机是指可以在不同技术标准的网络之间使用的手机，顾名思义就是一部手机可以同时支持多种网络制式和支持多个网络频段。例如，在一部手机上可以同时支持gsm、td-scdma、wcdma、tdd-lte、fdd-lte甚至更多的网络制式及相应的多种频段。
30.为了实现不同国家和地区以及各个电信运营商的兼容性，现代全球3gpp通信协议标准制定的4g/lte通信频段多达40个以上。
31.在实际应用中，通信频段按照频率区间大致划分为几个主频段，例如，划分为三个主频段，分别是低频段、中频段和高频段。其中低频段的范围大致为700mhz-1000mhz，中频段的范围大致为1700mhz-2200mhz，高频段的范围大致为2300mhz-2700mhz。每个主频段又可以被进一步细分为多个子频段。
32.本公开实施例提供的射频芯片可以是一种多模多频射频芯片，即可以支持多频段多制式的射频功能。根据本公开的一个实施例，射频芯片可以支持全频段(例如含低频段、中频段和高频段)、多制式(例如支持3gwcdma/hsdpa/hsupa/hspa /td-sdma、4g lte tdd/fdd)的射频功能。本公开实施例提供的射频芯片可以是射频前端芯片。
33.本公开实施例中提到的通信设备，可以是指安装有该射频芯片的具有通信功能的设备，例如是安装有射频芯片的手机。
34.本公开实施例中，射频发射通路是该射频芯片输出射频信号到天线以进行发射的通路，其对应的方向为射频发射方向。射频接收通路是天线接收的射频信号经由该射频芯片后输出至该射频芯片外部的通路，其对应的方向为射频接收方向。
35.本公开实施例提供了一种射频芯片。
36.射频芯片的封装结构上设有天线公共端口、通信端口以及n个射频信号输入端口，n个射频信号输入端口与n个主频段一一对应，每个主频段包括至少一个子频段，所述n为正整数。
37.射频芯片包括第一基板和设置在第一基板上的逻辑控制ic电路、射频放大ic电路、第一开关ic电路、第二开关ic电路、多个射频信号滤波电路。
38.射频放大ic电路中包括与n个主频段一一对应的n个射频放大电路，射频放大电路的输入端与对应主频段的射频信号输入端口连接。也就是说，基于射频信号输入端口、射频放大电路和主频段的一一对应关系，封装结构上的n个射频信号输入端口和n个射频放大电路的输入端一一对应连接起来，以将射频信号传输至该射频信号所属的主频段所对应的射频放大电路进行放大处理。
39.逻辑控制ic电路与通信端口连接，用于根据通信端口接收的控制信号控制第一开关ic电路和第二开关ic电路的工作，以使得射频放大电路输出的第一射频信号经过第一开关ic电路输入至第一目标子频段对应的射频信号滤波电路进行滤波，滤波后的第一射频信号经过第二开关ic电路输出至天线公共端口以通过天线进行发射，第一目标子频段是第一射频信号所属的子频段。
40.本公开实施例提供的射频芯片，通过在芯片内部设置第一开关ic电路和第二开关
ic电路为不同子频段的射频信号提供不同的射频信号发射通路，并且将射频信号滤波电路集成到射频芯片中，从而实现了一种集成度更高的射频芯片。
41.在一个例子中，射频芯片的封装结构上还设有与k个子频段一一对应的k个射频信号输出端口，k为正整数。逻辑控制ic电路用于根据通信端口接收的控制信号控制第二开关ic电路的工作，以使得天线接收的第二射频信号经过第二开关ic电路输出至第二目标子频段对应的射频信号输出端口，通过第二目标子频段对应的射频信号输出端口对外输出，第二目标子频段是第二射频信号所属的子频段。
42.本公开实施例提供的射频芯片，在射频芯片中设有射频信号接收通路，并且射频信号发射通路和射频信号接收通路可以共用第二开关ic电路，从而实现了一种集成度更高的射频芯片。
43.在一个例子中，射频芯片的封装结构上还设有备用射频信号传输端口。第二开关ic电路提供备用射频信号传输通路，备用射频信号传输通路的一端与天线公共端口连接，另一端与备用射频信号传输端口连接。逻辑控制ic电路用于根据通信端口接收的控制信号控制备用射频信号传输通路的导通/截止。备用射频信号传输端口为备用端口，不预先限定频段和信号传输方向，由用户自行定义备用射频信号传输端口对应的频段和信号传输方向。
44.本公开实施例提供的射频芯片，在该射频芯片的封装结构上设有备用射频信号传输端口，在该射频芯片的内部提供备用射频信号传输通路，由用户自行定义备用射频信号传输端口对应的频段和信号传输方向，从而实现了一种具有高集成度和高灵活度的射频芯片。
45.在一个例子中，第一开关ic电路和第二开关ic电路可以使用同样的开关电路芯片实现，以实现开关器件的规模化应用和采购，从而降低射频芯片的生产制造成本。在一个例子中，逻辑控制ic电路使用同一组控制信号控制第一开关ic电路和第二开关ic电路的工作，从而节省逻辑控制ic电路的端口数量。
46.下面参见图1和图2所示，说明本公开一个实施例提供的射频芯片。
47.首先，参见图1所示说明该实例提供的射频芯片的封装结构。射频芯片为矩形，包括四条边，其中第一边和第二边相对设置，第三边和第四边相对设置。
48.射频芯片的第一边设置有天线公共端口ant，天线公共端口ant用于和天线连接，以使得射频芯片可以通过天线发射射频信号或者接收射频信号。
49.射频芯片的第三边设置有射频信号输入端口和通信端口。具体的，射频芯片的第三边设置有高频段射频信号输入端口hb_in，中频段射频信号输入端口mb_in，低频段射频信号输入端口lb_in。通信端口可以为数字通讯端口，包括端口data、clk和vio。
50.射频芯片的至少两边排布有高频段、中频段和低频段射频信号的射频信号输出端口。具体的，射频芯片包括若干个高频段射频信号输出端口hb_rxi(i＝1～x1，x1为高频段的子频段的个数)，其中的每个端口对应于高频段的一个子频段。射频芯片包括若干个中频段射频信号输出端口mb_rxi(i＝1～x2，x2为中频段的子频段的个数)，其中的每个端口对应于中频段的一个子频段。射频芯片包括多个低频段射频信号输出端口lb_rxi(i＝1～x3，x3为低频段的子频段的个数)，其中的每个端口对应于低频段的一个子频段。
51.射频芯片还设有一个或多个备用射频信号传输端口auxi(i＝1～l，l为备用射频
信号传输端口的总个数)。备用射频信号传输端口auxi为备用端口，不预先限定频段和信号传输方向，由用户自行定义备用射频信号传输端口对应的频段和信号传输方向。
52.在射频芯片的封装结构中，至少一边的端口全部为接地端口gnd，便于在应用时将射频芯片贴近一侧摆放。参见图1所示，第四边上的端口全部为接地端口gnd。
53.在射频芯片的封装结构中，每个射频信号输入端口、每个射频信号输出端口、每个备用射频信号传输端口的相邻位置均设有接地端口gnd。在射频芯片的封装结构中，相邻的射频信号输入端口、射频信号输出端口、备用射频信号传输端口中间接地端口分隔，便于在芯片使用过程中对上述接收信号统一布线处理，降低被其余信号线和电源线的干扰风险。
54.在射频芯片的封装结构中，多个电源端口配置在射频芯片的同一边的相邻位置，便于芯片使用过程中在上述电源端口的邻近位置摆放外部电容，以及在外部只有一路电源供电的情况下便于相互短接。
55.在一个具体的例子中，参见图1所示，射频芯片的电源端口vcc1和vcc2合并为一个端口vcc，便于简化芯片外部电容摆放和布线。射频芯片的电源端口vbatt、电源端口vcc全部排布在第二边并且相邻，便于芯片使用过程中在上述端口的邻近位置摆放外部电容，以及在外部只有一路电源供电的情况下便于相互短接。
56.下面参见图2所示说明该实例提供的射频芯片内部的结构和电路。
57.本公开实施例提供的射频芯片包括第一基板和设置在第一基板上的逻辑控制ic电路、射频放大ic电路、第一开关ic电路、第二开关ic电路和射频信号滤波电路。
58.图2实施例提供的射频芯片内部含有4个ic电路，包括一个逻辑控制ic电路u1、一个射频放大ic电路u2、一个第一开关ic电路u3、一个第二开关ic电路u4。多个射频信号滤波电路和多个射频匹配电路分布在第一基板的不同位置。本公开中所指的“ic电路(integrated circuit，集成电路)”，是指在单晶片上集成的电路。
59.参见图2所示，逻辑控制ic电路u1、射频放大ic电路u2、第一开关ic电路u3呈“品”字形紧密排布在第一基板上，第二开关ic电路u4放置在第一基板的靠近天线公共端口ant的位置。参见图2所示，第二开关ic电路u4设置在第一基板的第一区域，射频放大ic电路u2和第一开关ic电路u3设置在第一基板的第二区域，逻辑控制ic电路u1设置在第一区域和第二区域之间。第一区域是邻接射频芯片的第一边的区域，第二区域是邻接射频芯片的第二边的区域，第一边是天线公共端口所在的边，第二边是与第一边相对的边。
60.射频放大ic电路u2包括第二基板和设置在第二基板上的多个射频放大电路，即，在第二基板这个单晶片上设置有多个射频放大电路。每个射频放大电路对应于一个主频段，多个射频放大电路分别对应于不同的主频段。在这一实施例中，不同的主频段包括高频段、中频段、低频段，也就是说，射频放大ic电路u2的内部设有高频段射频放大电路、中频段射频放大电路，低频段射频放大电路，分别支持高频段、中频段、低频段的射频信号的放大功能。高频段射频放大电路的输入端与高频段射频信号输入端口hb_in连接，高频段射频放大电路的输出端记为hb_in’。中频段射频放大电路的输入端与中频段射频信号输入端口mb_in连接，中频段射频放大电路的输出端记为mb_in’。低频段射频放大电路的输入端与低频段射频信号输入端口lb_in连接，低频段射频放大电路的输出端记为lb_in’。
61.射频芯片包括多个射频匹配电路，射频匹配电路为对应的射频放大电路提供阻抗匹配。在图2所示的实施例中，射频芯片包括3个射频匹配电路，具体的，射频芯片包括高频
段射频匹配电路，中频段射频匹配电路，低频段射频匹配电路，分别为高频段射频放大电路、中频段射频放大电路，低频段射频放大电路提供阻抗匹配。射频匹配电路中的部分电路可以集成在射频放大ic电路u2中，部分电路可以设置在射频放大ic电路u2的外部。在图2所示的实施例中，示意性地示出了高频射频匹配电路的部分电路m1，中频射频匹配电路的部分电路m2，以及低频射频匹配电路的部分电路m3。
62.逻辑控制ic电路u1为射频芯片的控制电路，逻辑控制ic电路u1分别与射频放大ic电路u2、第一开关ic电路u3、第二开关ic电路u4连接，以分别控制射频放大ic电路u2、第一开关ic电路u3、第二开关ic电路u4的工作。具体的，逻辑控制ic电路u1通过mipi通信总线(mipi，mobile industry processor interface，移动产业处理器接口)，即通过数字通讯端口clk、data、vio从通信设备获取控制信号，来控制射频放大ic电路u2的工作，以及控制第一开关ic电路u3、第二开关ic电路u4进行开关通路的导通/截至。
63.在图2中，较细的连接线可以是引线键合，较粗的连接线为第一基板的金属布线。
64.在一个具体的例子中，参见图2所示，逻辑控制ic电路u1的一组控制信号输出端口和射频放大ic电路u2的逻辑控制输入端口之间的连接方式为端口到端口的引线键合连接。其中，端口到端口的引线键合连接(bonding wire)，是指端口和端口之间直接通过引线键合连接，不需要利用基板的金属布线。
65.在一个具体的例子中，参见图2所示，第一开关ic电路u3和第二开关ic电路u4使用同样的开关电路芯片实现，以实现开关器件的规模化应用和采购，从而降低射频芯片的生产制造成本。在此基础上，逻辑控制ic电路u1使用同一组控制信号控制第一开关ic电路u3和第二开关ic电路u4的工作，从图2中可以看出，第一开关ic电路u3的控制端和第二开关ic电路u4的控制端与逻辑控制ic电路的同一组控制信号输出端口连接，从而节省逻辑控制ic电路u1的端口数量。
66.下面说明本公开实施例的射频芯片的射频发射通路。
67.射频放大ic电路u2、第一开关ic电路u3、射频信号滤波电路、第二开关ic电路u4依次连接。第一开关ic电路u3和第二开关ic电路u4的控制端与逻辑控制ic电路u1连接，以在逻辑控制ic电路u1的控制下进行开关通路的导通/截止。
68.在射频发射通路中，在逻辑控制ic电路u1的控制下，射频信号输入端口接入的第一射频信号输入至该射频信号输入端口连接的射频放大电路(即第一射频信号所属主频段对应的射频放大电路)进行放大，控制第一开关ic电路u3输出至目标射频信号滤波电路进行滤波，目标射频信号滤波电路是与第一射频信号所属的子频段所对应的射频信号滤波电路。目标射频信号滤波与第一射频信号的工作制式匹配。控制第二开关ic电路u4导通目标射频信号滤波电路到天线公共端口ant的开关通路以使得第一射频信号通过天线公共端口ant传输至天线进行发射。
69.下面说明本公开实施例的射频芯片的射频接收通路。
70.射频芯片的封装结构上还设有与k个子频段一一对应的k个射频信号输出端口，k为正整数。
71.逻辑控制ic电路u1用于根据通信端口接收的控制信号控制第二开关ic电路u4的工作，以使得天线接收的第二射频信号经过第二开关ic电路u4输出至第二目标子频段对应的射频信号输出端口，通过第二目标子频段对应的射频信号输出端口对外输出，第二目标
子频段是第二射频信号所属的子频段。
72.在一个例子中，第二开关ic电路u4的一条开关通路的两端分别与天线公共端口ant、封装结构上的射频信号输出端口连接，第二开关ic电路u4通过该条开关通路将第二射频信号直接发送到射频信号输出端口对外输出。
73.在一个例子中，第二开关ic电路u4的一条开关通路的两端分别与天线公共端口ant和射频信号滤波电路连接，第二开关ic电路u4通过该条开关通路将第二射频信号输入至射频信号滤波电路进行滤波，经过滤波后的第二射频信号经由封装结构上的射频信号输出端口对外输出。
74.下面说明本公开实施例提供的第一开关ic电路。
75.本公开实施例提供的第一开关ic电路包括第三基板和设置在第三基板上的多个子开关，即，在第三基板这个单晶片上设置有多个开关电路。第一开关ic电路u3还可以包括设置在第三基板上的逻辑电路和开关偏置电路。第一开关ic电路的逻辑电路用于对逻辑控制ic电路u1发送的控制信号进行解析编码，生成编码控制信号，利用编码控制信号控制多个子开关的工作。若干个子开关可以共用开关偏置电路。
76.在一个例子中，第一开关ic电路包括与n个主频段一一对应的n个第一子开关。参见图3所示，第一开关ic电路u3包括3个第一子开关，具体的，包括第一子开关a1、第一子开关a2、以及第一子开关a3。第一子开关a1对应于高频段射频发射通路，第一子开关a2对应于中频段射频发射通路，第一子开关a3对应于低频段射频发射通路。
77.第一子开关a1为单刀四掷开关，包括控制端、活动端、4个固定端。其中，活动端in_hb和高频段射频放大电路的输出端hb_in’连接，第一个固定端out_hb1和高频段的第一个子频段对应的射频信号滤波电路连接，第二个固定端out_hb2和高频段的第二个子频段对应的射频信号滤波电路连接、第三个固定端out_hb3和高频段的第三个子频段对应的射频信号滤波电路连接，第四个固定端out_hb4和高频段的第四个子频段对应的射频信号滤波电路连接，分别用于形成从高频段射频放大电路的输出端hb_in’到高频段的四个子频段对应的射频信号滤波电路的射频发射通路。逻辑控制ic电路u1的控制信号输出端口ctrl_hb与第一子开关a1的控制端连接，以控制这四条射频发射通路的导通/截止。
78.第一子开关a2为单刀四掷开关，包括控制端、活动端、4个固定端。其中，活动端in_mb和中频段射频放大电路的输出端mb_in’连接，第一个固定端out_mb1和中频段的第一个子频段对应的射频信号滤波电路连接，第二个固定端out_mb2和中频段的第二个子频段对应的射频信号滤波电路连接、第三个固定端out_mb3和中频段的第三个子频段对应的射频信号滤波电路连接，第四个固定端out_mb4和中频段的第四个子频段对应的射频信号滤波电路连接，分别用于形成从中频段射频放大电路的输出端mb_in’到中频段的四个子频段对应的射频信号滤波电路的射频发射通路。逻辑控制ic电路u1的控制信号输出端口ctrl_mb与第一子开关a2的控制端连接，以控制这四条射频发射通路的导通/截止。
79.第一子开关a3为单刀四掷开关，包括控制端、活动端、4个固定端。其中，活动端in_lb和低频段射频放大电路的输出端lb_in’连接，第一个固定端out_lb1和低频段的第一个子频段对应的射频信号滤波电路连接，第二个固定端out_lb2和低频段的第二个子频段对应的射频信号滤波电路连接、第三个固定端out_lb3和低频段的第三个子频段对应的射频信号滤波电路连接，第四个固定端out_lb4和低频段的第四个子频段对应的射频信号滤波
电路连接，分别用于形成从低频段射频放大电路的输出端lb_in’到低频段的四个子频段对应的射频信号滤波电路的射频发射通路。逻辑控制ic电路u1的控制信号输出端口ctrl_lb与第一子开关a3的控制端连接，以控制这四条射频发射通路的导通/截止。
80.图3中的逻辑控制ic电路u1的控制信号输出端口ctrl_hb，ctrl_mb，ctrl_lb仅为示意性的，各个子开关中的控制端也仅仅是示意性的，并不限制端口的数量为一个还是多个。例如，控制信号输出端口ctrl_hb可以是多个，第一子开关a1中可以设有多个控制端，多个控制信号输出端口ctrl_hb和第一子开关a1的多个控制端一一对应连接，使得第一子开关a1在多个控制信号的共同作用下进行工作。
81.第一开关ic电路u3还包括子开关s1和子开关s2。子开关s1和子开关s2被配置为当第一子开关中a3的任一射频传输通路被导通时，子开关s1和子开关s2的开关通路被导通。从图3中可以看出，子开关s1和子开关s2的控制端分别与逻辑控制ic电路u1的控制信号输出端口ctrl_lb连接。逻辑控制ic电路u1通过控制信号输出端口ctrl_lb控制第一子开关a3、子开关s1和子开关s2的状态，子开关s1和子开关s2的导通/截止状态与第一子开关a3的导通/截止状态相关联。当第一子开关a3的任一射频传输通路被导通时，子开关s1和子开关s2也处于导通状态。当第一子开关a3完全截止断开时，子开关s1和子开关s2也分别处于截止断开的状态。
82.当第一子开关a3中的任一射频传输通路被导通时，也就是当射频芯片的低频段射频信号输入端口lb_in接入低频段射频信号时，子开关s1和子开关s2的开关通路被导通，将第一子开关a1的活动端in_hb和第一子开关a2的活动端in_mb短接到地，可以有效加强中频段射频信号发射通路和高频段射频信号发射通路对低频段射频发射信号的隔离度。
83.下面说明本公开实施例提供的第二开关ic电路。
84.本公开实施例提供的第二开关ic电路包括第四基板和设置在第四基板上的多个子开关，即，在第四基板这个单晶片上设置有多个开关通路，这些开关通路中，可以有提供射频发射方向通路的开关通路，也可以有提供射频接收方向通路的开关通路，以分别实现前述的从射频信号输入端口到天线的射频发射通路、从天线到射频信号输出端的射频接收通路。第二开关ic电路u4还可以包括设置在第三基板上的逻辑电路和开关偏置电路。第二开关ic电路u4的逻辑电路用于对逻辑控制ic电路u1发送的控制信号进行解析编码，生成编码控制信号，利用编码控制信号控制多个开关通路的导通/截至。若干个开关通路可以共用开关偏置电路。
85.下面参照图4所示，介绍本公开实施例提供的第二开关ic电路u4。第二开关ic电路u4由多个两端口的开关通路s1,s2,
…
,sn并联组成以形成单刀多掷的开关结构，每个开关通路的一端连接到天线公共端口ant，另一端连接到各自的射频信号端rf_i/o_1,rf_i/o_2,
…
,rf_i/o_n。开关通路s1,s2,
…
,sn与射频信号传输方向无关，可以用于传输射频信号到天线，也可以用于从天线接收射频信号传输至射频信号输出端口hb_rxi、mb_rxi、lb_rxi。每个开关通路的开关状态由逻辑控制ic电路u1的控制信号控制，通常情况下，有且只有一个通路可以打开，其余通路保持截止，其余通路可以处于高隔离状态。
86.在一个例子中，第二开关ic电路包括与n个主频段一一对应的n个第二子开关。第二子开关为q选一开关，q为第二子开关对应的主频段所含有的子频段的个数。
87.在一个例子中，第二开关ic电路与第一开关ic电路可以使用相同的开关电路芯
片，例如图5所示。图5中左侧为第一开关ic电路，将射频放大ic电路输出的第一射频信号传输到射频信号滤波电路，经滤波处理后，再传输到图5中右侧的第二开关ic电路。该第二开关ic电路形式上等效于将第一开关ic电路的活动端in_hb、in_mb、in_lb连接在一起作为公共端连接至天线公共端口ant，同时第一开关ic电路的固定端out_hb1,out_hb2,
…
,out_mb1,out_mb2,
…
,out_lb1,out_lb2等作为第二开关ic电路的in_hb1,in_hb2,
…
,in_mb1,in_mb2,
…
,in_lb1,in_lb2端口等。可以看出，第二开关ic电路的第二子开关在电路形式上等效于第一开关ic电路的第一子开关。第二开关ic电路与第一开关ic电路使用相同的开关电路芯片可以简化芯片的物料供应。图3中可以仅示例性的示出了第一开关ic电路的一部分，图3和图5中可以仅示例性的示出了第一开关ic电路和第二开关ic电路的一部分，第一开关ic电路和第二开关ic电路中还存在另外的开关通路，第二开关ic电路中的另外的开关通路可以用于从天线接收射频信号传输至射频信号输出端口hb_rxi、mb_rxi、lb_rxi、备用射频信号传输通路等。
88.在一个具体的例子中，第二开关ic电路与第一开关ic电路使用相同的开关电路芯片，并且使用同一组来自于逻辑控制ic电路的控制信号，如图2所示。图2中的逻辑控制ic电路u1、第一开关ic电路u3、第二开关ic电路u4的多个引线焊盘通过引线键合连接到第一基板上的同一组金属线。
89.下面举例说明第一开关ic电路u3和第二开关ic电路u4的工作过程：
90.假设射频芯片从高射频信号输入端口hb_in接收到的第一射频信号属于高频段的第二个子频段。在逻辑控制ic电路u1的控制下，第一开关ic电路u3的逻辑电路生成三路编码控制信号，第二路编码控制信号通过端口ctrl_mb控制第一子开关a2不要导通，第三路编码控制信号通过端口ctrl_lb控制第一子开关a3不要导通，第一路编码控制信号通过端口ctrl_hb控制第一子开关a1导通从端口in_hb到端口out_hb2的通路。端口out_hb2是对应于高频段的第二个子频段的输出端口，端口out_hb2与对应于高频段的第二个子频段的射频信号滤波电路连接，射频信号被传输至对应于高频段的第二个子频段的射频信号滤波电路进行滤波，滤波后经过第二开关ic电路u4输出至天线公共端口ant以通过天线进行发射。
91.假设射频芯片从中射频信号输入端口mb_in接收到的第一射频信号属于中频段的第三个子频段。在逻辑控制ic电路u1的控制下，第一开关ic电路u3的逻辑电路生成三路编码控制信号，第一路编码控制信号通过端口ctrl_hb控制第一子开关a1不要导通，第三路编码控制信号通过端口ctrl_lb控制第一子开关a3不要导通，第二路编码控制信号通过端口ctrl_mb控制第一子开关a2导通从端口in_mb到端口out_mb3的通路。端口out_mb3是对应于中频段的第三个子频段的输出端口，端口out_mb3与对应于中频段的第三个子频段的射频信号滤波电路连接，射频信号被传输至对应于中频段的第三个子频段的射频信号滤波电路进行滤波，滤波后经过第二开关ic电路u4输出至天线公共端口ant以通过天线进行发射。
92.假设射频芯片从低射频信号输入端口lb_in接收到的第一射频信号属于低频段的第二个子频段。在逻辑控制ic电路u1的控制下，第一开关ic电路u3的逻辑电路生成三路编码控制信号，第一路编码控制信号通过端口ctrl_hb控制第一子开关a1不要导通，第二路编码控制信号通过端口ctrl_mb控制第一子开关a2不要导通，第三路编码控制信号通过端口ctrl_lb控制第一子开关a3导通从端口in_lb到端口out_lb2的通路，同时，第三路编码信号控制子开关s1和子开关s2导通，将第一子开关a1的活动端in_hb和第一子开关a2的活动端
in_mb短接到地。端口out_lb2是对应于低频段的第二个子频段的输出端口，端口out_lb2与对应于低频段的第二个子频段的射频信号滤波电路连接，射频信号被传输至对应于低频段的第二个子频段的射频信号滤波电路进行滤波，滤波后经过第二开关ic电路u4输出至天线公共端口ant以通过天线进行发射。
93.下面说明本公开实施例提供的射频信号滤波电路。
94.本公开实施例的射频芯片包括射频信号滤波电路，对射频发射信号和接收信号进行过滤，确保工作频段内无杂散信号以及主频的谐波功率处于较低的水平。
95.下面参照图6(a)-6(c)所示，介绍本公开实施例提供的射频信号滤波电路。理想射频信号滤波电路在对应工作频段以内提供低损耗通路，在工作频段以外区间保持高抑制水平。
96.对于频分双工(fdd)工作频段，由于发射和接收频带间隔较小，需要较高的带外抑制能力和快速滚降特性，可以采用声波滤波器能满足系统要求，例如采用saw滤波器(surface acoustic wave，声表面波滤波器)或者采用baw滤波器(bulk acoustic wave，体声波滤波器)。如图6(a)所示，射频信号由滤波器的输入端in输入，由输出端out输出。
97.对于频分双工(fdd)工作频段，实际应用中常常使用将发射滤波器和接收滤波器整合在一起的双工器。如图6(b)所示，tx端为双工器的射频发射信号的输入端，对应于射频发射通路，射频发射信号最终经由天线公共端口ant输出到天线发射出去。rx端为双工器的射频接收信号输出端，对应于射频接收通路，天线接收到的射频接收信号经过天线公共端口ant后进入双工器进行滤波，经过双工器的rx端输出。
98.在一个例子中，采用时分双工工作制式(tdd)的子频段所对应的射频信号滤波电路可以为低通滤波电路。
99.对于时分双工(tdd)工作频段，除声波滤波器以外，也可以使用低温共烧陶瓷(low temperature co-fired ceramic，ltcc)滤波器、集成无源器件(integrated passive device，ipd)滤波器等低成本滤波器。对于时分双工(tdd)工作频段，也可以使用分立的电感电容组成的lc滤波电路，如图6(c)所示。
100.在一个例子中，射频信号滤波电路使用saw滤波器，如图6(a)所示。在一个例子中，射频信号滤波电路使用saw双工器，如图6(b)所示。
101.在一个例子中，射频信号滤波电路中包括电感和电容串联到地形成的谐振电路。在一个例子中，射频信号滤波电路使用基板金属绕线电感和贴片电容串联到地形式实现谐振功能，如图6(c)所示，电感l2和电容c2串联到地组成谐振电路h1，可以对工作频段以外区间实现更高抑制能力。
102.在一个例子中，射频信号滤波电路使用贴片电感、基板金属绕线电感和贴片电容组成“∏”形式实现低通滤波功能，如图6(c)所示，包含电感l1、l2和电容c1、c2。
103.同时，无论滤波器还是双工器，都需要一定的外部射频匹配电路。
104.在一个例子中，如图2所示，射频芯片包含多个射频信号滤波电路，示意性的以f1、f2、f3、f4和f5表示，其中f1和f2可以对应于低频段的射频信号双工器、f3和f4可以对应于中频段的射频信号双工器、f5可以对应于中频段和高频段的tdd工作制式的射频信号滤波电路。
105.本公开实施例提供的射频芯片可以是一种多模多频射频前端芯片，即可以支持多
频段多制式的射频功能，并且完整集成了射频前端信号传输链路上所需的功率放大器、开关切换、射频信号滤波和天线开关，支持射频信号发射和接收功能。根据本公开的另一个实施例，射频芯片可以支持全频段、多制式的射频功能。
106.本公开实施例提供的射频芯片，其内部的ic晶片的集成度更高，可以使用更少数量的ic晶片，从而降低了制造成本，简化了物料供应，后续封装工艺也更为简单容易实现，进一步降低了制造成本和封装外形尺寸。另外，由于包含了射频信号滤波电路，实现了射频前端信号链路的全集成，集成度更高，节约了射频前端模组的pcb(printed circuit board，印制电路板)占用面积，缩短了芯片外部应用电路的调试时间，提高了射频整体性能。
107.本公开实施例通过对射频芯片内部的电路结构，以及各电路模块和元器件的设置、排布、连接方式的改进，提供了一种集成度更高的射频芯片。
108.本公开实施例提供的射频芯片，在覆盖多频段的情况下，内部ic晶片的集成度更高，可以使用更少数量的ic晶片，从而降低了制造成本。通过上述ic晶片的整合和复用，可以有效减少晶片总面积，譬如降低划片道的总面积占比、减少焊盘数量、复用电路功能和模块、减少冗余设计等。
109.本公开实施例提供的射频芯片，其内部电路模块版图和元器件的排布方式，可以尽量使得低频段射频信号的传输方向分别与中频段射频信号的传输方向和高频道射频信号的传输方向垂直。具体的，低频段射频信号的传输方向分别与高频段射频信号的传输方向和中频段射频信号的传输方向垂直。本公开实施例中的“垂直”可以包括基本垂直的情况，例如两个传输方向之间的夹角在70度到110度之间时，视为两个传输方向垂直。
110.在一个实施例中，射频放大ic电路中的低频段射频放大电路、中频段射频放大电路、高频段射频放大电路被设置为使得低频段射频放大电路中的射频信号传输方向分别与中频段射频放大电路中的射频信号传输方向、高频段射频放大电路中的射频信号传输方向垂直。
111.在一个实施例中，射频放大ic电路中的低频段射频放大电路、中频段射频放大电路、高频段射频放大电路被设置为使得低频段射频放大电路中的功率管中的射频信号传输方向分别与中频段射频放大电路中的功率管中的射频信号传输方向、高频段射频放大电路中的功率管中的射频信号传输方向垂直。
112.在一个实施例中，射频芯片的低频段射频匹配电路、中频段射频匹配电路、高频段射频匹配电路被设置为使得低频段射频匹配电路中的射频信号传输方向分别与中频段射频匹配电路中的射频信号传输方向、高频段射频匹配电路中的射频信号传输方向垂直。
113.在一个实施例中，第一开关ic电路中的低频段子开关、中频段子开关、高频段子开关被设置为使得低频段子开关中的射频信号传输方向分别与中频段子开关中的射频信号传输方向、高频段子开关中的射频信号传输方向垂直。
114.在一个实施例中，第二开关ic电路中的低频段子开关、中频段子开关、高频段子开关被设置为使得低频段子开关中的射频信号传输方向分别与中频段子开关中的射频信号传输方向、高频段子开关中的射频信号传输方向垂直。
115.本公开实施例提供的射频芯片，对射频放大ic电路、第一开关ic电路、第二开关ic电路、射频匹配电路的电路设计和版图布局进行了优化处理，使得低频段射频信号的传输
方向分别与中频段射频信号的传输方向和高频道射频信号的传输方向垂直，以抑制低频段射频信号的二次三次谐波可能对中、高频段射频信号传输通道造成的干扰。
116.本公开实施例中提到的射频芯片，可以包括硬件电路和软件程序。本公开实施例中提到的射频芯片，各项逻辑控制功能可以由相关逻辑电路中的指令实现，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本公开实施例中提到的射频芯片，可以采用软件程序指令实现其功能，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本公开实施例中提到的逻辑控制ic电路可以采用处理器实现，例如采用中央处理器cpu、微处理器mcu实现。
117.本公开实施例中提到的逻辑控制ic电路、射频放大ic电路、第一开关ic电路、第二开关ic电路，可以包括硬件电路、软件程序。本公开实施例中提到的逻辑控制ic电路、射频放大ic电路、第一开关ic电路、第二开关ic电路，各项逻辑控制功能可以由相关逻辑电路中的指令实现，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本公开实施例中提到的逻辑控制ic电路、射频放大ic电路、第一开关ic电路、第二开关ic电路，可以采用软件程序指令实现其功能，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。
118.本公开实施例中提到的射频芯片、逻辑控制ic电路、射频放大ic电路、第一开关ic电路、第二开关ic电路，可以包括计算机可读介质，其上存储有计算机程序，当计算机程序被执行时实现响应的功能。计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、静态随机存取存储器(sram)。
119.本公开可以包括设备、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可。在一些情况下，实施例中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。
120.用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(isa)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如smalltalk、c 等，以及常规的过程式编程语言—诸如“c”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(lan)或广域网(wan)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(fpga)或可编程逻辑阵列(pla)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
121.以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本公开的范围由所附权利要求来限定。