一种栅极总线结构及沟槽栅芯片的制作方法

1.本发明属于沟槽栅芯片技术领域，具体涉及一种栅极总线结构及沟槽栅芯片。


背景技术：

2.igbt等芯片具有平面栅和沟槽栅两种常用结构，igbt(insulated gate bipolar transistor，绝缘栅双极型晶体管)结合了mosfet(metal-oxide-semiconductor field-effect transistor，金氧半场效晶体管)和bjt(bipolar junction transistor，双极结型晶体管)的优点，具备低导通压降、高击穿电压、强短路耐受能力、较高开关频率和驱动功率小等特点，因而广泛应用于几乎所有涉及到电能转换与传输的领域。沟槽栅结构相比平面栅结构，具有更高电流密度以及更强的抗闩锁能力，因此已成为igbt等芯片的主流结构。但是，沟槽栅芯片在带来性能优势的同时，对制造工艺也提出了更高的要求。芯片晶圆制造过程中的应力问题便是沟槽栅芯片面临的难点之一。
3.沟槽栅芯片(如沟槽栅igbt)的栅电极材料通常为多晶硅，填充在沟槽中的多晶硅在后续工艺的热过程中的晶化程度变高，且与底层材料热膨胀系数不匹配，会在晶圆沿着垂直于沟槽的方向产生较大的应力，造成晶圆翘曲，影响对晶圆的传送与加工，甚至造成碎片。在芯片沟槽精细化的发展趋势下，沟槽密度将越来越大，上述的翘曲问题也将越来越严重。
4.一些相关技术虽然可以在一定程度上改善沟槽栅igbt晶圆制造过程中的应力和翘曲问题，但同时也面临较大的限制，即igbt芯片只能为正方形，因为非正方形的芯片结构会给晶圆划片或者沟槽排布带来极大的不便。而实际的应用中，由于不同应用领域要求的电流密度有区别，且受到衬板以及模块结构布局的限制，igbt芯片不一定是正方形外观，而很可能呈现为不同尺寸的长方形外观。另一些相关技术中的折线结构的沟槽虽然可以不受芯片外观形状的限制，但是对于处于芯片边缘沟槽的布局会有一定难度。
5.因此，如何在不受芯片外观形状的限制的情况下很好地解决沟槽栅芯片晶圆制造过程中的翘曲，是本领域亟需解决的问题。


技术实现要素：

6.为了在不受芯片外观形状的限制的情况下很好地解决沟槽栅芯片晶圆制造过程中的翘曲问题，本发明提供一种栅极总线结构及沟槽栅芯片。
7.第一方面，本发明实施例提供一种栅极总线结构，包括：
8.形成于第一导电类型的漂移区上方的具有第二导电类型的阱区，所述阱区与元胞区延伸出的元胞区沟槽相交，且所述阱区内形成有多条与所述元胞区沟槽方向成设定角度的栅极总线沟槽，以缓解沟槽栅芯片的翘曲；
9.形成于所述阱区上方的绝缘层；以及
10.形成于绝缘层上方的栅极信号传导层。
11.在一些实施方式中，所述栅极总线沟槽的深度和/或宽度与所述元胞区沟槽一致，
或者小于所述元胞区沟槽的深度和/或宽度。
12.在一些实施方式中，所述栅极总线沟槽的宽度的取值范围为0.3微米至2微米，所述栅极总线沟槽的深度的取值范围为2微米至7微米。
13.在一些实施方式中，所述栅极总线沟槽的间距与所述元胞区沟槽的间距一致，或者小于所述元胞区沟槽的间距。
14.在一些实施方式中，所述栅极总线沟槽的间距的取值范围为0.3微米至6微米。
15.在一些实施方式中，所述设定角度包括90
°
。
16.在一些实施方式中，所述绝缘层形成有贯穿所述绝缘层的接触孔，以使所述栅极信号传导层形成于绝缘层上方时覆盖所述接触孔，与所述元胞区沟槽中的导电材料实现电位连接。
17.在一些实施方式中，所述绝缘层的材质包括二氧化硅、氮化硅、氮氧化硅中的一种或几种。
18.在一些实施方式中，所述栅极信号传导层的材质包括多晶硅、金属硅化物、金属中的一种或几种。
19.第二方面，本发明实施例提供一种沟槽栅芯片，包括第一方面所述的栅极总线结构。
20.在一些实施方式中，所述沟槽栅芯片包括沟槽栅igbt芯片或沟槽栅mosfet芯片。
21.与现有技术相比，本发明的一个或多个实施例至少能够带来如下有益效果：
22.本发明提供的栅极总线结构，包括：形成于第一导电类型的漂移区上方的具有第二导电类型的阱区，阱区与元胞区延伸出的元胞区沟槽相交，且阱区内形成有多条与元胞区沟槽方向成设定角度的栅极总线沟槽，以缓解沟槽栅芯片的翘曲；形成于阱区上方的绝缘层；以及形成于绝缘层上方的栅极信号传导层。通过在阱区内引入了与元胞区沟槽成一定角度的多条栅极总线沟槽，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
附图说明
23.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
24.图1是常规igbt芯片的栅极总线结构示意图；
25.图2是本发明实施例提供的栅极总线结构示意图；
26.图3是图1中虚线框区域的局部放大示意图；
27.图4是图2中虚线框区域的局部放大示意图；
28.图5是图3中a-a’截面图；
29.图6是图4中b-b’截面图；
30.图中各附图标记的含义如下：
31.101-终端区
32.102-栅极焊盘
33.103-栅极总线
34.104-发射极焊盘
35.105-元胞区沟槽
36.106元胞区
37.107-栅极总线沟槽
38.108-栅极信号传导层
39.109-绝缘层
40.110-阱区
41.111-漂移区
42.112-接触孔。
具体实施方式
43.下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
44.一相关技术提供了一种半导体晶圆芯片布局，使相邻芯片中的条状沟槽均保持相互垂直，由沟槽和栅极填充引起的晶圆翘曲相互抵消，从而改善整个晶圆的翘曲问题。
45.另一相关技术提供了一种沟槽型igbt版图结构，将芯片元胞区分为四个区域，相邻区域的沟槽方向相互垂直，使沟槽和栅极填充引起的晶圆翘曲相互抵消，从而改善整个晶圆的翘曲问题。
46.上述相关技术虽然可以在一定程度上改善沟槽栅igbt晶圆制造过程中的应力和翘曲问题，但同时也面临较大的限制，即igbt芯片只能为正方形，因为非正方形的芯片结构会给晶圆划片或者沟槽排布带来极大的不便。而实际的应用中，由于不同应用领域要求的电流密度有区别，且受到衬板以及模块结构布局的限制，igbt芯片不一定是正方形外观，而很可能呈现为不同尺寸的长方形外观。
47.另一相关技术提供了一种改善晶圆应力的沟槽芯片版图结构，具体为将芯片内的沟槽设置为折线结构，沟槽中部的垂直弯折利于改善晶圆应力。该方案虽然可以不受芯片外观形状的限制，但是对于处于芯片边缘沟槽的布局会有一定难度。
48.因此，为了在不受芯片外观形状的限制的情况下很好地解决沟槽栅芯片晶圆制造过程中的翘曲的问题，本发明实施例提供一种栅极总线结构及沟槽栅芯片。
49.实施例一
50.本实施例提供的栅极总线结构适用于沟槽栅芯片，例如沟槽栅igbt芯片，常规igbt芯片的栅极总线结构如图1所示，本实施例提供的栅极总线结构如图2所示，通过在栅极总线区域的栅极焊盘下方和/或栅极焊盘以外的区域设置栅极总线沟槽，能够有效缓解沟槽栅igbt芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。位于终端区101之上的栅极总线103区域设置多条栅极总线沟槽107，元胞
区106上的发射极焊盘104周围沿x方向延伸出元胞区沟槽105，与栅极总线沟槽107形成一定角度，例如，栅极总线沟槽107沿y方向，两种沟槽的方向相互垂直。对图1、图2所示结构中的虚线框区域进行放大，得到图3、图4所示的局部放大图，图5是图3中a-a’截面图，图6是图4中b-b’截面图。
51.如图2、图4、图6所示，本实施例提供的栅极总线结构，包括：
52.漂移区111；
53.形成于第一导电类型的漂移区111上方的具有第二导电类型的阱区110，阱区110与元胞区106延伸出的元胞区沟槽105相交，且阱区110内形成有多条与元胞区沟槽105方向成设定角度的栅极总线沟槽107，以缓解沟槽栅芯片的翘曲；
54.形成于阱区110上方的绝缘层109；以及
55.形成于绝缘层109上方的栅极信号传导层108。
56.其中，第一导电类型可以是n型，第二导电类型可以是p型。设定角度包括但不限于90
°
，当设定角度为90
°
时，阱区110内形成的多条栅极总线沟槽107与元胞区106延伸出的元胞区沟槽105方向垂直，从而能够在对沟槽栅芯片的形状及尺寸无要求的情况下，有效缓解沟槽栅igbt芯片在加工过程中带来的翘曲，改善了沟槽栅芯片晶圆制造过程中的应力问题，减小了加工过程中晶圆产生的应力。
57.本实施例通过在阱区内引入了与元胞区x方向的元胞区沟槽成一定角度(例如90
°
)的多条栅极总线沟槽，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
58.在一些实施方式中，绝缘层109形成有贯穿绝缘层的接触孔112，以使栅极信号传导层108形成于绝缘层109上方时覆盖接触孔112，与元胞区沟槽105中的导电材料实现电位连接。
59.本实施例中，元胞区沟槽105中的导电材料包括多晶硅，栅极信号传导层108通过穿通绝缘层109的接触孔与从元胞区106延伸过来的x方向的元胞区沟槽105中的多晶硅实现电位连接，从而实现栅极信号从栅极焊盘102到栅极总线103再到元胞栅极的传导。
60.在一些实施方式中，栅极总线沟槽107的深度和/或宽度与元胞区沟槽105一致，或者小于所述元胞区沟槽的深度和/或宽度。在一些情况下，栅极总线沟槽107或元胞区沟槽105的深度取值范围是2微米～7微米，沟槽宽度的取值范围是0.3微米～2微米，在这样的取值范围下，栅极总线沟槽107的深度和/或宽度与元胞区沟槽105取相同值或者小于元胞区沟槽105的取值。
61.在一些实施方式中，栅极总线沟槽107的间距与元胞区沟槽105的间距一致，或者小于元胞区沟槽105的间距。在一些情况下，栅极总线沟槽107的间距的取值范围为0.3微米至6微米，在这一取值范围下，栅极总线沟槽107的间距可以与元胞区沟槽105的间距相同或者比其更小。
62.在实际应用中，阱区内的栅极总线沟槽107密度越大(间距越小)，对元胞区106翘曲的抑制效果越明显，栅极总线沟槽107的间距尺寸可以根据实际需要的翘曲抑制效果来确定。
63.在一些实施方式中，绝缘层109的材质包括二氧化硅、氮化硅、氮氧化硅中的一种或几种。其中，氮化硅、氮氧化硅的机械强度更强，采用机械强度更强的材料有利于进一步
缓解元胞区的翘曲，在实际应用中，可以选用二氧化硅、氮化硅、氮氧化硅中的一种或几种材料的组合，例如，采用氮化硅、氮氧化硅组合材料，二氧化硅、氮化硅组合材料，二氧化硅、氮氧化硅组合材料，来制备绝缘层，以增强机械强度，改善抑制翘曲的效果。
64.在一些实施方式中，栅极信号传导层108的材质包括多晶硅、金属硅化物、金属中的一种或几种。在实际应用中，栅极信号传导层108的材质至少包含一层电阻率低的金属或金属硅化物材料时，能够有效提高栅极信号传导速度，改善元胞区之间的均流特性，例如，采用多晶硅、金属硅化物组合材料，金属硅化物、金属组合材料制备栅极信号传导层108，以有效提高栅极信号传导速度，改善元胞区之间的均流特性。
65.在一个实例中，制备上述栅极总线结构的过程如下：
66.通过注入和推阱工艺在漂移区上方形成与元胞区延伸出的元胞区沟槽相交的阱区；
67.在元胞区进行元胞区沟槽的刻蚀及在阱区进行栅极总线沟槽的刻蚀；
68.形成牺牲氧化层；
69.去除牺牲氧化层，形成栅极氧化层并在栅极氧化层上方沉积多晶硅；
70.刻蚀掉表面的多晶硅，仅留下元胞区沟槽及栅极总线沟槽内的多晶硅；
71.沉积绝缘层；
72.刻蚀绝缘层，以形成接触孔；
73.在正面沉积金属，并进行刻蚀以形成发射极焊盘、栅极焊盘及栅极信号传导层。
74.实施例二
75.本实施例提供一种沟槽栅芯片，包括实施例一的栅极总线结构。
76.本实施例的沟槽栅芯片，基于阱区内引入了与元胞区沟槽成一定角度(例如90
°
)的多条栅极总线沟槽所形成的栅极总线结构实现，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
77.在一些实施方式中，沟槽栅芯片包括但不限于沟槽栅igbt芯片或沟槽栅mosfet芯片。
78.本发明实施例所提供的栅极总线结构及沟槽栅芯片，可有效改善沟槽栅igbt芯片或沟槽栅mosfet芯片晶圆制造过程中的应力问题，且沟槽栅igbt芯片芯片或沟槽栅mosfet芯片外观形状不受限制；制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
79.在本发明实施例所提供的几个实施例中，应该理解到，所揭露的系统和方法，也可以通过其它的方式实现。以上所描述的系统和方法实施例仅仅是示意性的。
80.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
81.虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。